CN104241340B - 一种沟槽mos单元及其制备方法 - Google Patents
一种沟槽mos单元及其制备方法 Download PDFInfo
- Publication number
- CN104241340B CN104241340B CN201410536089.3A CN201410536089A CN104241340B CN 104241340 B CN104241340 B CN 104241340B CN 201410536089 A CN201410536089 A CN 201410536089A CN 104241340 B CN104241340 B CN 104241340B
- Authority
- CN
- China
- Prior art keywords
- ions
- region
- epitaxial layer
- ion
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 102
- 238000005530 etching Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 230000000694 effects Effects 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- LIQLLTGUOSHGKY-UHFFFAOYSA-N [B].[F] Chemical class [B].[F] LIQLLTGUOSHGKY-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 description 43
- 239000000758 substrate Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008093 supporting effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005554 pickling Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 phosphorus ion Chemical class 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种沟槽MOS单元及其制备方法。其中，一种沟槽MOS单元，其包括离子参杂区。采用上述方案，本发明通过在沟槽刻蚀之后生长牺牲氧化层之前通过补充注入与外延同型离子，包括N+外延补注砷或者磷/P‑外延补注硼或者硼氟化合物，以增加外延层的离子浓度，降低外延层的电阻，即降低漏极‑源极之间的电阻达到降低导通电阻的效果。
Description
技术领域
本发明涉及沟槽工艺领域，尤其涉及的是，一种沟槽MOS单元及其制备方法。
背景技术
普通沟槽 MOS的沟槽工艺是在沟槽刻蚀之后就直接生长一层牺牲氧化层，减少栅氧的缺陷。
普通的沟槽MOS沟槽工艺方法如图1A和图1B所示：
一、在保护环工艺后先淀积一层介质氧化层做阻挡层；
二、再在氧化层上涂胶，利用沟槽掩膜版曝光显影；
三、待打开刻蚀区后利用氧化硅和硅的刻蚀率不同做异向刻蚀；
四、待沟槽刻蚀完成后，去掉表面的涂胶和阻挡层；
五、通过氧化工艺生产一层氧化层（牺牲氧化），再酸洗消除沟槽缺陷；
六、氧化形成栅氧。
沟槽MOS的源-漏导通电阻由以下五部分组成，如图2A和图2B所示：
Rs：源极电阻；
Rch：源-漏通道电阻；
Rac：通道channel与外延接触面聚集电荷产生的电阻；
Repi：外延层的电阻；是导通电阻的组成的最大部分；
Rsub：基底硅片的电阻；
可总结为：RDS（ON）=Rs+Rch+Rac+Repi+Rsub
因此，现有技术存在缺陷，需要改进。
发明内容
本发明所要解决的技术问题是提供一种新的沟槽MOS单元及其制备方法。
本发明的技术方案如下：一种沟槽MOS单元，其包括离子参杂区。
优选的，所述离子参杂区中的离子根据外延层设置。
优选的，所述离子参杂区设置在刻蚀完成的沟槽上。
优选的，所述离子参杂区上设置氧化层。
优选的，所述离子参杂区中的离子比例根据目标导通电阻设置。
本发明的又一技术方案如下：一种沟槽MOS单元的制备方法，其包括以下步骤：沟槽刻蚀完成后，植入离子。
优选的，根据外延层设置所述离子参杂区中的离子。
优选的，植入离子类型与外延相同。
优选的，在所述离子参杂区上设置氧化层。
优选的，根据目标导通电阻设置所述离子参杂区中的离子比例。
采用上述方案，本发明通过在沟槽刻蚀之后生长牺牲氧化层之前通过补充注入与外延同型离子，包括N+外延补注砷或者磷/P-外延补注硼或者硼氟化合物，以增加外延层的离子浓度，降低外延层的电阻，即降低漏极-源极之间的电阻达到降低导通电阻的效果。
附图说明
图1A、图1B分别为现有技术的沟槽 MOS的结构示意图；
图2A、图2B分别为现有技术的沟槽MOS的源-漏导通电阻构成示意图；
图3为本发明的一个实施例的示意图；
图4为本发明的又一个实施例的示意图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
本发明的一个实施例是，一种沟槽MOS单元，其包括离子参杂区。例如，如图3所示，一种沟槽MOS单元，其包括阻挡层101、沟槽102、外延103、基底104、漏极105、源极106以及N+外延103A，其中，N+外延103A具有离子参杂区；例如，其中的离子参杂区包括砷或者磷，例如包括砷离子或者磷离子；又如，如图4所示，一种沟槽MOS单元，其包括阻挡层101、沟槽102、外延103、基底104、漏极105、源极106以及P-外延103B，其中，P-外延103B具有离子参杂区；例如，其中的离子参杂区包括硼或者硼氟化合物。
优选的，所述离子参杂区中的离子根据外延层设置。例如，在沟槽刻蚀完毕之后，植入与外延同型离子，例如，N+外延补注砷，或者磷；又如P-外延补注硼或者硼氟化合物。优选的，所述离子参杂区设置在刻蚀完成的沟槽上。优选的，所述离子参杂区上设置氧化层。优选的，所述离子参杂区中的离子比例根据目标导通电阻设置。由于RDS（ON）=Rs+Rch +Rac+Repi+Rsub，这样，通过增加沟槽底部外延层的离子浓度，进而降低外延层的电阻（Repi），即降低漏极-源极之间的电阻，从而达到降低导通电阻的效果。
又如，一种沟槽MOS单元的制备方法，其包括以下步骤：沟槽刻蚀完成后，植入离子；或者称为注入离子。优选的，根据外延层设置所述离子参杂区中的离子。优选的，植入离子类型与外延相同。优选的，在所述离子参杂区上设置氧化层。优选的，根据目标导通电阻设置所述离子参杂区中的离子比例。
这样。通过在沟槽刻蚀完毕之后，植入与外延同型离子，N+外延补注砷或者磷，P-外延补注硼或者硼氟化合物，来增加沟槽底部外延层的离子浓度，进而降低外延层的电阻（Repi），即降低漏极-源极之间的电阻达到降低导通电阻的效果。
例如，一种沟槽MOS单元的制备方法，其包括以下步骤：一、在保护环工艺后先淀积一层介质氧化层做阻挡层；二、再在氧化层上涂胶，利用沟槽掩膜版曝光显影；三、待打开刻蚀区后利用氧化硅和硅的刻蚀率不同做异向刻蚀；四、待沟槽刻蚀完成后，植入与外延同型离子；优选的，刻蚀相互连通的沟槽，又如，至少部分沟槽相互平行。优选的，在植入与外延同型离子之前，还额外进行若干微刻蚀； 五、去掉表面的涂胶和阻挡层；六、通过氧化工艺生产一层氧化层（牺牲氧化），再酸洗消除沟槽缺陷；七、氧化形成栅氧。
需要说明的是，现有技术一般都会选择外延拉偏来验证适合EPI，时间和成本较高；而本发明各实施例在现有的EPI条件下，通过沟槽加注同型离子，可以达到微调导通电阻的效果，可以通过调节微调外延浓度减小导通电阻，节约时间和成本；另外，工艺也无难度，比较容易实现，这种技术不说想不到，一说就很有好处，并且容易实现，成本较低。优选的，所述微刻蚀，包括在沟槽底部或者壁部刻蚀微型沟槽。
这样，增加沟槽离子植入，且植入离子类型与外延相同，还通过调节微调外延浓度减小导通电阻，源-漏极击穿电压BVDSS会稍微减小；并且，仅在沟槽刻蚀后增加一步离子植入，操作简单。
本发明的一个实施例是，一种沟槽MOS单元的制备方法，其中，所述植入离子，包括以下步骤：在外延层注入离子。采用发明及其各实施例，可以通过注入不同能量剂量的N型或P型离子改变外延的单一特性，在表面形成一层重参杂低电阻的外延，优化了器件的电性能，还可以在一片外延上做出几种不同的电阻率，用一片晶圆做多目标片能收集更多数据并节约成本。又如，在外延层注入离子时，分方向注入离子，包括相同或相异离子，又如，采用材料模板分方向注入离子；优选的，使用相异能量剂量，分方向注入相同或相异离子。
本发明的又一个实施例是，一种沟槽MOS单元，其采用上述任一制备方法获得。例如，一种沟槽MOS单元，其外延层具有参杂离子。又如，一种沟槽MOS单元，其外延层采用注入方式设置参杂离子。优选的，在外延层注入N型离子，或者，N型外延层注入B型离子，或者，N型外延层注入P型离子；优选的，外延层注入设置相异能量剂量的N型离子、P型离子或B型离子。例如，外延层注入设置相异能量剂量的相异离子；又如，各外延层注入设置相异能量剂量的相异离子。优选的，将外延层由内而外分为若干区域，每一区域注入设置相同或相异能量剂量的相同或相异离子。又如，一种沟槽MOS单元，其采用各技术方案或者各实施例所述加工方法制备。优选的，每一沟槽注入相同或相异能量剂量的相同或相异离子，这样，可以制备特别有研究意义的沟槽MOS单元，优选的，还可以在同一沟槽MOS单元上实现N型外延层与P型外延层。
优选的，在外延层注入N型离子；或者，在外延层注入P型离子。优选的，在N型外延层注入P型离子；优选的，在表面形成重参杂低电阻的外延。优选的，在N型外延层注入B型离子；优选的，在表面形成浅参杂大电阻的外延。优选的，注入超过预设剂量的B型离子，形成P型外延层。又如，预设剂量根据外延层的规格设置。
采用本发明各实施例所述加工方法，可以一次加工多个沟槽MOS单元，也可一次加工单个沟槽MOS单元。优选的，在各沟槽MOS单元的外延层注入相异离子。优选的，在外延层注入相异能量剂量的离子。例如，在外延层注入相异能量剂量的N型离子、P型离子或B型离子。
例如，在外延层注入相异能量剂量的相异离子；又如，在各沟槽MOS单元的外延层注入相异能量剂量的相异离子。
优选的，将外延层由内而外分为若干区域，每一区域注入相同或相异能量剂量的相同或相异离子。例如，将外延层由内而外分为若干区域，每一区域注入相异能量剂量的相同离子，其中，内部区域的能量剂量大于外部区域的能量剂量；或者，外部区域的能量剂量大于内部区域的能量剂量。又如，将外延层由内而外分为若干区域，每一区域注入相同能量剂量的相异离子。又如，将外延层由内而外分为面积相等的若干区域。这样，适应市场需求，实现非常灵活，尤其适合小批量测试使用。优选的，将外延层由内而外分为面积相等的若干区域，每一区域注入相同或相异能量剂量的相同或相异离子。
例如，将外延层分为若干区域，每一区域注入相同或相异能量剂量的相同或相异离子。又如，将外延层等分为若干区域，每一区域注入相同或相异能量剂量的相同离子，或者，将外延层等分为若干区域，每一区域注入相同或相异能量剂量的相异离子。又如，将外延层等分为若干区域，每一区域注入相同能量剂量的相同离子，或者，将外延层等分为若干区域，每一区域注入相同能量剂量的相异离子。又如，将外延层等分为若干区域，每一区域注入相异能量剂量的相同离子，或者，将外延层等分为若干区域，每一区域注入相异能量剂量的相异离子。
例如，将外延层等分为四个区域，在同一外延层注入四种相同或相异能量剂量的相同或相异离子，形成四个相异外延层。又如，将外延层分为若干区域，最内层区域为圆形或椭圆形，其外套设若干圈，即环形区域，包括圆环形区域或椭环形区域，从最内层区域到各环形区域，每一区域注入相同或相异能量剂量的相同或相异离子。又如，内部区域的能量剂量大于外部区域的能量剂量，并且，根据区域的面积差异设置其能量剂量的差值。优选的，每一区域的面积与其能量剂量的积为一特定数值，各区域的该特定数值相等设置；优选的，采用材料模板分区域同时向各区域注入相同能量剂量的相同或相异离子，优选为相同离子，这样，可以实现每一区域制得不同规格外延层，可以做出不同电性参数的器件。例如，各区域分别注入相同或相异能量剂量的N型离子、P型离子或B型离子。又如，对一个N型的外延分为两个区域，在N型的外延的第一区域上注入P离子使之形成重参杂，减小电阻率，在第二区域上注入B离子，使之增大电阻率，形成浅参杂；这样，一片外延可以做出几种特性和电阻率的外延，制得多个目标片，节约成本。又一个例子是，将一个N型的外延分为三个面积相等的区域，其中，第一区域上注入第一能量剂量的N型离子、第二区域上注入第二能量剂量的P型离子、第三区域上注入第三能量剂量的B型离子；又如，将一个N型的外延分为四个区域，其中，第一区域上注入第一能量剂量的N型离子，第二区域上注入第二能量剂量的P型离子，第三区域上注入第三能量剂量的B型离子，第四区域上注入第四能量剂量的B型离子。以此类推。又如，各区域分别注入相同能量剂量的相同离子，并且，每一区域的面积与其能量剂量的积为一特定数值，各区域的该特定数值相等设置。
例如，在规格为0.63ohm-cm/7.3µm的N型外延上，注入B/120Kev/3.6E12，经过1150℃/60min的drive in（推阱），通过运用高温过程使杂质在硅片中分布扩散，N型外延表面一层反型变成P型，由于扩入的结深较浅，就形成P型加N型浓度梯度渐变的外延。又如，在规格为在1.6ohm-cm/10µm 的N型外延上注入P/100Kev/5E13，经过1150℃/60min的drive in，形成表面高浓度参杂的N型外延，可以满足需要表面重参杂低电阻要求的工艺。优选的，根据能量设置推阱时间与温度。又如，在一片外延上通过注入不同能量剂量的离子做出4种或更多种不同规格外延，可以用一片外延做出不同电性参数的器件。这样，通过离子注入可以改变沟槽MOS单元的特性，在N型的外延上注入P离子使之形成重参杂，减小电阻率，注入B离子则增大电阻率，形成浅参杂，当打入的剂量大于一定值就会使之反型变成P型外延，还可以在一片外延上做出几种特性和电阻率的外延。
又如，衬底上依次外延生长缓冲层和待剥离外延层，在待剥离外延层注入离子；又如，把生成的单晶薄膜衬底在600至1200℃的温度范围内热处理加工，形成衬底片；又如，利用溅射或者电子束蒸发制备金属种子层，在金属种子层上电镀制备具有内部应力的金属支撑层。优选的，待剥离外延层之外还设置一网格状掩模层；在腐蚀缓冲层过程中，金属支撑层由于内部应力作用，带动外延层一起向背离衬底的方向卷曲，从而形成有效的腐蚀通道，增大剥离速率，实现对2寸以及更大尺寸外延的剥离。在外延层完全脱离衬底后，由于金属支撑层的支撑作用，可以防止外延薄膜破裂，同时方便对其进行移动和后续工艺操作。这样可同时对多个外延进行剥离，外延剥离后留下的衬底在进行表面清洁处理后可重复使用，减少污染。
进一步地，本发明的实施例还包括，上述各实施例的各技术特征，相互组合形成的沟槽MOS单元及其制备方法，增加沟槽刻蚀完成后，植入与外延同型离子来增加沟槽底部外延层的离子浓度，进而降低外延层的电阻，即降低漏极-源极之间的电阻达到降低导通电阻的效果；同时，源-漏极击穿电压BVDSS会稍微减小。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (7)
1.一种沟槽MOS单元的制备方法，其特征在于，包括以下步骤：沟槽刻蚀完成后，额外进行若干微刻蚀，植入与外延层同型离子，根据目标导通电阻设置离子掺杂区中的离子比例；所述微刻蚀包括在沟槽底部或者壁部刻蚀微型沟槽；其中，将外延层分为若干区域，最内层区域为圆形或椭圆形，其外套设若干环形区域，从最内层区域到各环形区域，每一区域注入相异能量与剂量的相同或相异离子，内部区域的能量与剂量大于外部区域的能量与剂量，并且，根据区域的面积差异设置各区域能量与剂量的差值，每一区域的面积与其能量和剂量的积为一特定数值，各区域的该特定数值相等设置。
2.根据权利要求1所述制备方法，其特征在于，根据外延层设置所述离子掺杂区中的离子。
3.根据权利要求2所述制备方法，其特征在于，在所述离子掺杂区上设置氧化层。
4.一种沟槽MOS单元，其特征在于，包括离子掺杂区；所述沟槽MOS单元采用如权利要求1所述制备方法获得。
5.根据权利要求4所述沟槽MOS单元，其特征在于，所述离子掺杂区中的离子根据外延层设置。
6.根据权利要求5所述沟槽MOS单元，其特征在于，所述离子掺杂区设置在刻蚀完成的沟槽上。
7.根据权利要求6所述沟槽MOS单元，其特征在于，所述离子掺杂区上设置氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410536089.3A CN104241340B (zh) | 2014-10-11 | 2014-10-11 | 一种沟槽mos单元及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410536089.3A CN104241340B (zh) | 2014-10-11 | 2014-10-11 | 一种沟槽mos单元及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241340A CN104241340A (zh) | 2014-12-24 |
| CN104241340B true CN104241340B (zh) | 2019-12-10 |
Family
ID=52229106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410536089.3A Active CN104241340B (zh) | 2014-10-11 | 2014-10-11 | 一种沟槽mos单元及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241340B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097378A (zh) * | 2009-12-10 | 2011-06-15 | 力士科技股份有限公司 | 一种沟槽金属氧化物半导体场效应管的制造方法 |
| CN102130005A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽侧壁为(110)面的沟槽pmos的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917922B2 (ja) * | 1996-07-15 | 1999-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4114390B2 (ja) * | 2002-04-23 | 2008-07-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
| KR100689673B1 (ko) * | 2004-05-10 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체소자의 불균일 이온주입 방법 |
| JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| US8022471B2 (en) * | 2008-12-31 | 2011-09-20 | Force-Mos Technology Corp. | Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures |
-
2014
- 2014-10-11 CN CN201410536089.3A patent/CN104241340B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097378A (zh) * | 2009-12-10 | 2011-06-15 | 力士科技股份有限公司 | 一种沟槽金属氧化物半导体场效应管的制造方法 |
| CN102130005A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽侧壁为(110)面的沟槽pmos的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241340A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5306652A (en) | Lateral double diffused insulated gate field effect transistor fabrication process | |
| US20150097236A1 (en) | Semiconductor Device And Method Of Fabricating Same | |
| EP2833408B1 (en) | Split gate non-volatile memory cell | |
| JP2018523301A (ja) | 炭化ケイ素超接合パワーデバイスの活性領域設計および対応する方法 | |
| US20160079392A1 (en) | Drain Extended CMOS with Counter-Doped Drain Extension | |
| US20150187927A1 (en) | Method to Reduce Etch Variation Using Ion Implantation | |
| US6365475B1 (en) | Method of forming a MOS transistor | |
| CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| DE102011084419A1 (de) | Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet | |
| US20130037878A1 (en) | Vdmos device and method for fabricating the same | |
| CN106653612B (zh) | 一种采用化学机械抛光技术制造ldmos器件的方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| US10153365B2 (en) | Semiconductor device and a method of making a semiconductor device | |
| CN111341832A (zh) | 结终端结构及其制备方法 | |
| CN104241340B (zh) | 一种沟槽mos单元及其制备方法 | |
| CN103633149B (zh) | 恒流二极管及其制造方法 | |
| US9947784B2 (en) | High voltage lateral extended drain MOS transistor with improved drift layer contact | |
| CN106463409B (zh) | 在制造金属-绝缘体-半导体场效应晶体管中使用的方法 | |
| CN110350018B (zh) | 半导体结构及其制造方法 | |
| US9406567B1 (en) | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN108574014B (zh) | Ldmos器件及其制造方法 | |
| US11990515B2 (en) | Up-diffusion suppression in a power MOSFET | |
| US9793375B2 (en) | High voltage lateral DMOS transistor with optimized source-side blocking capability | |
| CN204271088U (zh) | 一种新型沟槽mosfet单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Deng Wenjie Inventor before: Wang Jin |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191119 Address after: 518000, Shenzhen, Guangdong, Nanshan District province Taoyuan street, Tian Lao industrial area A Tian Lao building 1115 Applicant after: VANGUARD SEMICONDUCTOR CO.,LTD. Address before: 518000 Guangdong city of Shenzhen province Futian District Fuhua Road No. 6 Building 1403 business tax Applicant before: Wang Jin |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Patentee after: Shenzhen Weizhao Semiconductor Co.,Ltd. Address before: 518000 1115 Tianliao building, Tianliao Industrial Zone A, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: VANGUARD SEMICONDUCTOR CO.,LTD. |