CN1689231A - 防故障方法和电路 - Google Patents

防故障方法和电路 Download PDF

Info

Publication number
CN1689231A
CN1689231A CN03824447.0A CN03824447A CN1689231A CN 1689231 A CN1689231 A CN 1689231A CN 03824447 A CN03824447 A CN 03824447A CN 1689231 A CN1689231 A CN 1689231A
Authority
CN
China
Prior art keywords
level
transistor
inverter stages
signal
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03824447.0A
Other languages
English (en)
Other versions
CN100358240C (zh
Inventor
A·J·休特辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1689231A publication Critical patent/CN1689231A/zh
Application granted granted Critical
Publication of CN100358240C publication Critical patent/CN100358240C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种用于在数字电路单元的输入焊盘开路的情况下产生防故障输出信号的方法和电路，所述防故障电路包括：用来提供一个恒定切换电平的第一反相级(10，18)；第二反相级(32，44)，用来提供一个取决于输入焊盘(28)的信号电平的可变切换电平，并将第一反相级(10，18)的恒定切换电平与第二级(32，44)的可变切换电平相比较，以及如果第二级(32，44)的可变切换电平大于恒定切换电平，就在其输出端(42)提供输出信号；以及与第二反相器(32，44)串联的附加电路元件(52)，用来降低第二反相级(32，44)的切换电平。

Description

防故障方法和电路
技术领域
本发明涉及用于在数字电路单元的输入焊盘开路状况的情况下产生防故障输出信号的防故障方法和电路。
背景技术
在输入引线没有连接的情况下，会在系统级发生不希望有的动作。如果允许这些输入引脚悬空，则这将由于热噪声而导致不希望有的输出切换。为了防止在切换期间的热噪声，添加了一个开路防故障机构。开路防故障机构只有在输入引线没有连接时才被激活。在检测到开路(无效信号电平)时，开路防故障机构将断开的电缆的输入端拉到一个限定的电平。开路防故障机构在输入引线没有连接的情况下防止了在系统级发生不希望有的动作。一些可能的选择有：比较器、二极管、MOSFET或高门限输入级。
开路防故障机构用于低压差分信号(LVDS)产品中。在LVDS中，使用小的差分信号来传送数据信息。可适用的标准是TIA/EIA-644。标准TIA/EIA-644认为，利用LVDS接口电路的电特性的其他标准和规范也许需要构造专用互换电路以便对某些的故障状态进行故障保护。这种故障状态可以包括以下一个或多个情况，例如：发生器处在断电状态，接收器没有接到发生器上，互连电缆开路，互连电缆短路，加到负载上的输入信号保持在过渡区(±100mV)内一段异常时间(视应用而定)。在具体应用中需要检测一个或多个以上故障状态中时，需要在负载内采取一些附加措施并且必须确定和规定下述项：哪些互换电路需要故障检测，必须检测什么故障，在检测到故障时必须采取什么动作，接收器采用的二元状态，做什么才不违反这个标准。故障状态的检测方法是与应用相关的，并且由于它超出这个标准的范围，因此不再进一步限定。
US6,288,577B1公开了一种用于可以容忍高共模电压的差分接收器的防故障电路。接收V+和V-差分信号的差分放大器的输出可以在检测到诸如V+、V-线开路之类的防故障状态时被一个NOR门阻塞。在出现开路故障时，上拉电阻将V+、V-拉到VCC。一对比较器接收在非反转输入端上的基准电压。一旦在V+线超过所述基准电压时比较器的输出就为高电平，而在V-线超过所述基准电压时另一个比较器的输出就为高电平。如果V+和V-都超过基准电压，NOR门就阻塞差分放大器的输出，提供一个防故障输出信号。由于基准电压非常接近于VCC，因此在V+、V-上可以存在一个高的共模偏压，而不会错误地激活防故障电路。
US6,288,577B1使用了一种在线路开路的情况下将输入线拉到VCC的防故障电路。此外，它使用了一个模拟比较器，以将差分信号V+或V-与一个等于VCC的97％的基准电压相比较。此外，可能需要双极型晶体管以从比较器得到所需的性能。
US6,320,406B1公开了一种用于LVDS接收器的主动防故障方法和设备，所述LVDS接收器使用窗口比较器电路以监视接收器输入引线上的差分电压，并在没有有效输入信号的情况下，也就是说在输入差分信号小于一个所选择的大约为80mV的门限值时，将输出驱动到一个已知的逻辑高电平状态。这样的状态可能在电缆被除去或损坏成不存在有效输入信号时出现。在有效输入信号存在的情况下，电路的输出就追随差分输入而不会使信号有任何恶化。
US6,320,406B1描述了一种检测到过小的差分电压时阻塞输入的LVDS接收器。通过两个差分输入A和B之间的拉曳电阻来在开路情况下将两个输入电压相互拉近。窗口比较器检验这个信号差是否降到80mV以下。比较器是一个模拟电路，它含有一些双极型晶体管，而且它需要至少一个基准电流源。定时器防止了开路防故障对输出信号的直接影响。如果省去定时器，就会在每次信号跃变时激活开路防故障检测。
发明内容
本发明的目的是提供一种在数字电路单元的输入焊盘开路的情况下产生防故障输出信号的防故障方法和电路。
为了达到本发明的所述目的，所公开的一种在数字电路单元的输入焊盘开路的情况下产生防故障输出信号的方法包括下列步骤：在第一反相级内提供恒定切换电平；在第二反相级内提供一个取决于输入焊盘的信号电平的可变切换电平；将第一反相级的恒定切换电平与第二级的可变切换电平相比较，如果第二级的切换电平大于恒定切换电平，就在其输出端提供输出信号；通过一个与第二反相器串联的附加电路元件降低第二反相级的切换电平，产生一个与输入焊盘的开路状况无关的限定输出。
为了达到本发明的所述目的，所公开的一种在数字电路单元的输入焊盘开路的情况下产生防故障输出信号的防故障电路包括：提供恒定切换电平的第一反相级；提供一个取决于输入焊盘的信号电平的可变切换电平的第二反相级，其将第一反相级的恒定切换电平与第二级的可变切换电平相比较，并且如果第二级的可变切换电平大于恒定切换电平，就在其输出端提供输出信号；以及一个与第二反相器串联的附加电路元件，用来降低第二反相级的切换电平。
所述方法和电路的有利特征是不需要电流反射镜、带隙或其他模拟部件。本发明实施简单，因为几乎不需要任何调整。在布局上容易进行仿真和匹配。所使用的晶片面积非常小。过程的依赖性得到减小。仿真表明切换电平几乎不随过程参数的改变而改变。
按照本发明的优选实施例，第一反相级是晶体管级，并且第一反相级的晶体管的栅极和漏极相互连接。
按照本发明的优选实施例，第二反相级是晶体管级，并且第二反相级的晶体管的栅极相互连接，以及所述晶体管的漏极也相互连接。
按照本发明的优选实施例，第二反相级的栅极连接到第一反相级的栅极上。
按照本发明的优选实施例，输入端连接到第二反相级的一个源极上。
按照本发明的优选实施例，输出端连接到第二反相级的一个漏极上。
按照本发明的优选实施例，附加电路元件是饱和形式的晶体管。
按照本发明的优选实施例，附加电路元件是饱和形式的晶体管，其中所述晶体管的栅极连接到VCC上，源极接地，而限定的信号是高电平信号。
按照本发明的优选实施例，附加电路元件是饱和形式的晶体管，其中所述晶体管的栅极接地，源极连接到VCC上，而限定的信号是低电平信号。
为了达到本发明的所述目的，公开了一种数字电路单元，其包括输入端、上拉电路、防故障电路、信号处理电路和输出端，其中防故障电路包含上述特征。
附图说明
在附于此并形成其一部分的权利要求书中具体指出了表征本发明的这些和其他的各种优点和新颖性特征。然而，为了更好地理解本发明、它的优点及通过使用其达到的目的，应该参考于此形成另一部分的附图以及其中说明和描述本发明优选实施例的伴随的描述性内容。
图1示出了本发明的方框图；
图2示出了本发明的一个电路图，其中切换电平接近VCC；
图3示出了本发明的一个电路图，其中切换电平接近GND；
图4示出了本发明的一个应用的电路图；
图5示出了演示本发明的效果的输入信号和相应的输出信号。
具体实施方式
图1示出了本发明的方框图。所述方框图包括一个输入焊盘，它连接到一个上拉网络2的输入端和防故障级4的输入端上。上拉网络2的输出端连接到防故障级4的输入端上。防故障级4的输出端连接到信号处理级6的输入端上。一些其他信号被提供给信号处理级6。信号处理级6在它的输出端上提供一个开路防故障信号。
如果输入焊盘没有连接，并因此是悬空的，则电压电平被上拉网络2拉到VCC。上拉网络2可以是一个连接到VCC上的电阻或晶体管。防故障级4检测输入信号是否具有一个所限定的信号电平，在没有一个所限定的信号电平的情况下根据应用情况切换到VCC或GND。如果输入信号是悬空的，防故障级4就将一个所限定的信号电平施加到信号处理级6上。在检测到或者没有检测到开路情况后，在信号处理级6内对防故障级4的输出信号与防故障级的其他输出信号或内部信号一起进行处理。
图2示出了本发明的电路图。所示的电路图具有一个接近VCC的切换电平。所述电路图包括电阻8，它的一端连接到VCC上而另一端连接到晶体管10的源极12上。晶体管10是一个p型MOSFET。晶体管10的栅极14连接到晶体管18的栅极22上。晶体管18是一个n型MOSFET晶体管。晶体管10的漏极16连接到晶体管18的漏极20上。晶体管18的源极24连接到电阻26上。电阻26的另一端接地。栅极14和22与漏极16和20连接。晶体管10的衬底端30连接到VCC上。输入端28连接到晶体管32的源极36上。晶体管32是一个p型MOSFET。晶体管32的衬底端38连接到输入端28上。晶体管32的栅极34连接到漏极16和20上，并与栅极14和22连接。栅极34与晶体管44的栅极48连接。晶体管44是一个n型MOSFET。晶体管32的漏极40连接到输出端42上，并与晶体管44的源极46连接。晶体管44的源极50连接到晶体管52的漏极54上。晶体管52是一个n型MOSFET。晶体管52的栅极56连接到VCC上。晶体管52的源极58接地。
下面描述图2的电路的工作。假设N井电阻8和26短路。晶体管10和18的漏极16和20与栅极14和22全部相互连接在一起。这导致一个稳定状态，其中晶体管10和晶体管18都开路，而漏极16和20与栅极14和22的电压保持在一个恒定电平上。这个电平定义为p型MOSFET10和n型MOSFET18这个组合在这个特定供电电压下的“特定切换电平”(VSP|VCC)。
晶体管32和晶体管44分别具有与晶体管10和18相同的大小。晶体管32和44的栅极34和48也连接到漏极16和20及栅极14和22上，因此这个切换电平也施加到晶体管32和44的栅极34和48。然而，加到晶体管32的源极36上的不是VCC而是输入信号“in1”。
现在，假设晶体管52的漏极和源极在这个电路内短路。晶体管32和晶体管44的特定切换电平称为VSP|IN1，并具有与对于晶体管10和18的(VSP|VCC)完全相同的值。在“in1”开始上升时，对于晶体管32和晶体管44所述组合来说，特定切换电平VSP|IN1增大。然而，这个电平不超过VSP|VCC，因此输出“out1”保持在一个低电压，因为可以将VSP|VCC看作一个加到晶体管32和晶体管44的栅极上的“高”输入电压。
在“in1”最终达到与VCC相同的电平时，VSP|VCC等于VSP|in1。在漏极16、20和栅极14、22、34、48上的电压现在可以看作一个加到晶体管32和44的栅极上的“低”输入信号，因此输出42从GND切换到VCC。
现在，将晶体管52纳入所述电路。晶体管52的栅极56连接到VCC上，产生了一个激活的n型MOSFET，它像一个二极管那样工作(即在饱和情况下，晶体管52的电压降为VDS.transistor52，流过的是一个恒定电流)。这个电压降定义为VSD.transistor52。这使VSP|in1减小(定义为VSP|in1′)，导致在in1达到VCC之前实现条件VSP|in1′＜VSP|in1。晶体管44的栅极48与源极50之间的所述额外的电压降使切换电平减小。晶体管52的沟道长度影响到所述切换电平。如果增大晶体管52的栅极长度，则VSD.transistor52也会增大，产生了一个较高的VGS.transistor44，因此更加降低切换电平。对于我们的应用来说，切换电平比VCC低0.3V。
电阻8和26用来降低静态电流。晶体管10和晶体管18的所述组合在这种工作模式要流过非常多电流。这些电阻可以被调节，以使电路满足产品ICC规范。然而，这些电阻8和26可能对切换电平和切换电平的过程相关性有些影响。
图3示出了本发明的一个电路图。所示的电路具有一个接近GND的切换电平。这个电路包括一端连接到VCC上的电阻60。电阻60的另一端连接到p型MOSFET晶体管62的源极64上。晶体管62的衬底端65连接到VCC上。晶体管62的栅极66连接到晶体管70的栅极74上。晶体管62的漏极68连接到晶体管70的漏极72和栅极66、74上。源极76连接到电阻78上。电阻78的另一端连接到GND上。p型MOSFET晶体管80的源极82连接到VCC上。晶体管80的衬底端88也连接到VCC上。晶体管80的栅极84连接到GND上。晶体管80的漏极86连接到p型MOSFET晶体管90的源极92上。晶体管90的衬底端92连接到VCC上。晶体管90的栅极96连接到漏极68和72上并连接到栅极66和74上。栅极96还连接到n型MOSFET晶体管100的栅极104上。晶体管90的漏极98连接到输出端108上和连接到晶体管100的漏极102上。源极106连接到输入端110上。
图3所示的电路的工作与图2的工作类似。图3的所述电路具有一个接近GND的切换电平。这个电路可以与下拉网络一起使用。
图2和3中所示的单元可以检测输入信号是否接近电压干线之一。可以将“接近”规定为由晶体管52(图2)或晶体管80(图3)引入的一定偏置量。这取决于所述应用所用的是图2还是图3的电路。对于在开路时需将信号拉到接近于VCC的应用来说，图2的电路适用于这个情况。对于在开路时需将信号拉到接近于GND的应用来说，图3的电路适用于这个情况。本发明的有利特征是防故障部分只用了五个晶体管。
图4示出了本发明的一个应用。图4包括连接到输入端112和114上的差分信号级120。电阻116的一端连接到VDD上，而另一端连接到输入端114上。电阻118的一端连接到VDD上，而另一端连接到输入端112上。输入端112连接到反相器126上。反相器126的输出端连接到逻辑门130的一个输入端上，所述逻辑门130例如为一个NAND门。反相器126的输入端连接到反相器124的输出端上。反相器124的输出端连接到反相器124的输入端上。所述两个反相器124和126表示图2或图3的电路。反相器124例如表示图2的两个晶体管10和18。反相器126例如表示晶体管32、44和52。反相器124的输入端与反相器124的输出端和与反相器126的输入端的连接表示在漏极16和20与栅极14、22、34和48之间的连接。反相器126的输出端表示输出端42。反相器126的连接到输入端112上的输入端表示图2的输入端28。输入端114连接到反相器128上。反相器128以与反相器126连接到反相器124上相同的方式连接到反相器127上。反相器127和128原则上表示与反相器124和126相同的电路。反相器128的输出端也连接到一个逻辑门130上。逻辑门130对反相器126和反相器128的输出信号进行组合。逻辑门130的输出端连接到输出单元122上。反相器120的输出端也连接到输出单元122上。输出单元122对反相器120和逻辑单元130的输出信号进行组合，并产生一个公共的输出信号。
图4的所述实施例使用了本发明，配以上拉电阻116和118。如果电阻116和118足够大，这不会影响正常工作。
通过使用反相器的p型MOSFET32的源极36作为输入端，不再需要有一个极小的p型MOSFET对MOSFET的比。所述级内的小的不平衡足以达到偏离VCC的门限电平。包括反相器124和反相器126的第一防故障级的输出端和包括反相器127和128的第二防故障级的输出端连接到逻辑门130的输入端上，所述逻辑门130对所述输出信号进行组合，如果需要的话使输出处于开路防故障状态。
本发明可以例如在实现低压差分信号(LVDS)的电特性的高速差分线路接收器内实现。LVDS用来在常用媒体上获得较高的数据率。LVDS克服了对先前的差分信号技术所能达到的转换速率的限制和电磁干扰(EMI)的限制。
图5示出了输入信号和对于三种不同情况的相应输出信号。第一种情况是正常情况。在正常情况下，每个输入引线具有一个限定的输入电压。输出信号与输入信号相应。
第二种情况示出了在不用本发明的防故障级时的输入值悬空的情况下的输出信号。所述输出信号显示为一个完全无用的意外信号。
最后一种情况示出了一个输出信号，其中至少一个输入信号悬空并且使用了本发明的防故障级。第三种情况示出了一个例子，其中将信号拉到一个高电平，产生了一个可用的输出信号。
本文献的以上说明涵盖了本发明的新的特性和优点。然而，可以理解，本公开在许多方面只是说明性的。在细节上特别是在部件的形状、尺寸和布置上可以作出许多改变而不超出本发明的范围。当然，本发明的范围在其中所述权利要求被表示的语言中进行限定。

Claims (11)

1.一种用于在数字电路单元的输入焊盘开路的情况下产生防故障输出信号的方法，包括：
在第一反相级(10，18)内提供恒定切换电平；
在第二反相级(32，44)内提供取决于输入焊盘(28)的信号电平的可变切换电平；
将第一反相级(10，18)的恒定切换电平与第二级(32，44)的可变切换电平相比较；以及
如果第二级(32，44)的切换电平大于恒定切换电平，则在其输出端(42)上提供输出信号；以及
通过与第二反相器(32，44)串联的附加电路元件(52)降低第二反相级(32，44)的切换电平，
产生与输入焊盘(28)的开路状况无关的限定的输出。
2.一种在数字电路单元的输入焊盘开路的情况下产生防故障输出信号的防故障电路，包括：
用来提供恒定切换电平的第一反相级(10，18)；
第二反相级(32，44)，用来提供取决于输入焊盘(28)的信号电平的可变切换电平，并将第一反相级(10，18)的恒定切换电平与第二级(32，44)的可变切换电平相比较，并且如果第二级(32，44)的可变切换电平大于恒定切换电平，就在其输出端(42)提供输出信号；以及
与第二反相器(32，44)串联的附加电路元件(52)，用来降低第二反相级(32，44)的切换电平。
3.权利要求2所述的电路，其中所述第一反相级(10，18)是晶体管级，并且第一反相级(10，18)的晶体管的栅极(14，22)和漏极(16，20)相互连接。
4.权利要求2所述的电路，其中所述第二反相级(32，44)是晶体管级，并且其中第二反相级(32，44)的晶体管的栅极(34，48)相互连接，并且其中晶体管的漏极(40，46)也相互连接。
5.权利要求2所述的电路，其中所述第二反相级(32，44)的栅极(34，48)连接到第一反相级(10，18)的栅极(14，22)上。
6.权利要求2所述的电路，其中所述输入端(28)连接到第二反相级(34，48)的源极(36)上。
7.权利要求2所述的电路，其中所述输出端(42)连接到第二反相级(32，44)的漏极(40，46)上。
8.权利要求2所述的电路，其中所述附加电路元件(52)是饱和形式的晶体管。
9.权利要求2所述的电路，其中所述附加电路元件(52)是饱和形式的晶体管，其中所述晶体管(52)的栅极(56)连接到VCC上，源极(58)接地，而限定的信号是高电平信号。
10.权利要求2所述的电路，其中所述附加电路元件(80)是饱和形式的晶体管，其中所述晶体管的栅极(84)接地，源极(82)连接到VCC上，而限定的信号是低电平信号。
11.一种包括输入端、上拉级(2)、防故障级(4)、信号处理级(6)和输出端的数字电路单元，其中所述防故障级(4)包含权利要求2至10所述的特征。
CNB038244470A 2002-10-21 2003-09-19 防故障方法和电路 Expired - Fee Related CN100358240C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079358 2002-10-21
EP02079358.4 2002-10-21

Publications (2)

Publication Number Publication Date
CN1689231A true CN1689231A (zh) 2005-10-26
CN100358240C CN100358240C (zh) 2007-12-26

Family

ID=32103969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038244470A Expired - Fee Related CN100358240C (zh) 2002-10-21 2003-09-19 防故障方法和电路

Country Status (6)

Country Link
US (1) US7265574B2 (zh)
EP (1) EP1556951A2 (zh)
JP (1) JP2006504299A (zh)
CN (1) CN100358240C (zh)
AU (1) AU2003263504A1 (zh)
WO (1) WO2004036748A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891667A (zh) * 2016-10-27 2019-06-14 瑞典爱立信有限公司 巴伦装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814546B2 (ja) * 2005-05-19 2011-11-16 パナソニック株式会社 異常検出装置および映像システム
JP2006324997A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 映像システム
JP4814547B2 (ja) * 2005-05-19 2011-11-16 パナソニック株式会社 異常検出装置および映像システム
GB0518193D0 (en) * 2005-09-07 2005-10-12 Trw Lucasvarity Electric Steer Current measurement circuit and method of diagnosing faults in same
JP4670972B2 (ja) * 2009-02-03 2011-04-13 セイコーエプソン株式会社 集積回路装置、及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709172A (en) * 1985-08-19 1987-11-24 Dallas Semiconductor Corporation Input-voltage detector circuit for CMOS integrated circuit
US4918336A (en) * 1987-05-19 1990-04-17 Gazelle Microcircuits, Inc. Capacitor coupled push pull logic circuit
JPH0575430A (ja) * 1991-09-12 1993-03-26 Mitsubishi Electric Corp 入力回路
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
US6288577B1 (en) * 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891667A (zh) * 2016-10-27 2019-06-14 瑞典爱立信有限公司 巴伦装置

Also Published As

Publication number Publication date
CN100358240C (zh) 2007-12-26
WO2004036748A2 (en) 2004-04-29
WO2004036748A3 (en) 2004-10-28
US20050285632A1 (en) 2005-12-29
JP2006504299A (ja) 2006-02-02
US7265574B2 (en) 2007-09-04
AU2003263504A8 (en) 2004-05-04
EP1556951A2 (en) 2005-07-27
AU2003263504A1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
US5629634A (en) Low-power, tristate, off-chip driver circuit
US5546033A (en) Output driver circuits with enhanced supply-line bounce control and improved VOH characteristic
US8030968B1 (en) Staged predriver for high speed differential transmitter
US7768296B2 (en) Electronic device and method
US20050270079A1 (en) Input buffer structure with single gate oxide
US5233238A (en) High power buffer with increased current stability
CN113541661A (zh) 具有低isi的高速dc偏移预驱动器
US7768309B2 (en) Low-noise PECL output driver
US6246262B1 (en) Output buffer for a low voltage differential signaling receiver
CN115913187A (zh) 一种宽输入电压范围的电压比较器电路
US8067986B2 (en) Closed loop surge protection technique for differential amplifiers
CN1689231A (zh) 防故障方法和电路
JPH0438012A (ja) 出力バッファ回路
JP2941579B2 (ja) ２乗則クランプ回路
CN101438491A (zh) 耐高压端口驱动器
CN1130021C (zh) 输出电路
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US20200264643A1 (en) Controller area network (can) transceiver
US7755432B1 (en) Short circuit protection circuits and methods
CN113965194B (zh) 一种具有噪声检测的低延时高压侧驱动电路
US6388475B1 (en) Voltage tolerant high drive pull-up driver for an I/O buffer
US20040056681A1 (en) SSTL voltage translator with dynamic biasing
US7002389B2 (en) Fast static receiver with input transition dependent inversion threshold
CN221151346U (zh) 电子器件
US20240039537A1 (en) High-voltage fault protection circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070914

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070914

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20110919