CN1688990A - 用于交换数据的集成电路和方法 - Google Patents

用于交换数据的集成电路和方法 Download PDF

Info

Publication number
CN1688990A
CN1688990A CNA038239132A CN03823913A CN1688990A CN 1688990 A CN1688990 A CN 1688990A CN A038239132 A CNA038239132 A CN A038239132A CN 03823913 A CN03823913 A CN 03823913A CN 1688990 A CN1688990 A CN 1688990A
Authority
CN
China
Prior art keywords
module
network
message
affairs
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038239132A
Other languages
English (en)
Other versions
CN100342370C (zh
Inventor
A·拉杜勒斯库
K·G·W·戈斯森斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Network System Technology Co ltd
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32088020&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1688990(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1688990A publication Critical patent/CN1688990A/zh
Application granted granted Critical
Publication of CN100342370C publication Critical patent/CN100342370C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/32Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9063Intermediate storage in different physical parts of a node or terminal
    • H04L49/9068Intermediate storage in different physical parts of a node or terminal in the network interface card
    • H04L49/9073Early interruption upon arrival of a fraction of a packet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Computer And Data Communications (AREA)

Abstract

提供一种集成电路,其包括多个处理模块M、S和被安排用来提供至少一个在第一和至少一个第二模块M、S之间的连接的网络N、RN。所述连接支持包括从第一模块到第二模块的输出消息和从第二模块到第一模块的返回信息的事务。所述集成电路包括至少一个丢失装置DM,用于丢失由所述第一和第二模块M、S交换的数据。因此,提供用于事务完成的替代方案,其中完全的和即时的事务完成仅适用于某些情形。本发明基于在某些情况下允许丢失数据的思想。

Description

用于交换数据的集成电路和方法
技术领域
本发明涉及具有多个处理模块和被安排用来提供处理模块间的连接的网络的集成电路和用于在这种集成电路中交换消息的方法。
背景技术
硅上系统由于用于实现现有功能的新特性和改进的日益增长的需要,在复杂性方面显示出持续的增长。这通过利用其可在集成电路上集成部件的增加的密度来实现。同时,电路操作的时钟速度也趋于增加。与部件的增加密度结合的更高的时钟速度已经减少了可在相同时钟域内同时操作的区域。这已产生了对于模块化方法的需要。根据这种方法,处理系统包括多个相对独立的、复杂的模块。在传统的处理系统中,系统模块通常经总线彼此通信。然而,随着模块数量增加,由于下述原因,这种通信方法不再实用。一方面,大量模块形成非常高的总线负荷。另一方面,由于总线仅允许一个设备向其发送数据,所以总线形成通信瓶颈。通信网络形成了一种克服这些缺点的有效的方法。
作为高度复杂的芯片中的互连问题的解决方案,片上网络(NoC)近来已经受到相当多的关注。原因有两方面。首先,NoC有助于解决深亚微米技术方面的电气问题,因为它们构造和管理全局导线。同时,它们共享导线,降低了它们的数量并增加了它们的利用率。NoC也可是能量高效和可靠的,并且与总线相比是可称的。其次,NoC还将计算和通信分离,其主要管理十亿晶体管芯片的设计。NoC实现了此分离,因为传统上使用协议栈来设计它们,所述协议栈提供了将通信服务使用与服务实现分开的明确定义的接口。
然而,当设计片上系统(SoC)时,使用用于片上通信的网络引起了许多必须考虑的新问题。这是因为与其中直接连接通信模块的现有的片上互连(例如总线、交换机或点到点导线)相对比,在NoC中模块经网络节点远程通信。因此,互连判优从集中式改变成分布式,并且必须通过知识产权块(IP)或通过网络来处理诸如无序事务、更高等待时间和端到端流量控制之类的问题。
这些主题的大多数已经是局域与广域网(计算机网络)和作为用于并行机互连网络的互连的领域中的研究课题。两者都与片上网络密切相关,并且在那些领域中的许多结果也可应用于片上。然而,NoC的前提是与片外网络不同的,因此,必须重新评估大多数网络设计选择。片上网络具有导致最终影响网络服务的不同设计选择的不同属性(例如更严格的链路步)和约束(例如更高存储器成本)。
NoC不同于片外网络主要在于它们的约束和同步。通常,片上的资源限制比片外更严格。内存(即存储器)和计算资源相对更昂贵,而片上点到点链路的数量比片外大。内存昂贵,因为诸如RAM之类的通用片上存储器占用大的面积。使存储器以相对较小的尺寸分布在网络部件中甚至更糟,因为那时存储器中的开销面积变成主要的。
对片上网络来说,与片外网络相比,计算也以相对较高的成本获得。片外网络接口通常包含专用处理器来实现达到网络层或甚至更高的协议栈,以使主处理器免于通信处理。在网络接口中包括专用处理器在片上是不可行的,因为网络接口的大小将变得比得上连接到网络上的IP或更大。此外,在IP本身上运行协议栈也是不可行的,因为通常这些IP仅具有一个专用功能,并且不具有运行网络协议栈的能力。
连接网络部件的导线和管脚的数量在片上比片外大一个数量级。如果它们整体上不被用于除NoC通信外的其他目的,则它们允许广泛的点到点互连(例如300位链路)。这对片外是不可能的,其中链路相对更窄:8-16位。
片上导线也比片外相对更短,允许比片外更严格的同步。这允许减少路由器中的缓冲空间,因为能以更小粒度进行通信。在当前的半导体技术中,导线也是快的和可靠的,这允许更简单的链路层协议(例如不需要纠错或重传)。这也补偿了缺乏的存储和计算资源。
可靠通信:严格的片上资源限制的结果是网络部件(即路由器和网络接口)必须十分简单以最小化计算和存储的需要。幸运地,片上导线提供了可靠的通信介质,这可有助于避免由用于提供可靠通信的片外网络引起的相当大的开销。数据的完整性可在数据链路层处以低的成本被提供。
死锁:计算机的网络拓扑结构通常具有不规则的(可能动态的)结构,这会引入缓冲循环。例如通过将约束引入到拓扑结构或路由中也能避免死锁。已经考虑将胖树拓扑结构用于NoC,其中死锁通过在缓冲器溢出的情况下反冲网络中的分组来避免。系统设计的基于平铺的方法使用网格或圆环形网络拓扑结构,其中可以使用例如转向模型(turn-mode)路由算法来避免死锁。死锁主要由缓冲器中的循环引起。为了避免死锁,路由必须是无循环的,因为其在实现可靠通信中的低成本。死锁的第二个原因是事务的原子链。原因在于当锁定一个模块时,存储事务的队列会被原子事务链外的事务填充,阻塞了访问链中的事务以到达该锁定模块。如果必须实现原子事务链(将与允许此的诸如MIPS之类的处理器兼容),网络节点将能够过滤原子链中的事务。
网络流量控制和缓冲策略:网络流量控制和缓冲策略对网络中的存储器利用率有直接的影响。蛀洞路由仅要求路由器中的flit缓冲器(每个队列),而存储转发和虚拟直通路由至少要求容纳一个分组的缓冲空间。因此,片上的蛀洞路由优于虚拟直通或存储转发路由。类似地,输入排队可以是虚拟输出排队或输出排队缓冲策略的更低存储器成本的备选方案,因为它具有更少队列。专用(低成本)FIFO存储器结构还允许虚拟直通路由或虚拟输出排队的片上使用,用于更好性能。然而,同时使用虚拟直通路由和虚拟输出排队代价仍然太高。
时间相关保证:片外网络通常使用分组交换和提供尽力而为服务。在每个网络节点处出现争用,使得很难提供等待时间保证。使用诸如基于速率的交换或基于最后期限的分组交换之类的方案仍然能提供吞吐量保证,但具有高缓冲成本。提供这种时间相关保证的备选方案是使用时分多址(TDMA)电路,其中每个电路专用于网络连接。电路以相对较低的存储器和计算成本来提供保证。当网络体系结构允许任何一种剩余的保证带宽由尽力而为通信使用时,则增加了网络资源利用。
当与诸如总线或交换机之类的直接互连相比时,引入网络作为片上互连彻底地改变了通信。这是因为网络的多跳特性,其中不直接连接通信模块,而是由一个或多个网络节点分开。这与其中直接连接模块的普遍的现有互连(即总线)形成对比。这一改变的含意在于判优(其必须从集中式改变成分布式)和通信属性(例如排序或流量控制)。
以下给出NoC和总线差异的概述。我们主要将总线称为直接互连,因为目前它们是最多使用的片上互连。大多数的总线特征还适用于其他直接互连(例如交换机)。多级总线是总线和NoC间的混合。为此,根据网桥的功能性,多级总线的性能像简单总线或者像NoC一样。总线的程序设计模型通常由实施为基本总线事务的序列的加载和存储操作组成。总线接口通常具有用于命令、地址、写入数据和读出数据的专用导线组。总线是由多个IP共享的资源。因此,在使用它之前,IP必须经过判优阶段,其中,它们请求访问总线并且被阻塞,直到总线准许它们为止。
总线事务包含请求以及可能响应。发出请求的模块称为主模块,以及服务请求的那些模块称为从模块。如果存在用于请求-响应对的单个判优,则该总线称为不分割。在这种情况下,总线保持分配给事务的主模块直到递送响应为止,即使这花费很长时间。可替代地,在分割总线中,在启动允许来自不同主模块的事务的请求后,释放总线。然而,对该响应必须执行新判优,以便从模块能访问该总线。
对于分割和不分割总线,两个通信方直接并立即访问事务的状态。相反,网络事务是从源处的输出缓冲器到目的地处的输入缓冲器的在目的地处产生一些动作的单向传送,其的出现在源处是不可见的。一个网络事务的效果仅通过另外的事务可观察。请求-响应型操作仍然是可能的,但要求至少两个不同的网络事务。因此,在NoC中总线型的事务实质上是分割事务。
此外,在协议栈中每层处的网络中,必须连同数据(例如分组类型、网络地址、或分组大小)一起提供控制信息。此控制信息组织为包围数据的信包。也就是说,首先发送报头,继之以实际数据(有效负载),可能再加上是报尾。可以为相同数据提供多个这种信包,每个包含用于网络协议栈中每一层的相应控制信息。
缓冲和流量控制:主模块的缓冲数据(输出缓冲)用于总线和NoC以将计算和通信分离。然而,对于NoC还需要输出缓冲以编排数据,其包括(a)(可选地)将输出数据分割成由网络传输的更小的分组,以及(b)在数据周围添加对网络的控制信息(分组报头)。为了避免输出缓冲器溢出,主模块不必启动产生比目前可用空间更多数据的事务。类似于输出缓冲,输入缓冲也用于分离计算和通信。在NoC中,还需要输入缓冲来还原数据。
此外,用于输入缓冲器的流量控制不同于用于总线和NoC的流量控制。对于总线而言,直接链接源和目的地,因此,目的地直接给源发信号告知它不能接受数据。此信息甚至可以用于判优器,以便总线不准许试图写入满的缓冲器的事务。
然而,在NoC中,事务的目的地不能直接给源发信号告知其输入缓冲器是满的。因此,在填满目的地的输入缓冲器后,可以启动可能来自多个源的到目的地的事务。如果输入缓冲器是满的,则不接受另外的输入转换,并存储在网络中。然而,这个方法易于导致网路拥塞、背压和死锁,因为数据最终一直存储到源,阻塞了其间的链路。
当主模块需要发送数据到从模块时,主模块不能在从模块的缓冲空间满时直接由从模块来停止。为了避免缓冲器溢出,在主模块和从模块间必须有某种协议,其中从模块保留用于主模块的缓冲空间并随时向主模块报告可用的缓冲空间,即何时已经使用了更多的缓冲空间。然而,此方案将在网络中产生额外的通信量并会导致没有效率的网络资源利用,例如因为不利的缓冲器分配。
为了避免输入缓冲器溢出,可以连同端到端流量控制一起使用连接。在主模块和一个或多个从模块间建立的连接上,在从模块的网络接口处分配缓冲空间,并且主模块的网络接口被分配反映从模块处的缓冲空间量的信用。主模块在具有用于目的地从模块的足够的信用时才能发送数据。从模块在它们使用数据时向主模块授与信用。
在主模块和从模块间实现端到端流量控制来确保在模块间的连接中无数据丢失。数据按所请求的顺序按时到达,因此,在网络中不会出现争用或“通信量阻塞”。然而,实现端到端流量控制代价昂贵。
发明内容
本发明的目的在于提供一种集成电路和一种用于在集成电路中交换消息的方法,其确保以低成本来完成事务。
此目的是通过根据权利要求1的集成电路和根据权利要求9的用于交换消息的方法来实现的。
因此,提供包括多个处理模块M、S和被安排用于提供至少一个在第一和至少一个第二模块M、S之间的连接的网络N、RN的集成电路。所述连接支持包括从第一模块到第二模块的输出消息和从第二模块到第一模块的返回消息的事务。所述集成电路包括至少一个丢失装置DM,用于丢失由所述第一和第二模块M、S交换的数据。
因此,提供用于完成事务的一种替代方案,其中完全的和即时的事务完成仅应用于某些情形。
本发明基于在某些情况下允许丢失数据的思想。
根据本发明的一方面,提供包括至少一个用于管理模块M、S和网络N、RN之间的接口的接口装置ANIP、PNIP的集成电路,其中,所述接口装置ANIP、PNIP包括用于丢失数据的第一丢失装置DM。通过接口装置可以控制数据丢失和因此的事务完成。
根据本发明的另一方面,集成电路配备有由用于在没有丢失数据的情况下转发数据的多个网络路由器组成的网络N、RN,即仅允许接口装置丢失数据。
还是根据本发明的另一方面,所述丢失装置DM适于如果丢失数据则创建错误消息。因此,所述数据源知悉数据丢失,以便它能稍后重发所述数据,这将是另一事务的一部分。
根据本发明的另一方面,所述丢失装置DM适于将所述错误消息发送到第一丢失装置DM。因此,错误消息被发送到接口装置中的丢失装置。
还是根据本发明的另一方面,所述丢失装置DM适于将所述错误消息发送所述第一模块M。错误消息被直接发送给第一模块。
根据本发明的另一方面,所述接口装置ANIP、PNIP适于存储所接收的错误消息。因此,接口装置跟踪事务完成是可能的。
根据本发明的另一方面,与第一模块M有关的接口装置ANIP不适于丢失错误消息。
本发明还涉及一种用于在包括多个模块的集成电路中交换消息的方法。经网络在连接上交换模块间的消息,其中可以丢失由所述第一和第二模块M、S交换的数据。
本发明还涉及一种用于在包括如上所述的多个模块的集成电路中交换消息的方法。
本发明的另外方面在从属权利要求中进行了描述。
参考下文所述的实施例,本发明的这些和其他方面是显而易见的并将被阐明。
附图说明
图1示出根据第一实施例的片上系统,以及
图2示出根据第二实施例的片上系统。
具体实施方式
下述实施例涉及片上系统,即经某种互连在相同芯片上彼此通信的多个模块。互连具体化为片上网络NOC。片上网络可以包括网络内的导线、总线、时分多路复用、交换机和/或路由器。在所述网络的传输层,在连接上执行模块间的通信。连接被认为是在第一模块和至少一个第二模块间的一组信道,每个具有一组连接属性。对于在第一模块和单个第二模块间的连接,所述连接包括两个信道,也就是从第一模块到第二模块的一个信道,即请求信道,以及从第二模块到第一模块的第二信道,即响应信道。请求信道专供从第一模块到第二模块的数据和消息之用,而响应信道专供从第二模块到第一模块的数据和消息之用。然而,如果连接包含一个第一模块和N个第二模块,则提供2*N个信道。连接属性可以包括排序(有序数据传输)、流量控制(远程缓冲器被保留用于连接,以及允许数据生成者仅当确保空间可用于所生成的数据时才传送数据)、吞吐量(保证吞吐量的下限)、等待时间(保证用于等待时间的上限)、损失(数据丢失)、传输终止、事务完成、数据纠正或数据传送。
图1示出根据第一实施例的片上系统。该系统包括主模块M、从模块S。尽管在图1中仅示出了一个从模块,但该系统可以包括多个从模块。每个模块分别经网络接口NI与网络N相连。网络接口NI用作主和从模块M、S与网络N间的接口。网络接口NI被提供来管理各个模块和网络N的通信,以便模块在不必处理与网络或其他模块的通信的情况下能执行它们的专用操作。每个网络接口包括用于缓冲数据和消息的缓冲器。
根据此实施例的通信是基于事务的。这些事务包括请求以及可能的响应。通常,由主M启动请求(a),经由两个网络接口NI和网络N发送到从S(b)。从S可以响应(c)并将响应送回到主M(d)。然而,存在一些其中没有来自从S的响应是必需的事务。在这种情况下,当由从S已经执行它时就完成了事务。当响应已经递送到主M时就完成了具有响应的事务。因此,如果主模块接收响应,则它仅能检测事务完成。只要在网络中实现流量控制,则请求以及响应的递送就被保证,并因此保证事务完成。然而,如果没有实现端到端流量控制,则可以丢失请求和响应,由此不保证事务完成。
图2示出根据第二实施例的片上系统。该系统包括两个模块、路由器网络RN以及模块和路由器网络RN间的两个网络接口ANIP、PNIP,所述两个模块即主M和从S模块。网络接口提供两个网络接口端口NIP(一个请求和一个响应端口),通过这两个网络接口端口NIP,模块与路由器网络RN或经由路由器网络RN与其他模块通信。与主模块M有关的网络接口称为有源网络接口端口ANIP,以及与从模块S有关的网络接口称为无源网络接口端口PNIP。主模块M和从模块S间的通信基于请求-响应事务,其中,主M通过发出可能具有一些数据或所要求的连接属性的请求来启动事务。经由有源网络接口端口ANIP、网络RN和无源网络接口端口PNIP,请求REQ被递送到从S。由从模块S执行请求,并且如有必要或需要则将数据返回作为响应RESP。此响应RESP可以包括用于主M的数据和/或确认。
其中,假定网络N、RN不丢失数据,所述RN即路由器。有源网络接口ANIP以及无源网络接口PNIP分别包括丢失管理器DM。这些丢失管理器DM负责丢失数据或消息,即仅网络接口能够丢失数据或消息。特别地,仅能由有源网络接口端口ANIP丢失请求,而仅能由无源网络接口端口PNIP丢失响应。可能的情况包括:(a)丢失最早消息(窃取消息政策),或(b)丢失最新消息(酒政策(wine policy))。
事务可以由下述消息组成:
-由ANIP发送的命令信息(CMD),并且其描述了将在连接到PNIP的从模块处执行的动作。命令的例子是读取、写入、测试并设置以及刷新。命令是事务中必须的唯一消息。对仅允许不具有参数的单个命令(例如固定大小的无地址写入)的NIP,假定命令信息仍然存在,即使它是隐含的(即不是由IP明确发送的)。
-在要求要被执行的数据的命令(例如写入、多播及测试并设置)后由ANIP发送的输出数据消息(OUTDATA)。
-作为生成数据(例如读取及测试并设置)的事务执行的结果由PNIP发送的返回数据消息(RETDATA)。
-完成确认消息(RETSTAT),它是在已经完成命令时由PNIP返回的可选消息。它可以发信号告知成功完成或错误。对包括RETDATA和RETSTAT的事务,为了效率可以两个消息结合成单个消息。然而,概念上它们都存在:发信号告知存在数据或错误的RETSTAT,以及传送数据的RETDATA。
组成事务的消息被划分成输出消息,即CMD和OUTDATA,以及响应消息,即RETDATA、RETSTAT。在事务内,CMD先于所有其他消息,以及如果存在的话,RETDATA先于RETSTAT。这些规则适用于主模块和ANIP间以及PNIP和从模块间。
没有响应的事务(例如预写入)在已经由从模块执行时被认为完成。因为没有到主模块的响应消息,所以不能提供有关事务完成的保证。当从ANIP接收RETSTAT消息时,具有响应的事务(例如确认写入)被认为完成。回想当数据被接收为响应(RETDATA)时,还接收RETSTAT(可能隐含的)来验证该数据。或者可以成功地执行事务,在这种情况下,返回成功RETSTAT,在从模块处的执行失败,然后返回执行错误RETSTAT,或者失败,因为与无流量控制有关的缓冲器溢出,然后报告溢出错误。假定当从模块接受请求响应的CMD时,从S总是产生响应。
在缓冲器溢出的情况下,丢失管理器DM可以丢失数据。可以丢失所有CMD、OUTDATA和RETDATA。为了保证事务完成,不允许丢失RETSTAT。因此,在ANIP中,必须提供足够的缓冲空间来容纳用于所有未完成事务的RETSTAT消息。这通过限制未完成的事务的数量来实施。
对上述系统中若干个从S的情形,可以如下组合返回信息或响应消息。如果已经由所有从S成功地执行了每个写入事务(由主M启动),则所有将返回RETSTAT=RETOK消息,这可以由ANIP组合成单个消息以递送到主模块。
如果仅仅由一些从模块成功地执行写入事务,则将有RETSTAT(RETOK和RETERROR)的混合。可以将它们合并成:
a)单个RETSTAT=RETERROR,以指定出现的错误,或者
b)单个RETSTAT,但更大的一个,更具描写性的,编码其中已有错误的地方。
可以将所有RETSTAT一起绑定在用于主模块的单个RETSTAT中,或可以绑定<从模块标识符,误码>对以形成用于主模块的单个RETSTAT。
如果连接没有流量控制,则可以通过丢失管理器DM丢失消息,还产生了RETSTAT=RETLOST消息。再者,可以进行如上组合。
主模块M应该总是接收对事务的响应。这通过丢失管理器DM实现。如果无源网络接口端口PNIP中的丢失管理器DM可能因为缓冲器溢出而丢失数据或消息,则它总是将FAIL/ERROR消息返回到ANIP。此返回状态(RETSTAT)消息决不会被有源网络接口端口ANIP的丢失管理器丢失,因为启动该事务的ANIP将为它启动的每个事务的返回信息保留空间。每当丢失消息时,这个保留空间和产生错误消息的组合是引入流量控制的方法。优选地,由从模块的接口产生RETSTAT消息,尽管也可以可替代地在中间网络节点处产生。
通过实现上述丢失方案来保证事务完成,即总是已知启动的事务是否:
a)在从模块处被递送并成功地执行(由从模块生成RETSTAT=OK),
b)决不在从模块处被递送(由PNIP生成RETSTAT=REQLOST并返回给ANIP),
c)在从模块处被递送,但没有成功地执行(由从模块生成RETSTAT=ERROR),或
d)在从模块处被递送并成功地执行,但丢失响应消息(由ANIP生成RETSTAT=RETLOST并递送到主M)。
这是通过或者不丢失消息(控制流量的连接)来实现,在该情况下RETSTAT为OK或ERROR,或通过允许丢失消息(在没有流量控制的连接上)来实现,但每当丢失消息就产生RESTAT(REQLOST或RETLOST),或当不丢失消息时照常为RETOK或者RETERROR。
然而,决不丢失RETSTAT是必需的,因为这完成了所述事务。这是由于用于RETSTAT的缓冲器位于主ANIP而实现的。后者在启动事务时保留用于RETSTAT的空间,并限制未完成事务的数量(用于有限大小RETSTAT缓冲器)。
输出和返回连接上的流量控制原则上是独立的。因此,对于输出流量控制与返回流量控制,RETSTAT消息是根据上述的a)或c)。在输出流量控制与无返回流量控制的情况下,RETSTAT消息是根据上述的a)或c)或d)。在无输出流量控制与无返回流量控制的情况下,RETSTAT消息是根据上述的a)或b)或c)。
对于上述系统,连接可以分类如下:
-简单连接是在一个ANIP和一个PNIP之间的连接。
-窄播连接是在一个ANIP和一个或多个PNIP之间的连接,其中ANIP启动的每个事务正好由一个PNIP执行。窄播连接的例子,其中ANIP在两个存储器模块上映射的地址空间上执行事务。根据事务地址,仅在两个存储器之一上执行事务。
-多播连接是在一个ANIP和一个或多个PNIP之间的连接,其中复制所发送的消息,并且每个PNIP接收那些消息的拷贝。在多播连接中,当前允许无返回信息,因为它们产生大的通信量(即每个目的地一个响应)。它还可以增加在ANIP中的复杂性,因为必须将来自PNIP的各个响应合并成用于ANIP的单个响应。这要求用于合并本身的缓冲器空间和/或附加计算。
为连接配置的连接属性如下:有保证的消息完整性、有保证的事务完成、不同的事务排序、有保证的吞吐量、受限的等待时间和抖动、以及连接流量控制。
如图1和2所述的模块可以是在所述网络接口NI处与网络相互作用的所谓的知识产权块IP(计算元件或存储器,而不是互连元件)。NI提供NI端口NIP,通过该端口通信服务被访问。NI可以具有连接一个或多个IP的几个NIP。类似地,IP可与一个以上NI和NIP相连。
网络上的通信将由连接上的网络接口执行,即主和从模块对网络来说是不可见的。引入连接来描述和识别具有诸如有保证的吞吐量、受限的等待时间和抖动、有序递送或流量控制之类的不同属性的通信。根据本发明的实施例的具有想要属性的连接必须在使用前首先被创建或建立。这会导致网络内的资源保留(例如缓冲空间或每时间单位的链接利用率的百分比)。如果所请求的资源不可用,则网络RN将拒绝该请求。在使用后,关闭连接,这导致释放由该连接占用的资源。
在ANIP和PNIP处,允许交错属于相同连接上的不同事务的输出消息。例如,可以发出两个写入命令,并仅在它们的数据后。如果OUTDATA消息的顺序不同于CMD消息的顺序,则必须引入事务标识器来将OUTDATA与它们相应的CMD关联。
如下可以通过PNIP将输出消息递送到从模块(见b):
-无序,其使无序强加于PNIP处不同事务的输出消息的递送上。
-局部有序,其中必须按发送事务的顺序将它们递送到每个PNIP,但在PNIP上强加无序。输出消息的局部有序递送可以通过有序数据传送或者通过在PNIP处重新排序输出消息来提供。
-全局有序,其中必须在该连接的所有PNIP上按发送事务的顺序来递送它们。事务的输出部分的全局有序递送需要成本高的同步机制。
当按与将CMD递送到从模块相同的顺序返回RETDATA和RETSTAT消息(b)时,可以按顺序将事务响应消息通过从模块递送到PNIP(c),或者相反地按无序。当响应是无序时,必须有识别响应所属的事务的机制。这通常使用附加到用于事务识别的消息的标记(与VCI中的标记类似)来完成。
如下可以由ANIP将响应消息递送到主模块(见d):
-无序,其使得响应的递送无序,这里还必须使用标记来将响应与它们相应的CMD关联。
-局部有序,其中按通过主模块将原始CMD提供给ANIP的顺序来递送用于单个从模块的事务的RETDATA和RETSTAT消息。注意对到相同连接内的不同从模块的事务不强迫排序。
-全局有序,其中按与原始CMD相同的顺序来将连接中的所有响应递送到主模块。当在连接上对事务进行流水线处理时,那么响应的全局有序递送要求在ANIP处重新排序。
上述排序间的所有3×2×3=18种组合是可能的。从这些中定义了下述两个。未排序连接是其中在事务的任何部分中假定无排序的连接。因此,必须标记响应以能够识别它们属于哪个事务。实现无排序连接具有低成本,然而,它们更难被使用,并且引入了标记的开销。
在可替代的实施例中,如上所述的丢失装置可以在网络的一些路由器中实现,以便允许这些路由器丢失数据。然而,在这种情况下,它们必须遵循上述方案并且特别地创建上述错误消息。
在本发明的另一可替代实施例中,可以在不基于连接的系统中实现事务完成,因为这种系统相当于具有单个连接的系统。
应该注意到,上述实施例是示例说明而不是限制本发明,并且本领域技术人员将能在不背离附加权利要求书的范围的情况下设计多个替代的实施例。在权利要求书中,不应该将置于括号内的任何附图标记解释为是限制权利要求。词“包括”不排除存在除了在权利要求中列出的那些之外元件或步骤。元件前面的词“一”或“一个”不排除存在多个这种元件。在列举了几个装置的设备权利要求中,这些装置中的若干可以通过硬件的同一项来实现。不过,在互相不同的从属权利要求中讲述的某些措施的事实不表示这些措施的组合不能被有利地利用。
此外,权利要求书中的任何附图标记不应该被解释为限制权利要求书的范围。

Claims (9)

1.包括多个处理模块(M,S)和被安排用来提供至少一个在第一和至少一个第二模块(M,S)之间的连接的网络(N;RN)的集成电路,
其中,所述连接支持包括从第一模块到第二模块的输出消息和从第二模块到第一模块的返回信息的事务,所述集成电路包括至少一个丢失装置(DM),用于丢失由所述第一和第二模块(M,S)交换的数据。
2.如权利要求1所述的集成电路,进一步包括:
至少一个接口装置(ANIP,PNIP),用于管理在模块(M,S)和网络(N,RN)之间的接口,
其中,所述接口装置(ANIP,PNIP)包括用于丢失数据的第一丢失装置(DM)。
3.如权利要求2所述的集成电路,其中,
所述网络(N,RN)包括多个网络路由器,用于在不丢失数据的情况下转发数据。
4.如权利要求2或3所述的集成电路,其中,
所述丢失装置(DM)适于如果丢失数据则创建错误消息。
5.如权利要求4所述的集成电路,其中,
所述丢失装置(DM)适于将所述错误消息发送到第一丢失装置(DM)。
6.如权利要求4所述的集成电路,其中,
所述丢失装置(DM)适于将所述错误消息发送到所述第一模块(M)。
7.如权利要求5或6所述的集成电路,其中,
所述接口装置(ANIP,PNIP)适于存储所接收的错误信息。
8.如权利要求7所述的集成电路,其中,
与第一模块(M)相关的接口装置(ANIP)适于不丢失错误消息。
9.用于在包括多个模块的集成电路中交换消息的方法,经网络在连接上交换模块间的消息,
其中,所述连接支持包括从第一模块到第二模块的输出消息和从第二模块到第一模块的返回信息的事务,其中可以丢失由所述第一和第二模块(M,S)交换的数据。
CNB038239132A 2002-10-08 2003-07-04 用于交换数据的集成电路和方法 Expired - Lifetime CN100342370C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079196.8 2002-10-08
EP02079196 2002-10-08

Publications (2)

Publication Number Publication Date
CN1688990A true CN1688990A (zh) 2005-10-26
CN100342370C CN100342370C (zh) 2007-10-10

Family

ID=32088020

Family Applications (5)

Application Number Title Priority Date Filing Date
CNB038239132A Expired - Lifetime CN100342370C (zh) 2002-10-08 2003-07-04 用于交换数据的集成电路和方法
CN038239159A Expired - Lifetime CN1689312B (zh) 2002-10-08 2003-07-04 用于建立事务的集成电路和方法
CNA200380101041XA Pending CN1703881A (zh) 2002-10-08 2003-10-07 集成电路和建立事务处理的方法
CNB2003801010439A Expired - Lifetime CN100367250C (zh) 2002-10-08 2003-10-07 用于建立事务的集成电路和方法
CNB2003801010458A Expired - Fee Related CN100370443C (zh) 2002-10-08 2003-10-07 集成电路

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN038239159A Expired - Lifetime CN1689312B (zh) 2002-10-08 2003-07-04 用于建立事务的集成电路和方法
CNA200380101041XA Pending CN1703881A (zh) 2002-10-08 2003-10-07 集成电路和建立事务处理的方法
CNB2003801010439A Expired - Lifetime CN100367250C (zh) 2002-10-08 2003-10-07 用于建立事务的集成电路和方法
CNB2003801010458A Expired - Fee Related CN100370443C (zh) 2002-10-08 2003-10-07 集成电路

Country Status (10)

Country Link
US (3) US7366818B2 (zh)
EP (3) EP1552669B1 (zh)
JP (3) JP4560409B2 (zh)
KR (1) KR101016987B1 (zh)
CN (5) CN100342370C (zh)
AT (2) ATE373922T1 (zh)
AU (3) AU2003299282A1 (zh)
DE (2) DE60316458T2 (zh)
TW (1) TWI307840B (zh)
WO (3) WO2004034173A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873550A (zh) * 2012-12-10 2014-06-18 罗伯特·博世有限公司 用于ecu和/或测量设备之间的数据传输的方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829982A (zh) * 2003-07-30 2006-09-06 皇家飞利浦电子股份有限公司 具有动态通信服务选择的集成电路
JP4598051B2 (ja) * 2004-03-03 2010-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理ユニットがネットワークを介し通信するデータ処理回路
JP4740234B2 (ja) * 2004-04-26 2011-08-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路及びトランザクション発信方法
EP1751667B1 (en) * 2004-05-18 2008-05-21 Koninklijke Philips Electronics N.V. Integrated circuit and method for buffering to optimize burst length in networks on chips
EP1605727A1 (en) * 2004-06-09 2005-12-14 Koninklijke Philips Electronics N.V. Integrated circuit and method for time slot allocation
FR2875982B1 (fr) * 2004-09-28 2006-12-22 Commissariat Energie Atomique Architecture de communication semi-automatique noc pour applications "flots de donnees"
US7596653B2 (en) * 2004-11-08 2009-09-29 Intel Corporation Technique for broadcasting messages on a point-to-point interconnect
JP2008520119A (ja) * 2004-11-09 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子デバイスおよび通信資源割り当て方法
WO2006059284A1 (en) * 2004-12-01 2006-06-08 Koninklijke Philips Electronics N.V. Data processing system and method for converting and synchronising data traffic
US7711787B2 (en) * 2004-12-15 2010-05-04 Electronics And Telecommunications Research Institute On-chip network interfacing apparatus and method
EP1869844A1 (en) * 2005-04-06 2007-12-26 Koninklijke Philips Electronics N.V. Network-on-chip environment and method for reduction of latency
EP1869845A1 (en) * 2005-04-07 2007-12-26 Koninklijke Philips Electronics N.V. Network-on-chip environment and method for reduction of latency
EP1875681A1 (en) * 2005-04-13 2008-01-09 Koninklijke Philips Electronics N.V. Electronic device and method for flow control
US8014401B2 (en) * 2005-06-03 2011-09-06 Koninklijke Philips Electronics N.V. Electronic device and method of communication resource allocation
DE602005004529T2 (de) * 2005-07-14 2009-01-29 Interuniversitair Microelektronica Centrum Vzw Verfahren zum Verwalten einer Vielzahl von virtuellen Verbindungen zur gemeinsamen Nutzung auf einer Verbindungsleitung und Netzwerk zur Implementierung dieses Verfahrens
KR100653087B1 (ko) * 2005-10-17 2006-12-01 삼성전자주식회사 AXI가 적용된 NoC 시스템 및 그 인터리빙 방법
CN101341474B (zh) * 2005-12-22 2012-02-08 Arm有限公司 用于对事务重排序来确保每个事务所规定的服务质量的仲裁方法
JP4611901B2 (ja) * 2006-01-16 2011-01-12 株式会社ソニー・コンピュータエンタテインメント 信号伝送方法、ブリッジユニット、および情報処理装置
JP4372110B2 (ja) * 2006-02-10 2009-11-25 エヌイーシーコンピュータテクノ株式会社 データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法
FR2898753B1 (fr) * 2006-03-16 2008-04-18 Commissariat Energie Atomique Systeme sur puce a controle semi-distribue
FR2900017B1 (fr) * 2006-04-12 2008-10-31 Arteris Sa Systeme d'interconnexions de blocs fonctionnels externes sur puce muni d'un unique protocole parametrable de communication
FR2904445B1 (fr) * 2006-07-26 2008-10-10 Arteris Sa Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce
US7961605B2 (en) * 2006-07-31 2011-06-14 International Business Machines Corporation System and method for enabling management of a plurality of messages in a communication network
US8045573B2 (en) 2006-08-16 2011-10-25 Arm Limited Bit ordering for packetised serial data transmission on an integrated circuit
KR100737943B1 (ko) * 2006-09-13 2007-07-13 삼성전자주식회사 네트워크-온-칩 응답 신호 제어 장치 및 그 방법
US8689244B2 (en) * 2007-01-26 2014-04-01 Objective Interface Systems, Inc. Hardware communications infrastructure supporting location transparency and dynamic partial reconfiguration
US8248073B2 (en) 2007-04-06 2012-08-21 Nec Corporation Semiconductor integrated circuit and testing method therefor
US7860085B2 (en) * 2007-05-14 2010-12-28 Alcatel Lucent Dual OSS management of an Ethernet access network
CN101075961B (zh) * 2007-06-22 2011-05-11 清华大学 片上网络设计用的一种自适应打包方法
US20090109996A1 (en) * 2007-10-29 2009-04-30 Hoover Russell D Network on Chip
US20090125706A1 (en) * 2007-11-08 2009-05-14 Hoover Russell D Software Pipelining on a Network on Chip
US20090125703A1 (en) * 2007-11-09 2009-05-14 Mejdrich Eric O Context Switching on a Network On Chip
US8261025B2 (en) * 2007-11-12 2012-09-04 International Business Machines Corporation Software pipelining on a network on chip
US8526422B2 (en) * 2007-11-27 2013-09-03 International Business Machines Corporation Network on chip with partitions
JP4554703B2 (ja) * 2007-12-27 2010-09-29 株式会社リコー 情報処理装置、情報処理方法及び情報処理プログラム
US8276034B2 (en) 2007-12-27 2012-09-25 Ricoh Company, Limited Information processing apparatus, information processing method, and computer program product
US8473667B2 (en) * 2008-01-11 2013-06-25 International Business Machines Corporation Network on chip that maintains cache coherency with invalidation messages
US8490110B2 (en) * 2008-02-15 2013-07-16 International Business Machines Corporation Network on chip with a low latency, high bandwidth application messaging interconnect
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US20110029706A1 (en) * 2008-04-09 2011-02-03 Nxp B.V. Electronic device and method for controlling an electronic device
US20090260013A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Computer Processors With Plural, Pipelined Hardware Threads Of Execution
US20090271172A1 (en) * 2008-04-24 2009-10-29 International Business Machines Corporation Emulating A Computer Run Time Environment
US8423715B2 (en) 2008-05-01 2013-04-16 International Business Machines Corporation Memory management among levels of cache in a memory hierarchy
US8214845B2 (en) * 2008-05-09 2012-07-03 International Business Machines Corporation Context switching in a network on chip by thread saving and restoring pointers to memory arrays containing valid message data
US20090282211A1 (en) * 2008-05-09 2009-11-12 International Business Machines Network On Chip With Partitions
US8392664B2 (en) * 2008-05-09 2013-03-05 International Business Machines Corporation Network on chip
US20090282419A1 (en) * 2008-05-09 2009-11-12 International Business Machines Corporation Ordered And Unordered Network-Addressed Message Control With Embedded DMA Commands For A Network On Chip
US8494833B2 (en) * 2008-05-09 2013-07-23 International Business Machines Corporation Emulating a computer run time environment
US8230179B2 (en) * 2008-05-15 2012-07-24 International Business Machines Corporation Administering non-cacheable memory load instructions
US8438578B2 (en) 2008-06-09 2013-05-07 International Business Machines Corporation Network on chip with an I/O accelerator
US8195884B2 (en) * 2008-09-18 2012-06-05 International Business Machines Corporation Network on chip with caching restrictions for pages of computer memory
FR2945396A1 (fr) * 2009-05-07 2010-11-12 St Microelectronics Grenoble 2 Procede et dispositif d'analyse de la propagation de transactions dans un reseau multi-protocoles d'un systeme sur puce
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
KR101563195B1 (ko) * 2009-08-18 2015-10-27 삼성전자주식회사 호스트 장치 및 슬레이브 장치 제어 방법
US8204731B2 (en) * 2010-03-01 2012-06-19 Himax Technologies Limited Signal analyzing method for electronic device having on-chip network and off-chip network
US8819116B1 (en) * 2010-03-08 2014-08-26 Amazon Technologies, Inc. Providing services using a device capabilities service
US8861410B2 (en) 2011-10-31 2014-10-14 Qualcomm Incorporated Method and apparatus for scalable network transaction identifier for interconnects
US8640230B2 (en) 2011-12-19 2014-01-28 International Business Machines Corporation Inter-thread communication with software security
US9417998B2 (en) * 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
JP2013196167A (ja) 2012-03-16 2013-09-30 Toshiba Corp 情報処理装置
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US8838861B2 (en) 2012-05-09 2014-09-16 Qualcomm Incorporated Methods and apparatuses for trace multicast across a bus structure, and related systems
US9164804B2 (en) 2012-06-20 2015-10-20 Memory Technologies Llc Virtual memory module
US9116820B2 (en) 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
EP2901294A4 (en) * 2012-09-25 2016-08-10 Qualcomm Technologies Inc PROTOCOL FOR A SOCKET WITH A NETWORK ON A CHIP
US9471538B2 (en) 2012-09-25 2016-10-18 Qualcomm Technologies, Inc. Network on a chip socket protocol
US9571402B2 (en) * 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
US9456071B2 (en) 2013-11-12 2016-09-27 At&T Intellectual Property I, L.P. Extensible kernel for adaptive application enhancement
US9270659B2 (en) 2013-11-12 2016-02-23 At&T Intellectual Property I, L.P. Open connection manager virtualization at system-on-chip
US9602587B2 (en) * 2014-06-26 2017-03-21 Altera Corporation Multiple plane network-on-chip with master/slave inter-relationships
US9747239B2 (en) 2014-08-25 2017-08-29 Apple Inc. Transaction filter for on-chip communications network
US10078356B2 (en) * 2015-08-20 2018-09-18 Intel Corporation Apparatus and method for saving and restoring data for power saving in a processor
US10243882B1 (en) * 2017-04-13 2019-03-26 Xilinx, Inc. Network on chip switch interconnect
CN107894963B (zh) * 2017-11-27 2021-07-27 上海兆芯集成电路有限公司 用于系统单芯片的通信控制器与通信方法
CN109302296B (zh) * 2018-10-10 2020-12-29 上海保险交易所股份有限公司 用于在区块链网络中广播消息的方法、设备和存储介质
CN114077568A (zh) * 2020-08-18 2022-02-22 Oppo广东移动通信有限公司 核间通信方法、装置、电子组件以及电子设备
CN116389357B (zh) * 2023-06-06 2023-09-29 太初(无锡)电子科技有限公司 基于片上网络的空洞地址处理方法、装置、设备及介质

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
US4807118A (en) * 1987-01-14 1989-02-21 Hewlett-Packard Company Method for handling slot requests over a network
US4842740A (en) * 1988-08-05 1989-06-27 Hoechst Celanese Corporation Membranes prepared from blend of polybenzimidazole with polyarylates
US5098985A (en) * 1988-10-11 1992-03-24 The Dow Chemical Company Copolymers containing polybenzoxazole, polybenzothiazole and polybenzimidazole moieties
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
US5317568A (en) * 1991-04-11 1994-05-31 Galileo International Partnership Method and apparatus for managing and facilitating communications in a distributed hetergeneous network
US5341369A (en) * 1992-02-11 1994-08-23 Vitesse Semiconductor Corp. Multichannel self-routing packet switching network architecture
JP2675968B2 (ja) * 1992-08-20 1997-11-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 加入者分散2相コミット・プロトコルの拡張機能
CN1174619A (zh) * 1995-02-17 1998-02-25 尢罗佩国际公司 由集成电路控制的事务管理系统
EP0753979A1 (en) * 1995-07-13 1997-01-15 International Business Machines Corporation Routing method and system for a high speed packet switching network
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US6400715B1 (en) * 1996-09-18 2002-06-04 Texas Instruments Incorporated Network address matching circuit and method
US6018782A (en) * 1997-07-14 2000-01-25 Advanced Micro Devices, Inc. Flexible buffering scheme for inter-module on-chip communications
JP3815841B2 (ja) * 1997-03-28 2006-08-30 ローム株式会社 IrDA変復調IC
US6248469B1 (en) * 1997-08-29 2001-06-19 Foster-Miller, Inc. Composite solid polymer electrolyte membranes
US5940448A (en) * 1997-09-03 1999-08-17 National Semiconductor Corporation Universal serial bus receiver having input signal skew compensation
US6449273B1 (en) * 1997-09-04 2002-09-10 Hyundai Electronics America Multi-port packet processor
US6446173B1 (en) * 1997-09-17 2002-09-03 Sony Corporation Memory controller in a multi-port bridge for a local area network
JPH11187031A (ja) * 1997-12-19 1999-07-09 Fujitsu Ltd Atm交換機
US6256740B1 (en) * 1998-02-06 2001-07-03 Ncr Corporation Name service for multinode system segmented into I/O and compute nodes, generating guid at I/O node and exporting guid to compute nodes via interconnect fabric
US6339788B1 (en) * 1998-06-12 2002-01-15 International Business Machines Corporation Method for encapsulating hardware to allow multi-tasking of microcode
US6311212B1 (en) * 1998-06-27 2001-10-30 Intel Corporation Systems and methods for on-chip storage of virtual connection descriptors
US6717910B1 (en) * 1998-09-30 2004-04-06 Stmicroelectronics, Inc. Method and apparatus for controlling network data congestion
DE19851498A1 (de) 1998-11-09 2000-07-06 Aventis Res & Tech Gmbh & Co Polymerzusammensetzung, Membran enthaltend diese, Verfahren zu deren Herstellung und deren Verwendung
US6539450B1 (en) * 1998-11-29 2003-03-25 Sony Corporation Method and system for adjusting isochronous bandwidths on a bus
US6381638B1 (en) * 1999-02-24 2002-04-30 3Com Corporation System and method for options based address reuse
EP1083768A1 (en) 1999-09-08 2001-03-14 TELEFONAKTIEBOLAGET LM ERICSSON (publ) A method for facilitating data transmission
US6768742B1 (en) * 1999-10-08 2004-07-27 Advanced Micro Devices, Inc. On-chip local area network
US6594704B1 (en) * 1999-12-15 2003-07-15 Quarry Technologies Method of managing and using multiple virtual private networks in a router with a single routing table
US6769046B2 (en) * 2000-02-14 2004-07-27 Palmchip Corporation System-resource router
JP3623712B2 (ja) * 2000-03-16 2005-02-23 日本電気エンジニアリング株式会社 バッファ制御システム及びその方法並びにその制御プログラム記録媒体
US6813275B1 (en) 2000-04-21 2004-11-02 Hewlett-Packard Development Company, L.P. Method and apparatus for preventing underflow and overflow across an asynchronous channel
WO2001094450A2 (en) 2000-06-02 2001-12-13 Sri International Polymer membrane composition
GB2367406B (en) * 2000-06-13 2002-06-05 Siroyan Ltd Predicated execution of instructions in processors
US6629166B1 (en) * 2000-06-29 2003-09-30 Intel Corporation Methods and systems for efficient connection of I/O devices to a channel-based switched fabric
DE10052242A1 (de) * 2000-10-21 2002-05-02 Celanese Ventures Gmbh Mit Säure dotierte, ein- oder mehrschichtige Kunststoffmembran mit Schichten aufweisend Polymerblends umfassend Polymere mit wiederkehrenden Azoleinheiten, Verfahren zur Herstellung solche Kunststoffmembranen sowie deren Verwendung
GB2373595B (en) * 2001-03-15 2005-09-07 Italtel Spa A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
US20020144078A1 (en) * 2001-03-30 2002-10-03 Siroyan Limited Address translation
US7287649B2 (en) * 2001-05-18 2007-10-30 Broadcom Corporation System on a chip for packet processing
US7165128B2 (en) * 2001-05-23 2007-01-16 Sony Corporation Multifunctional I/O organizer unit for multiprocessor multimedia chips
US6910092B2 (en) * 2001-12-10 2005-06-21 International Business Machines Corporation Chip to chip interface for interconnecting chips
US7389319B2 (en) * 2002-03-22 2008-06-17 Sun Microsystems, Inc. Adaptive connection routing over multiple communication channels
US6885638B2 (en) * 2002-06-13 2005-04-26 Motorola, Inc. Method and apparatus for enhancing the quality of service of a wireless communication
US7099983B2 (en) * 2002-11-25 2006-08-29 Lsi Logic Corporation Multi-core communications module, data communications system incorporating a multi-core communications module, and data communications process
US6825688B1 (en) * 2003-08-15 2004-11-30 Lsi Logic Corporation System for yield enhancement in programmable logic
US7219209B2 (en) * 2003-08-29 2007-05-15 Motorola, Inc. Bus filter for memory address translation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873550A (zh) * 2012-12-10 2014-06-18 罗伯特·博世有限公司 用于ecu和/或测量设备之间的数据传输的方法

Also Published As

Publication number Publication date
CN1703683A (zh) 2005-11-30
EP1552669B1 (en) 2007-09-19
DE60316587D1 (de) 2007-11-08
CN1689312B (zh) 2010-04-14
US7769893B2 (en) 2010-08-03
CN100370443C (zh) 2008-02-20
TW200419358A (en) 2004-10-01
WO2004034173A3 (en) 2004-12-16
EP1552399B1 (en) 2007-09-26
US20060041889A1 (en) 2006-02-23
US20060041888A1 (en) 2006-02-23
AU2003299454A8 (en) 2004-05-04
DE60316458D1 (de) 2007-10-31
EP1552669A1 (en) 2005-07-13
EP1552399A2 (en) 2005-07-13
JP2006502650A (ja) 2006-01-19
AU2003299454A1 (en) 2004-05-04
WO2004034176A2 (en) 2004-04-22
JP4560409B2 (ja) 2010-10-13
KR101016987B1 (ko) 2011-02-25
US20060095920A1 (en) 2006-05-04
DE60316458T2 (de) 2008-06-26
JP2006502642A (ja) 2006-01-19
KR20050083730A (ko) 2005-08-26
CN100342370C (zh) 2007-10-10
EP1552411A2 (en) 2005-07-13
US7373449B2 (en) 2008-05-13
ATE374399T1 (de) 2007-10-15
TWI307840B (en) 2009-03-21
DE60316587T2 (de) 2008-07-03
AU2003299282A1 (en) 2004-05-04
WO2004034176A3 (en) 2004-08-19
AU2003267730A1 (en) 2004-05-04
US7366818B2 (en) 2008-04-29
WO2004034676A1 (en) 2004-04-22
AU2003267730A8 (en) 2004-05-04
JP2006502487A (ja) 2006-01-19
CN1689312A (zh) 2005-10-26
WO2004034173A2 (en) 2004-04-22
CN100367250C (zh) 2008-02-06
ATE373922T1 (de) 2007-10-15
CN1703682A (zh) 2005-11-30
CN1703881A (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
CN100342370C (zh) 用于交换数据的集成电路和方法
US6888831B1 (en) Distributed resource reservation system for establishing a path through a multi-dimensional computer network to support isochronous data
KR100687659B1 (ko) Axi 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
US8631106B2 (en) Secure handle for intra- and inter-processor communications
Lu et al. Connection-oriented multicasting in wormhole-switched networks on chip
TWI241804B (en) Arrangement for creating multiple virtual queue pairs from a compressed queue pair based on shared attributes
US8014401B2 (en) Electronic device and method of communication resource allocation
EP0561381A2 (en) Network architecture suitable for multicasting and resource locking
JP3322195B2 (ja) Lanスイッチ
CN1934831A (zh) 通信服务映射的集成电路和方法
JP2008535435A (ja) ネットワーク・オン・チップ環境及び遅延低減方法
CN1881945A (zh) 改进型分布式核心操作系统
CN1886667A (zh) 可靠多播通信
CN1881944A (zh) 改进型分布式核心操作系统
US7205881B2 (en) Highly parallel switching systems utilizing error correction II
US20100185586A1 (en) Message-based scalable data transport protocol
CN1875584A (zh) 用于避免数据饥饿的集成电路和方法
CN101053225A (zh) 通信资源分配的电子设备和方法
WO2008085635A1 (en) Communication device and methods thereof
TW200419357A (en) Integrated circuit and method for sending requests
Gerla et al. Multicasting in Myrinet-high-speed, wormhole-routing network

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee after: KONINKLIJKE PHILIPS N.V.

Address before: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230517

Address after: Maine

Patentee after: Network System Technology Co.,Ltd.

Address before: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee before: KONINKLIJKE PHILIPS N.V.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071010