CN101053225A - 通信资源分配的电子设备和方法 - Google Patents
通信资源分配的电子设备和方法 Download PDFInfo
- Publication number
- CN101053225A CN101053225A CNA2005800378527A CN200580037852A CN101053225A CN 101053225 A CN101053225 A CN 101053225A CN A2005800378527 A CNA2005800378527 A CN A2005800378527A CN 200580037852 A CN200580037852 A CN 200580037852A CN 101053225 A CN101053225 A CN 101053225A
- Authority
- CN
- China
- Prior art keywords
- communication
- time slot
- network
- module
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/40—Wormhole routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
因此,提供了一种电子设备,具有:多个处理模块(IP1-IP5);互连装置(N),用于连接所述多个处理模块(IP1-IP5),以实现所述处理模块(IP1-IP5)中的至少一个第一通信(CII);以及至少一个第一模块(D1-D5;NI1-NI7),用于基于至少一个第二通信(CI),通过所述互连装置(N)与所述多个处理模块(IP1-IP5)之一进行通信。建立不侵入所述第一通信(CII)的第二通信(CI)。
Description
技术领域
本发明涉及具有多个处理模块和用于将所述多个处理模块(IP1-IP5)连接的互连装置的电子设备,以及这种电子设备内的通信资源分配的方法。
背景技术
硅上系统(system on silicon)展示了由于实现新特征和现有功能改进的增长需求而导致的复杂度的连续增加。这通过增加将组件集成于集成设备上的密度来实现。同时,对电路进行操作的时钟速度也趋于增加。较高时钟速度和增加的组件密度减小了可以在相同时钟域内同时操作的区域。这产生了对模块化方式的需求。根据这种方式,处理系统包括多个相对独立、复杂的模块。在传统的处理系统中,系统模块通常经由总线进行彼此的通信。然而,随着模块数目的增加,这种通信方式由于以下原因而不再实用。一方面,大量的模块形成了太高的总线负载,并且由于总线仅能够使一个设备将数据发送到总线,所以它构成了通信瓶颈。
通信网络形成了克服这些缺点的有效方式。近来,芯片上网络(NoC)由于对高度复杂芯片中的互连问题的解决方案而受到了广泛的关注。其原因是双重的。首先,由于组织并管理整体线路,所以NoC帮助解决了新亚微米技术中的电子问题。同时,NoC共享线路,减小了个数并增加了利用率。NoC还可以是能量有效的和可靠的,并与总线相比是可缩放的。其次,NoC还与将计算与通信解耦合,这对于管理十亿晶体管的芯片的设计来说是非常关键的。由于使用提供了良好定义的接口来将通信服务使用与服务实现分离的协议栈而传统地设计了NoC,所以NoC实现了解耦合。
在与直接互连(如,总线或开关)相比时,引入芯片上网络从根本上改变了通信。这是由于网络的多跳(multi-hop)性质,其中,通信模块不直接连接,而是通过一个或多个网络节点远程地分离。这与模块直接连接的永久存在的互连(即,总线)相反。该改变的含义在于仲裁(必须从集中化改变为分布式)和必须通过智能属性块(Intellectual Property,IP)或网络来进行处理的通信特性(例如,排序或流控制)。
这些主题中的多数已经成为局域网和广域网(计算机网络)领域中的研究题目,并作为并行机器互连网络的互连。它们与芯片上网络密切相关,并且这些领域中的许多成果也可应用于芯片上。然而,NoC的前提与芯片外网络的不同,因此,必须对多数网络设计选择进行重新评估。芯片上网络具有不同的特性(例如,更加紧密的链路同步)和导致了不同设计选择的约束条件(例如,更高的存储器代价),它们最终影响了网络服务。
NoC与芯片外网络的不同之处在于它们的约束条件和同步。典型地,芯片上的资源约束条件比芯片外的严格。芯片上的存储器(即,内存)和计算资源比芯片外相对更加昂贵,而点对点个数比芯片外多。存储器昂贵是由于通用芯片上存储器(如,RAM)占用了较大区域。由于存储区中的开销区域变得重要,所以使存储器以相对小的尺寸在网络组件中分布甚至更糟。
芯片外网络典型地使用分组交换,并提供了最大努力BE服务。会在每个网络节点处出现争用,使得难以提供等待时间保证。使用诸如基于速率的交换或基于最终期限的分组交换之类的方案仍可以提供吞吐量保证(即,有保证的吞吐量GT),但是付出了高缓冲代价。提供这种时间相关保证的可选项是使用时分多址(TDMA)电路,其中,每个电路专用于网络连接。电路提供了相对较低存储和计算代价的保证。当网络结构允许通过最大努力BE通信来使用任何剩余的保证带宽时,增加了网络资源利用率。
典型地,芯片上网络(NoC)由多个路由器和网络接口组成。路由器用作网络节点,并用于通过在静态基础上(即,确定了路由并且不会改变)、或者在动态基础上(即,路由可以依据例如NoC负载而改变以避免热点),在正确的路径上将数据路由至目的地,来将数据从源网络接口传输至目的地网络接口。路由器还可以实现时间保证(例如,基于速率的、基于最终期限的、或以TDMA方式使用管线电路)。可以在Edwin Rijpkema,Kees Goossens和Paul Wielage的A routerarchitecture for network on silicon,In PROGRESS,2001年10月中找到关于路由器结构的更多细节。
网络接口与IP块(智能属性)连接,该IP块可以表示任何类型的数据处理单元、或者还可以是存储器、网桥等。具体地,网络接口构成了IP块与网络之间的通信接口。接口通常与现有的总线接口兼容。因此,将网络接口设计用于处理数据连续化(在固定带宽(例如,32比特)的信号组上容纳了所提供的命令、标记、地址和数据)和分组化(添加网络内部所需的分组报头和报尾)。网络接口还可以实现分组调度,分组调度可以包括定时保证和允许控制。
芯片上系统经常需要用于它们的互连通信的定时保证。因此,提供了通信分类,其中,保证了吞吐量、等待时间和抖动。连接用于识别不同的业务类别,并将属性与这些业务类别相关联。
提供时间相关保证(即,吞吐量、等待时间和抖动)的成本有效的方式是以TDMA(时分复用)方式使用管线电路,其有利之处在于,与基于速率和基于最终期限的方案相比,它需要具有紧密同步的芯片上系统(SoC)上的较少缓冲空间。
在每个时隙处,将数据项从一个网络组件传输至下一网络组件,即,在路由器之间或在路由器与网络接口之间。因此,当在输出端口处保留时隙时,必须沿主模块与从模块之间的路径,在下面的输出端口上保留下一时隙,依此类推。
当建立了具有定时保证的多个连接时,必须执行时隙分配,从而不存在冲突(即,没有时隙被分配给多于一个连接)。由于涉及发现需要详尽的计算时间的最佳解决方案,所以对于给定的网络拓扑(即,给定的路由器和网络接口的个数)和IP块之间的一组连接,发现最优时隙分配的任务是高计算强度问题(NP完全的)。
发明内容
本发明的目的是提供利用通信资源的改进分配进行通信资源分配的电子设备和方法。
该目的通过根据权利要求1的电子设备和根据权利要求7的通信资源分配的方法来实现。
因此,提供了一种电子设备,所述电子设备具有多个处理模块;互连装置,用于连接多个处理模块,所述互连装置实现了处理模块中的至少一个第一通信;以及至少一个第一模块,用于基于至少一个第二通信,通过互连装置与多个处理模块之一进行通信。建立不侵入(non-intrusive)第一通信的第二通信。
因此,第一通信的行为不会受到第二通信出现或消失(即,数据是否在第二通信中传输)的影响。
根据本发明的一方面,如果第一模块不将实际数据转发至处理单元之一,则将哑元数据(dummy data)插入第二通信。因此,该哑元数据代替了实际数据的位置,从而实际数据的位置不可以被第一通信重新使用,并且第一通信的行为不会改变。
根据本发明的另一方面,为第二通信保留通信资源,从而排除第一通信重新使用通信资源。因此,防止了第一通信重新使用通信资源,并且第一通信的行为不会在不发送附加或哑元数据的情况下改变。
根据本发明的又一方面,如果第二通信资源构成了保留的时隙,则去激活至少一个第一模块对哑元数据的转发,从而禁止了第一通信重新使用未使用的时隙。
根据本发明的另一方面,所述互连装置包括网络和多个网络接口,每个网络接口在所述处理模块之一与所述网络之间连接。所述网络包括多个路由器。第一和第二通信基于通过网络使用连接路径的连接,其中,针对所需个数的时隙,所述连接路径中的每个使用至少一个网络链路。提供至少一个时隙分配单元,用于为第一和第二通信来分配时隙,以便通过将与第二通信相关联的时隙标记为保留,来将有保证的通信资源分配给至少一个第二通信。因此,本发明的原理可以应用于通过时隙执行通信的芯片上网络。
本发明还涉及电子设备内的通信资源分配方法,其中,所述电子设备具有由互连装置连接的多个处理模块,所述互连装置实现处理模块中的至少一个第一通信。基于第一模块的至少一个第二通信,通过互连装置与多个处理模块之一执行通信。
在独立权利要求中定义本发明的其它方面。
本发明是基于提供非侵入通信的思想,即,通信的出现或消失不会影响另一通信的行为。这对于调试或监视应当不影响系统通信的应用程序来说尤其重要。如果当前不传输实际数据,可以通过插入哑元数据来提供非侵入通信。可选地或附加地,可以为第二通信的独占使用保留未使用的通信资源(通常与第二通信相关联)。
附图说明
参照附图,将更加详细地描述本发明,其中:
图1示出了根据本发明的芯片上网络的基本结构的结构框图;
图2示出了用于根据图1的网络中的连接的基本时隙分配的结构框图;
图3更加详细地示出了根据图1的网络中的时隙分配的结构框图;
图4示出了根据第一实施例的更加详细的时隙分配的结构框图;
图5示出了根据第二实施例的更加详细的时隙分配的结构框图;
图6示出了根据第三实施例的更加详细的时隙分配的结构框图;
图7-10中的每个示出了具有关联时隙表的图1的网络N的一部分的结构框图;以及
图11示出了根据第三实施例的芯片上网络的基本结构的结构框图。
具体实施方式
以下实施例涉及芯片上系统,即,在相同晶片(die)、多个晶片(例如,封装中的系统)或多个芯片上的多个模块,它们经由某种互连进行彼此的通信。该互连体现为芯片上系统NOC。芯片上系统可以包括线路、总线、时分多路复用、开关和/或网络中的路由器。在所述网络的传输层,在连接上执行模块之间的通信。将连接认为是第一模块与至少一个第二模块之间的一组信道,每个信道具有一组连接特性。对于第一模块和单个第二模块之间的连接,该连接可以包括两个信道,即,从第一模块至第二模块一个信道(即,请求信道)和从第二至第一模块的第二信道(即,响应信道)。因此,通过网络的连接或连接路径(即,连接路径)包括至少一个信道。换言之,如果仅使用一个信道,则信道与连接的连接路径相对应。如果使用以上提及的两个信道,则一个信道将提供例如自主到从的连接路径,而第二信道将提供自从到主的连接路径。因此,对于典型的连接,连接路径将包括两个信道。连接特性可以包括排序(顺序地数据传输)、流控制(为连接保留的远程缓冲器、以及仅在保证了所产生的数据的可用空间时,才允许数据产生器发送数据)、吞吐量(保证了吞吐量上的下限)、等待时间(保证了等待时间的上限)、丢失(数据的丢弃)、传输终止、处理完成、数据纠错、优先级或数据传递。
图1示出了根据本发明的芯片上网络结构的结构框图。该系统包括多个所谓的智能特性块IP IP1-IP5(计算元件、存储器或可以内部包含互连模块的子系统),每个IP分别经由网络接口NI与网络N连接。网络N包括多个路由器R1-R5,这些路由器经由各自的网络链接与相邻的路由器连接。
网络接口NI1-NI5用作IP块IP1-IP5与网络N之间的接口。提供网络接口NI1-NI5来管理各个IP块IP1-IP5和网络N的通信,从而IP块IP1-IP5可以在不必处理与网络N或其它IP块的情况下,执行它们的专用操作。IP块IP1-IP5可以用作主方,即发起请求,或可以用作从方,即接收来自主方的请求并相应地处理请求。
图2示出了根据图1的芯片上网络中的连接和基本时隙分配的结构框图。具体地,示出了IP块IP4和IP2之间的连接。该连接通过与IP块IP4相关联的网络接口NI4、两个路由器R4、R2、以及与IP块IP2相关联的网络接口NI2来实现。网络接口IN4包括时隙分配单元SA。可选地,网络接口NI2、路由器R2、R4还可以包括时隙分配单元SA。第一链路L1出现在网络接口NI4和路由器R4之间,第二链路L2出现在两个路由器R2、R4之间,以及第三链路L3出现在路由器R2与网络接口NI2之间。还示出了用于各个网络组件的输出端口的三个时隙表ST1-ST3。优选地,在类似于网络接口和路由器的网络元件的输出侧,即数据产生侧,实现三个时隙表。对于每个所请求的时隙,在沿连接路径的链路的每个时隙表中保留一个时隙。所有这些时隙必须是空的(free),即,不被其它信道所保留。由于每个时隙(从时隙s=1开始)的数据从一个网络组件前进至另一网络组件,所以必须在时隙s=2处保留沿该连接的下一时隙,然后在时隙s=3处保留沿该连接的下一时隙。
通过时隙分配单元SA执行的用于时隙分配确定的输入是网络拓扑(类似于网络组件),具有互连、时隙表大小和连接组。对于每个连接,给出了路径和带宽、等待时间、抖动和/或时隙需求。连接包括至少两个信道或连接路径(自主到从的请求信道,以及自从到主的响应信道)。在单独的路径上设置这些信道中的每个,并且它们可以包括具有不同的带宽、等待时间、抖动和/或时隙需求的不同链路。为了提供时间相关保证,必须为链路保留时隙。可以通过TDMA,为不同的连接保留不同的时隙。然后,沿连续时隙中的连接,在连续链路上传输用于连接的数据。
图3示出了根据图1结构的连接的实施方式的结构框图。这里,分别示出了两个网络接口NI1、NI2,两个路由器R1、R2,以及网络接口NI1与路由器R1之间、路由器R1与路由器R2之间、以及路由器R1与网络接口NI2之间的三个链路L1-L3。未示出IP块。对于标记后的链路L1-L3中的每个,示出了时隙表ST1-ST3。这些链路是双向的,因而对于每个链路,存在两个方向中的每个的时隙表;时隙表ST1-ST3仅示出用于一个方向。此外,描述了三个连接c1-c3。除了以上三个时隙表ST1-ST3之外,示出了其它时隙表ST4-ST6。现在,示出了与三个连接c1-c3相关的所有时隙表ST1-ST6。第一连接c1从网络接口NI1经由路由器R1和R2延伸至网络接口NI2。第二连接c2使用时隙表ST4,从网络接口NI1延伸至路由器R1,然后延伸至另一网络组件(未示出)。第三连接c3可以使用时隙表ST6,以未示出的网络组件为起点,并从路由器R1经路由器R2,再至另一未示出的网络组件。连接c1在它使用的三个链路L1-L3中的每个中保留一个时隙(NI1到R1,R1到R2,以及R2到NI2)。这些链路中的时隙必须时连续的(分别是时隙2、时隙3和时隙4)。从路由器的角度看,在时隙中,路由器在链路L1-L3被保留用于的连接c1-c3上,接收来自数据链路的数据。数据存储在路由器中。同时,路由器将前一时隙中接收到的数据发送至输出链路。根据该模型,由于在至多一个时隙中将数据存储于路由器中,所以必须连续地保留连接的时隙。
时隙分配问题的可能一般化或可选项将会允许在多于一个时隙持续时间内,将数据缓存于路由器中。结果,以更多的缓存和潜在的更长持续时间为代价,时隙分配变得更加灵活,这将会导致更好的链路利用率。
必须保留时隙,从而在链路上不会有冲突。即,不存在保留相同链路的相同时隙的两个连接。因此,C1为NI1与R1之间的链路保留时隙2。因此,C2不能对于相同的链路使用时隙2。
图4通过为第一、第二和第三链路L1-L3中的每个实现规定了为哪个连接保留哪个时隙的表格,示出了根据第一实施例的直接时隙表实施方式的结构框图。具体地,仅示出了时隙表ST1-ST3,它们是三个链路L1-L3的三个连接c1-c3所需要的。存储该表的优选位置是在该链路的路由器/网络接口产生数据中(即,输出端口),这是由于路由器/网络必须知道何时保留该链路,从而为该链路产生数据。可以仅在网络接口中存储时隙表,并从路由器中将其省略,这样节约了成本。该表还可以是时隙分配单元SA的一部分。
图5示出了根据第二实施例的更加有效的时隙分配编码的结构框图。这里,也仅示出了时隙表ST1-ST3,它们是三个链路L1-L3的三个连接c1-c3所需要的。将时隙属于哪个连接的信息存储于网络接口NI中,具体地,存储于时隙分配单元SA中,而路由器中的时隙表ST1-ST3仅标记出是否为该链路保留了时隙。由于路由器仅仅将数据从一个网络元件移动至另一网络元件,并最终基于分组报头(包含目的地地址或至目的地的路径)来修正输出,所以路由器不需要知道与时隙相关联的连接。
在图6中,示出了对于图4和图5的以上编码的第三实施例的可能变体的实施例。这里,将路由信息存储于路由器本身(而不是分组报头中)。在输出端口时隙表ST1-ST3中,时隙指示从哪里消耗了输入数据。以这种方式,可以省略分组报头,这导致了更多的吞吐量,并且可以以路由器中的更大时隙表为代价,通过网络容易地支持多播连接。
图7示出了根据图1的网络N的一部分、相应时隙保留表SR和时隙表AU示出了时隙的实际使用。这里,示出了四个路由器R1、R2、R3和R4,每个路由器具有有四个条目S1-S4的时隙表S。根据本实施例,在一个或多个调试网络接口DNI和主网络接口MNI和主IP(例如,诸如事务验证器之类的硬件调试IP块、或者允许调试软件的CPU)(即,调试业务所指向的网络接口)之间示出调试连接。调试连接还可以指向从网络接口和从IP(例如,嵌入或芯片外存储器)。如上所述,每个连接将会在连续的路由器R1-R4中保留多个时隙。优选地作为有保证的吞吐量GT连接的调试连接从路由器R3经由路由器R2至路由器R1。在每个路由器R1、R2和R3的时隙表S中,为该调试业务量d保留一个时隙。如果更多时隙可用,则可以由类似于来自其它路由器的调试业务量的其它业务量、或正常数据业务量来使用这些时隙。这里,仅示出调试连接,从而所有其它时隙是空的。由于那些时隙为空,所以可以用于最大努力BE连接。路由器R4与最大努力连接BE相关。因此,路由器R4尝试通过路由器R2和R1来发送数据分组,即,最大努力分组。然而,由于通过示例中示出的调试分组(在图7的实际使用时隙表AU中标记为“d”)来使用用于调试连接的保留时隙表SR中所保留的时隙,所以路由器R4不能将它的BE发送至第二路由器R2。
图7中的时隙表SR描述了路由器R1-R4的时隙表的时隙S1-S4的保留。基本上,会出现三个不同的时隙保留,即,未保留时隙NR、GT可重新使用的时隙GTR、以及GT不可重新使用的时隙GTNR。GTNR时隙保留在以下描述的所有方案中不是必需的,可以在较为简单和/或廉价的实施方式中省略(会指出)。将路由器R3、R2和R1的时隙表的时隙S1、S2和S3全部保留为GT可重新使用的GTR,即,如果连接不需要,则可以重新使用它们。将所有其它时隙保留作为未保留NR。图7中的时隙表AU描述了路由器R1-R4的时隙S1-S4的实际使用的示例,遵循时隙表SR中示出的保留。这里,可以将三个不同的数据分组分配给时隙,即,用户BE分组BE、真实调试分组d和哑元调试分组dd。哑元分组dd不是以下所描述的所有方案中所必需的,可以在较为简单和/或廉价的实施方式中省略(会指出)。如根据图7的时隙表AU中所示,通过调试业务量d,在路由器R1中使用一个时隙S1。在后面的路由器R2中,通过从路由器R3发起的调试业务量来使用时隙表中的时隙S2。在下一路由器R1中,由来自路由器R3的调试业务量使用第三时隙S3。
图8示出了图1网络一部分的结构框图。根据图8的网络N的一部分的结构与根据图7网络N的一部分的结构相对应。时隙保留表SR描述了时隙的保留,时隙表AU描述了时隙的实际使用。然而,这里没有出现从第三路由器R1至第一路由器R1的真实或实际的调试业务量。因此,现在不使用(未使用)先前来自第三路由器的调试业务量所需的图8时隙表中的时隙,并且可以通过例如从第四路由器R4生成的最大努力用户业务量来重新使用所述时隙。因此,在图8的时隙表AU中示出该最大努力业务的实际时隙使用,并且将它们标记为“BE”。如果不出现来自第三路由器R3的调试业务量,则整个系统将会与在出现调试业务量时的行为不同。然而,这种情况尤其对于特别发起调试业务量来发现一个或多个芯片上的系统中的任何错误的调试业务量来说,并不是优选的,这是由于为了发现这些错误,要对芯片组件(网络接口和路由器)上的当前业务量和网络、以及IP模块进行观察。
图9示出了图1网络的一部分的结构框图。该结构框图基于图8的结构框图。这里,将哑元分组引入来填充未使用的时隙。执行时隙分配,从而使调试业务量中的至少某种总是出现。由于将R3、R2和R1之间的连接标记为GR可重新使用的GTR,所以发送哑元分组dd而不是真实调试数据分组,仪表使用时隙表SR中的保留时隙,并且保持调试业务量不侵入芯片上网络NOC中的剩余业务量。可以通过调试模块插入哑元数据,或者哑元数据可以是网络接口。
这里,由于路由器R1、R2和R3之间的调试连接不包含真实调试数据(d)而包含哑元分组,所以现在将由这种调试连接先前所使用的时隙表AU中的时隙标记为“dd”。因此,分别将R3的时隙表AU中的第一时隙S1、第二路由器R2的时隙表AU中的第二时隙S2和第一路由器R1的时隙表AU中的第三时隙S3标记为“dd”,与所发送的哑元调试分组(dd)而非真实调试分组(d)相对应,或者根本不与调试分组相对应。因此,仅可以将第四路由器R4中的任何最大努力BE业务量并入R4的第一时隙S1、第二路由器R2的时隙表中的第三时隙S3和第一路由器R1的时隙表中的第四时隙S4。因此,存在在出现调试业务量的图7所描述的情况与出现虚拟调试业务量的图9所描述的情况之间的用户数据行为中的不可观察到的差异。
调试连接可以包含实际调试数据,或者可以包含哑元调试数据。哑元分组的出现确保了在具有或不具有实际真实调试业务量的情况下,任何最大努力连接都具有相同的行为,从而可以观察并分组芯片上网络环境的实际性能和功能。应当注意,当发送哑元调试分组时,由于获得了非侵入调试的对象,所以可以省略GTNR(GT不可重新使用时隙)时隙表标记。
图10示出了图1网络一部分的结构框图。与图7-9的实施例相反,将调试连接标记为GT不可重新使用GTNR,即,时隙S1-S3分别是路由器R3、R2和R1的时隙表SR中的标记后的GTNR。由于不会重新使用这些时隙,所以如果没有出现调试业务量,则最大努力业务量必须等待下一时隙。如在实际使用时隙表AU中所示,在时隙S1-S3中不发送与在时隙表SR中标记为GTNR的时隙相对应的信息,以及在后续的时隙中发送最大努力业务量。该结果与图8中所示的实施例相同。在这种情况下,由于使用了类型GTNR的时隙保留,所以不必发送哑元分组。
附加标记的使用指示特定时隙与不能被重新使用的有保证的吞吐量连接相关联。由于这种附加标记可以用于减小路由器的数据线路的切换,并保持数据线路恒定而不发送任何哑元分组,所以特别有利。减小的切换行为也将导致减小的功率耗散。
然而,如果附加标记不适合已出现的字,则附加比特必须并入时隙表。依据所使用的编码,N路由器将会需要例如(2logN)+1或2log(N+1)比特,而不是2logN比特。
尽管以上描述的实施例与调试业务量相关,但是本发明的原理并不局限于可以包括任何非侵入业务量的调试业务量,如调试监视、性能分析监视、资源管理、网络管理或功能数据的传输。
可以通过发送哑元数据来保留有保证的容量或将所保留的容量标记为不可被正常业务量重新使用的,来实现非侵入业务量。
图11是示出了根据第三实施例的芯片上系统的结构框图。根据图11的芯片上网络的结构实质上与图1的结构相对应。因此,示出了5个IP块IP1-IP5,每个IP块具有关联网络接口NI1-NI4。网络N包括5个路由器R1-R5。此外,描述了多个调试模块D1-D5。这些调试模块D1-D5可以设置在网络N的内部或外部。此外,还出现了附加网络接口NI6和NI7。调试模块的目的是收集来自多个可能源(诸如路由器、网络接口之类的网络组件、网络链路和IP模块)的调试信息(如,分组、可编程寄存器的采样、来自硬件和软件的事件和中断)。图11中的虚线给出了所示出的调试模块从中获得调试信息的示例。例如,调试模块D4和D5分别从IP块IP4和IP5中获得信息。调试模块D2和D3分别从路由器D2和D3中获得调试信息。调试模块D1从网络接口NI3中获得调试信息。此外,调试模块可以使用调试连接来发送它所获得的调试信息。可以通过与其它IP或调试模块(NI)共享的NI来实现调试连接。专用于调试模块的NI的示例是NI6和NI7,以及与其它IP块共享的NI的示例是NI2、NI3、NI5。由于在没有使用调试连接时,所述调试连接可以被用作正常的功能连接,所以与IP块共享NI是有利的。可以在硬件(HDM)或在软件(SDM)中实现调试模块。
具体地,图12中示出了两个连接CI、CII。第一连接CI与调试连接相对应,以及第二连接CII与BE连接相对应。
本发明针对的是了芯片上网络中的监视和调试问题。任何监视/调试业务量应当是非侵入的。然而,本发明的范围提出了任何互连,包括总线、开关、单个小片上网络、多个小片上网络(封装内系统)、以及多个芯片上网络。这可以通过使用没有保证的NOC(或任何互连)、总是发送调试信息或哑元信息(这将会取决于进行确定性的仲裁等,即,哑元调试分组必须与用于例如仲裁器的真实调试分组相同)来执行。此外,NOC(或任意互连)可以在具有保证(例如,有保证的吞吐量,然而,也可以是其它保证)而不允许BE业务量重新使用未使用的GT容量(例如,通过具有未保留的时隙NR、保留的和可重新使用的时隙GTR、以及保留的和不可重新使用的时隙GTNR)的情况下使用。此外,NOC(或任何互连)可以在具有允许BE业务量重新使用未使用的GT容量(例如,时隙)的保证、总是发送调试信息或哑元调试信息的情况下使用。也可以是以上的组合。
可以通过现有的芯片上网络的构造和基础结构来支持以上描述的本发明的原理,从而在芯片上网络的特定路由器和网络接口中将不会需要额外的硬件。如果对于系统行为的影响是可以接受的,则对于其它最大努力或保证吞吐量连接,可以重新使用用于非侵入连接的调试连接的保留带宽。
以上描述的时隙分配可以应用于包括多个独立的集成电路或多芯片网络的任何数据处理设备,而不仅是应用于单个芯片上的网络。
提供了一种电子设备,所述电子设备包括多个处理模块(IP1-IP5);互连装置(N),用于连接多个处理模块(IP1-IP5),实现了所述处理模块(IP1-IP5)中的至少一个第一通信;至少一个第一模块(D1-D5),用于基于至少一个第二通信,通过互连装置(N)与多个处理模块(IP1-IP5)之一进行通信;至少一个时隙分配单元(SA),用于分配第一和第二通信的时隙,以在互连装置(N)上通信,从而将有保证的通信特性分配给至少一个第二通信。如果没有实际数据要传送至多个处理模块(IP1-IP5)之一,则第一模块(D1-D5)适于转发哑元数据。
此外,如果有保证的通信特性禁止重新使用未使用的时隙,则去激活所述至少一个第一模块(D1-D5)对哑元数据的转发。
尽管在以上的实施例中,将芯片上网络描述为互连,但是本发明的原理还可以应用于类似于总线或开关的其它互连。此外,尽管在以上的实施例中,基于时分多址(TDMA)对通信进行了描述,但是类似于基于速率的通信或在各个通信或连接之间划分可用带宽的其它可能性也是可能的。
应当理解,以上提及的实施例示出了而非限制了本发明,并且本领域的技术人员将会能够在不偏离所附权利要求的范围的情况下设计许多可选实施例。在权利要求中,在括号中的任何参考数字应当不作为对权利要求的限制。词“包括”并不排除与权利要求中所列出的元件或步骤不同的元件或步骤的出现。在元件之前的词“一”或“一个”并不排除多个这种元件的出现。在列举了多个装置的设备权利要求中,这些装置中的多个可以由硬件的同一项目实现。仅有的事实在于,在相互不同的从属权利要求中阐述的特定措施并不表示不能有利地使用这些措施的组合。
此外,权利要求中的任何参考符号应当不作为对权利要求范围的限定。
Claims (10)
1、一种电子设备,包括:
多个处理模块(IP1-IP5);
互连装置(N),用于连接所述多个处理模块(IP1-IP5),以实现所述处理模块(IP1-IP5)中的至少一个第一通信(CII);
至少一个第一模块(D1-D5;NI1-NI7),用于基于至少一个第二通信(CI),通过所述互连装置(N)与所述多个处理模块(IP1-IP5)之一进行通信;
其中,建立不侵入所述第一通信(CII)的第二通信(CI)。
2、如权利要求1所述的电子设备,其中
如果所述第一模块(D1-D5;NI1-NI7)没有将实际数据转发至所述处理单元(IP1-IP5)之一,则将哑元数据插入所述第二通信(CI)。
3、如权利要求1或2所述的电子设备,其中
为所述第二通信(CI)保留通信资源,以排除所述第一通信(CII)重新使用所述通信资源。
4、如权利要求3所述的电子设备,其中
如果所述第二通信资源构成保留的时隙,则去激活所述至少一个第一模块(D1-D5;NI1-NI7)对哑元数据的转发,从而禁止所述第一通信重新使用未使用的时隙。
5、如权利要求1至4之一所述的电子设备,其中
所述互连装置(N)包括网络(N);
多个网络接口(NI1-NI7),每个网络接口在所述处理模块(IP1-IP5)和所述网络(N)之间连接;
其中,所述网络(N)包括多个路由器(R1-R5);
其中,所述第一和第二通信基于通过网络(N)使用连接路径(CI,CII)的连接,其中,所述连接路径(CI-C12)中的每个在所需时隙数内使用至少一个网络链路(L);
至少一个时隙分配单元(SA),提供用于为所述第一和第二通信(CII,CI)分配时隙,以便通过将与至少一个第二通信(CI)相关联的时隙标记为保留,来将有保证的通信资源分配给所述第二通信(CI)。
6、一种数据处理系统,包括如权利要求1至5之一所述的至少一个电子设备。
7、一种在电子设备内分配通信资源的方法,所述电子设备具有通过在处理模块(IP1-IP5)中实现至少一个第一通信(CII)的互连装置(N)连接的多个处理模块(IP1-IP5),所述方法包括以下步骤:
至少一个第一模块(D1-D5;NI1-NI7)基于至少一个第二通信(CI),通过所述互连装置(N)与所述多个处理模块(IP1-IP5)之一进行通信;
其中,建立不侵入所述第一通信(CII)的第二通信(CI)。
8、如权利要求7所述的方法,其中
如果所述第一模块(D1-D5;NI1-NI7)没有将实际数据转发至所述处理单元(IP1-IP5)之一,则将哑元数据插入所述第二通信(CI)。
9、如权利要求7或8所述的方法,其中
为所述第二通信(CI)保留通信资源,以排除所述第一通信(CII)重新使用所述通信资源。
10、如权利要求9所述的方法,其中
如果所述第二通信资源构成保留的时隙,则去激活所述至少一个第一模块(D1-D5;NI1-NI7)对哑元数据的转发,从而禁止所述第一通信重新使用未使用的时隙。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04105602.9 | 2004-11-09 | ||
EP04105602 | 2004-11-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101053225A true CN101053225A (zh) | 2007-10-10 |
Family
ID=35601728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800378527A Pending CN101053225A (zh) | 2004-11-09 | 2005-11-07 | 通信资源分配的电子设备和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080123666A1 (zh) |
EP (1) | EP1813066A1 (zh) |
JP (1) | JP2008520119A (zh) |
CN (1) | CN101053225A (zh) |
WO (1) | WO2006051471A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602005008573D1 (de) * | 2004-04-05 | 2008-09-11 | Koninkl Philips Electronics Nv | Integrierte Schaltung und Verfahren zur Zeitschlitz-Zuteilung |
US7809024B2 (en) | 2005-05-26 | 2010-10-05 | St-Ericsson Sa | Electronic device and method of communication resource allocation |
CN101484880B (zh) | 2006-07-05 | 2012-08-08 | 新思科技有限公司 | 电子装置、片上系统以及监控数据流的方法 |
JP2010500807A (ja) * | 2006-08-08 | 2010-01-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置及び通信制御方法 |
KR100737943B1 (ko) * | 2006-09-13 | 2007-07-13 | 삼성전자주식회사 | 네트워크-온-칩 응답 신호 제어 장치 및 그 방법 |
US20100002601A1 (en) * | 2006-09-13 | 2010-01-07 | Ecole Polytechnique Federale De Lausanne (Epfl) | Methods for hardware reduction and overall performance improvement in communication system |
US9602587B2 (en) * | 2014-06-26 | 2017-03-21 | Altera Corporation | Multiple plane network-on-chip with master/slave inter-relationships |
US10666578B2 (en) * | 2016-09-06 | 2020-05-26 | Taiwan Semiconductor Manufacturing Company Limited | Network-on-chip system and a method of generating the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4602365A (en) * | 1984-02-10 | 1986-07-22 | Prime Computer, Inc. | Multi-token, multi-channel single bus network |
US7054946B2 (en) * | 2000-12-06 | 2006-05-30 | Intelliden | Dynamic configuration of network devices to enable data transfers |
US6891841B2 (en) * | 2001-03-12 | 2005-05-10 | Advent Networks, Inc. | Time division multiple access over broadband modulation method and apparatus |
US7769893B2 (en) * | 2002-10-08 | 2010-08-03 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for establishing transactions |
KR100488478B1 (ko) * | 2002-10-31 | 2005-05-11 | 서승우 | 다중 입력/출력 버퍼형 교환기 |
-
2005
- 2005-11-07 US US11/718,979 patent/US20080123666A1/en not_active Abandoned
- 2005-11-07 CN CNA2005800378527A patent/CN101053225A/zh active Pending
- 2005-11-07 WO PCT/IB2005/053646 patent/WO2006051471A1/en active Application Filing
- 2005-11-07 EP EP05801233A patent/EP1813066A1/en not_active Withdrawn
- 2005-11-07 JP JP2007539704A patent/JP2008520119A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2008520119A (ja) | 2008-06-12 |
WO2006051471A1 (en) | 2006-05-18 |
US20080123666A1 (en) | 2008-05-29 |
EP1813066A1 (en) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7564865B2 (en) | Weight factor based allocation of time slot to use link in connection path in network on chip IC | |
US7940788B2 (en) | System for transmitting data within a network between nodes of the network and flow control process for transmitting the data | |
CN101053225A (zh) | 通信资源分配的电子设备和方法 | |
US20080232387A1 (en) | Electronic Device and Method of Communication Resource Allocation | |
US7809024B2 (en) | Electronic device and method of communication resource allocation | |
CN100342370C (zh) | 用于交换数据的集成电路和方法 | |
EP1759559B1 (en) | Data processing system and method for time slot allocation | |
US6853638B2 (en) | Route/service processor scalability via flow-based distribution of traffic | |
CN1934831A (zh) | 通信服务映射的集成电路和方法 | |
JP2008535435A (ja) | ネットワーク・オン・チップ環境及び遅延低減方法 | |
CN100583819C (zh) | 用于分组交换控制的集成电路和方法 | |
CN101052013A (zh) | 一种网络设备内部管理通道实现的方法及系统 | |
CN1437815A (zh) | 宽带网络中高可用性、直接、灵活及可缩放数据分组交换的系统和方法 | |
CN1875584A (zh) | 用于避免数据饥饿的集成电路和方法 | |
US20070140280A1 (en) | Computer chip for connecting devices on the chip utilizing star-torus topology | |
JP2003163682A (ja) | ルーティング装置及びルータ装置 | |
CN101069434A (zh) | 用于转换及同步数据通信量的数据处理系统和方法 | |
WO2006048826A1 (en) | Integrated circuit and method for data transfer in a network on chip environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20080307 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20080307 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20071010 |