TWI307840B - Integrated circuit comprising a network for exchanging messages between processing modules - Google Patents

Integrated circuit comprising a network for exchanging messages between processing modules Download PDF

Info

Publication number
TWI307840B
TWI307840B TW092127958A TW92127958A TWI307840B TW I307840 B TWI307840 B TW I307840B TW 092127958 A TW092127958 A TW 092127958A TW 92127958 A TW92127958 A TW 92127958A TW I307840 B TWI307840 B TW I307840B
Authority
TW
Taiwan
Prior art keywords
network
integrated circuit
module
interface
data
Prior art date
Application number
TW092127958A
Other languages
English (en)
Other versions
TW200419358A (en
Inventor
Radulescu Andrei
Gerard Willem Goossens Kees
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32088020&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI307840(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200419358A publication Critical patent/TW200419358A/zh
Application granted granted Critical
Publication of TWI307840B publication Critical patent/TWI307840B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/32Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9063Intermediate storage in different physical parts of a node or terminal
    • H04L49/9068Intermediate storage in different physical parts of a node or terminal in the network interface card
    • H04L49/9073Early interruption upon arrival of a fraction of a packet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer And Data Communications (AREA)
  • Microcomputers (AREA)

Description

1307840 玫、發明說明: 【發明所屬之技術領域】 本發明關於一種積體電路,與— 種用於父換此一積體電 路“息的万法’該積體電路具有複數個處理模组,斑一 配置以提供此等處理模組之間之接的網路。 【先前技術】 由於實行新特性與改善已存在之功能的需求—直增加, 因此此等珍系統的複雜性持續增加。藉由將组件整合於一 積體電路以增加穷户,;你L 1 ^ ㈢加在度而使上述成為可能。同時,操作該 等電路之時鐘速度也有增加的趨勢,較高時鐘速度與該等 曰力备度之組件相組合,會減少相同時鐘域内同步作業之區 域。上述建立模組化方法的需要。根據此一方法,該處理系 統包括複數個相當獨立複雜的模組。於慣用的處理系統中, =等系統模組通常經由—匯流排互相通信。然而隨著模組數 量的增加,由於下列的理由’該通信方法不再實用。一方面 ,大量模組會形成太大的匯流排負載。另一方面,該匯流排 會形成通信瓶頸,因僅能使一裝置傳送資料至該匯流排。— 通信網路形成克服此等缺點之有效方法。 隨著高複雜度晶片中互連問題的解決,近來晶片内網路 (NoC)受到相當多的注意。理由有兩部分。第一,當N〇c建 立與配置總體導線時,NoC以一種新的深次微米技術幫忙解 決該等電的問題。同時N〇C可分享導線,以降低導線的數量 並增加使用率。NoC也可以是高效率且可信賴的,並且可對 '、?、此等匿流排按比例排列。弟二,n 〇 C也去搞通信的計算 88599 1307840 ,於管理無數電晶體晶片設計時是不可缺的。NoC可實現上 述的去耦,因習慣使用通信協定堆疊設計NoC,以提供良好 明確的介面識別通訊伺服使用與伺服實行。 當在晶片上設計系統(SoC)時’使用晶片内通信網路,但 是必須考慮到新增加的一些問題。上述是與存在之晶片内 互連相比(例如匯流排,切換器,或點對點導線),其中直接 連接該等通信模組,於一NoC中,該等模組經由網路節點遠 距離通信。因此,互連仲裁由集中變成分散,並發出例如 無序異動,較高延遲,及端點對端點流程控制,不是由該 智慧屬性塊(IP)處理,就是由該網路處理。 於區域與廣域網路(電腦網路)領域中,已經專題研究大部 分的議題’且作為平行機器互連網路之互連。與晶片内網 路非:有,關’而且此等領域中之許多結果也應用於晶片内 。但是,前提是NoC不同於此菩曰 . 4』於此寺印片外網路,因而,必須重 邵分的網路設計選擇。此等晶片内網路具有不同 =賴如,較嚴格的鏈結同步)與限制(例如,較高的記 IS fe成本)’會導致不同的設計 服務。 、弹最後會影響該等網路 =主要是限制與同步化不同於晶片外網路。通常,晶片 内的頁源限制比晶片外嚴格。儲存(即 都非常昂音,品Θ 记‘fe體)與計算資源 都非…,而晶片内的點對點鏈 因一般用诠的3 UL二 至吧日Θ片外的多。 用途的㈣片内記憶體,例如RAM, 4 ,所以儲在县θ主L 會佔據一大區域 所以锗存疋印貴的。記憶體分散 路組件中是非堂播ΑΑ ?相¥小尺寸的網 什甲疋非吊槽的,雖然接著 1 k k的附加區域變獨 88599 1307840 較佔優勢。 與曰θ片外網路相比較,晶片内網路的計算變得相當貴。 时片外網路介面通常包含一專用處理器,以實行該通信 協定堆疊至網路層或甚至更高,以從該通信處理解除該主 機處理器。包括一專用處理器於晶片内之網路介面是不可 仃的,因孩網路介面之尺寸會變得比連接至該網路之lp大。 此外,在孩ip本身執行該通信協定堆疊也是不可行的,因通 苇該等IP /、有一專用功能,而且沒有執行網路通信協定堆疊 的能力。 孩些連接網路組件之導線與插腳的重要性是晶片内比晶 片外大。假設除了 NoC通信用途外,沒有大量使用導線與插 腳,其允許寬的點對點互連(例如,3〇〇位元鏈結)。上述對 曰θ片外疋不可能的,因其中此等鏈結是相當的狹窄:8 一 ^ 6 位元。 η曰片内的導線也比晶片外的短很多,並提供比晶片外更 嚴格的同步化。上述使路由器之緩衝器的空間減少,因為 以車父小型的粒狀實行該通信。於現行之半導體技術中,導 線是快速且可靠,能提供較簡單的鏈結層通信協定(例如, 不需要錯誤修正或再傳輸)。上述也能補償記憶體與計算資 源的不足。 可靠通信:嚴格的晶片内資源限制的結果是網路組件(即 ,路由器與網路介面)必須非常簡單,以使計算與記憶體的 需求最小。還好,晶片内導線提供一可靠的通信媒體,可 避免晶片外網路為了提供可靠通信,而產生相當多的傳輸 88599 l3〇784〇 費用。能夠以低成本提供該資料鏈結層的资料敕入 閃鎖:電腦網路技街通常有一 :: 結構,能夠採用緩衝器循環。例如,對該二^的) :制,也可侧鎖。一已經考慮到胖樹t;::取 :緩衝器溢出之案例中’藉由恢復網路中之數據包技:、辟 :鎖。嶋為主的方法使用網狀或環形網路乾樸來: :系統,使用例如旋轉模組路由演算法,以避免閃鎖。二 :王要是由該等緩衝器之循環引起。為避免問鎖,選路必 項可自由循環’因其完成可靠通信的成本較低。此等異動 〈原子鏈引起第二閃鎖。該原因是當一模組被鎖定, 此等異動之餘列充滿除了原子異動鏈之外的異動,會妨礙 存取該鏈之異動,到達該鎖定模組。如果原子異動鏈必須 ,實行(與上述提供之處理器相容,例如Mips),該等網路 節點能夠過濾、該原予鏈中之該等異動。 、網路流程控制與緩㈣略:網路流程㈣與緩衝策略對 孩網路中之記憶ti的使用有直接影響。蟲洞式選路僅需要 -過濾、緩衝器(每-仔列)於該路由器中,而儲存並轉發與虛 擬穿透式選路需要該緩衝器空間至少能容納一數據包。因 此’晶“’可通過虛擬穿透式或儲存並轉發選路,以執 行蟲洞式選路。同樣地,代替虛擬輸出排列或輸出排列緩 衝策略之輸入排列的記憶體成本較低,因其具有較少的佇 列。為了較好的效率,專用的(較低成本)FIF〇記憶體結構也 使晶片内使用虛擬穿透式選路或虛擬輸出排列。然而,同 時使用虚擬牙透式選路與虛擬輸出排列還是太昂貴。 88599 1307840 有關時間的保證:晶片 供最好的服務。在每 2用數據包交換並提 ^ 呪路即點會發峰卷 供延遲保證。使用例如以速’因此難以提 主的數據包交換之架m 父換或以截止期限為 但疋緩衝成本較高。提供此類有關時間保證之安 =用劃時多重存取電路(tdma),每—電路專屬於; :接。此寺電路以相當少的記憶體與計算成本提供保择 m罔路架構允許最佳通信使用任何殘存的保障頻寬時 ,會增加網路資源的使用。 與直接互連相比較,採用晶片内互連徹底改變通信,例 T匯流排或交換。由於網路的多中繼段,此等通信模組不 是直接連接,而是由一或多個網路節點分隔。與盛行已存 在的互連相比(即,匯流排),此等模組是直接互連。該改變 包含屬於該仲裁(必須從集中改變成分散),及屬於該通信屬 性(例如’定序,或流程控制)。 在下面概述NoC與匯流排的不同。大部分稱匯流排為直接 互連’因目前匯流排大部分使用晶片内互連。而大部分的 匯流排特徵也保有其他的直接互連(例如,交換)。多層次匯 流排是介於匯流排與NoC之混合。為了此等用途,根據該等 橋接器之功能,多層次匯流排之運轉不是類似此等簡單的 匯流排,就是類似此等NoC。一匯流排之程控模組通常包括 承載與儲存作業,實行如一系列的原始匯流排異動。匯流 排介面為了命令,位址,寫資料,及讀取資料’通常有一 群專有的導線。一匯流排是由多種IP所共享的資源。因此, 88599 -10- 1307840 使用一匯流排之前,此等ιρ必須通過一仲裁階段,其中該等 ip要求進入該匯流排’並鎖定直到該匯流排授權為止。 一匯流排異動牽涉一請求與可能一回應。此等模組發出 的請求稱為主要請求,而此等服務請求稱為從屬請求。如 果一對請求-回應有單一仲裁,該匯流排稱為無分裂。於該 案例中,該匯流排仍然分配給該異動之主請求,直到該回 應被傳遞為止,甚至當上述需要一段長的時間。此外,於 一分裂匯流排中,在該請求使不同的主請求之異動被初始 化之後,該匯流排被釋放。但是’為了該回應,必須執行 一新仲裁’使咸從屬請求能存取該匯流排。 關於分裂與無分裂的兩種匯流排,通信部分皆可直接立 即存取該異動之狀態。相形之下,網路通信是一種單向傳 輸,由該來源之輸出緩衝器傳輸至該目的地之輸入緩衝哭 ,在該目的地引起一些作用’而所引起的作用不會出現在 該來源。網路異動之影響只有通過更多的異動才看得見。 一種請求-回應類型的作業仍然是可能的’但此等請求至少 是兩不同的異動。因此,NoC中之一如匯流排之異動實質上 是一分裂的異動。 此外,於該通信協定堆疊之各層之網路中,控制資訊必 須與該資料一起被提供(例如,數據包類型,網路位址,或 數據包大小)°該控制資訊被組織成一包圍該資料之包封。 換言之,首先傳送一標頭’接著是該實際資料(人事費),接 著可能是^空白結尾。可對同一資料提供多個此類包封, 各自傳送該網路通信協定堆疊之各層的對應控制資訊。 88599 -11 _ 1307840 缓衝與流程控制:一主模組之缓衝資料(輸出緩衝)被用於 匯流排與NoC,以從通信去耦計算,但是,為了 n〇c輸出缓 衝也需要排列資料’包括(a)(可選擇)將該輸出資料分裂成可 由該網路傳輸之較小的數據包,及(b)增加該網路包圍該資 料之控制資訊(數據包標頭)。以避免輸出緩衝器充滿不必要 被初始化的異動,產生比現行可用空間多的資料。與輸出 緩衝類似’輸入緩衝也用於從通信去耦計算。於一 N〇c中, 也不需要輸入緩衝排列資料。 此外’流程控制之緩衝器不同於匯流排與N〇C。關於匯流 排’該來源與目的地是直接鏈結,而且,該目的地因而可 直接發信號給一不能接受資料之來源。該資訊對該仲裁器 是非常有用的,因此該匯流排不會授權,嘗試將一異動寫 入一滿的緩衝器。 然而’於一 NoC中,因其輸入緩衝器是滿的,所以一異動 之目的地不能直接發信號給該來源。因此,啟動可能來自 多種來源之異動到達一目的地,之後該目的地的輸入緩衝 器被填滿。如果一輸入緩衡器是滿的,更多接踵而來的異 動不會被接受,但儲存於該網路中。然而,該方法容易導 致網路擁塞’背壓與問鎖’該資料最後會一直被儲存在該 等來源,阻塞該等鏈結夾在中間。 當一主模組需要傳送資料至一從屬模組,當該從屬模組 的緩衝器空間是滿的,該從屬模組不能直接停止該主模組 。為了避免一緩衝器溢出’該主模組與該從屬模組之間必 肩有一些協定’其中該從屬模組為了該主模組保留緩衝器 88599 -12- 1307840 空間,並持續讓該主模组知道有可用的緩衝器空間,即, 當更多的緩衝器2間被消耗時。然而,該方案在該網路中 會產生額外的流量,且會導致一無效率的網路資源使用, 例如,由於一不樂觀的緩衝器配置。 為避免輸入緩衝器溢出,可使用此等連接,及端點對端 點流程控制。在—主模組與一或更多的從屬模組之間建立 連接,分配該等從屬模組之網路介面之緩衝器空間,且該 王模组之網路介面分配到反映該等從屬模組之緩衝器空間 量的L用。^該主模組對該目的地的從屬模组有足夠的信 用時,只能夠傳送資料。當該等從屬模組消耗資料時,授 予該主模組信用。 在—王模組與一從屬模組之間實行一端點對端點控制, 以確保孩等模组之間之通信中的資料沒有被刪除。該資料 月匕及時到達孩請求命令,因而沒有連接或“流量擠塞,,發生於 二罔路然而,端點對端點流程控制的實行是昂貴的。 【發明内容】 本發明之一目的是提供一種積體電路,及—種於一積體 包路中叉換訊息的方法,保證能以較低的成本完成異動。 =如本發明申請專利範圍第1項之積體電路,及如申請專 利範園第9項之交換訊息的方法,完成上述的目的。 β因此’―積體電路包括複數個處理模組μ,§,與一配置以 棱供—第—與至少一第二模組M,S之間之至少一連接之網 ,RN。茲連接支援異動,包括從該第一模组輸出訊息 給該菩裳_ 2 守弟一棱組’及由該等第二模組將訊息傳回該第一模 88599 -13- 1307840 組,該積體電路包括至少一刪除構件DM,以刪除由該第— 與第二模組M, S交換的資料。 此外,提供一種%成異動的替代方案,其中直接立即完 成異動只適用於某些案例。 本發明以該概念為基礎,允許刪除某些案例中之資料。 根據本發明之一觀點,—積體電路包括至少一介面構件 ANIP、PNIP,以提供管理一模組M,s與該網路N,RN之間的 該介面’其中該等介面構件ANIP、PNIP包括一第一刪除構 件,以删除資料。由該等介面構件控制該資料的刪除與該 異動的完成。 根據本發明之進一步觀點,提供一種具有一網路N,RNt 積體電路,包括複數個網路路由器,以轉送資料,不會刪 除資料,即,僅允許該介面構件刪除資料。 遂是根據本發明之進一步觀點’該刪除構件DM適用於建 立一錯誤訊息,如果該資料被刪除。因而,使該資料源知 通孩資料之刪除’因此該資料源稍後重送該資料,會是另 一異動之部分。 根據本發明之進一步觀點,該刪除構件DM適用於傳送錯 吞失,自、«贫 … ^、、、《 弟—刪除構件DM,因此,以該介面構件將錯誤 訊息傳送給該刪除構件。 還疋根據本發明之進一步觀點’該刪除構件DM適用於傳 送邊錯誤訊息給該第一模組Μ。該錯誤訊息直接傳送給該第 一模組。 相"據本發明之進一步觀點,該介面構件ANIP、PNIP適用 88599 -14 - 1307840 因此可能用該介面構件保持異動 於儲存接收的錯誤訊息 之芫成的軌跡。 根據本發明之進—步觀點,與該第-模組Μ相關之介面構 件ΑΝΙΡ ’不適用於刪除錯誤訊息。 二本^明也有關H包括複數個模組之積體電路中 交換資料之方法,經過―網路通過連接交換該等模紐之間 的訊息,其中由該第一與第二模組M,s交換的資料可被删 除。 如上述’本發明也有關一種於一包括複數個模組之積體 電路中交換資料之方法。 本發明之進一步觀點描述於該獨立的申請專利範圍。 參考在下面描述的該等實施例,其說明本發明之此些與 其他觀點,將更瞭解本發明之此些與其他觀點。 【實施方式】 下列該等實施例係有關於晶片内之系統,例如,在同^ 晶片内有複數個經由若干種互連彼此通信之模組。在晶片 N〇C上’該互連可具體化為—網路。晶片内之該網路可包括 網路内之導線,匯流排,劃時多工器,交換器,和/或路由 器。在該網路之傳輸|,通過互連執行該等模組之間的通 信。-互連被視為-第-模组與至少—第二模組之間的〆 组通道,“具有-組互連屬性,該互連包括兩通道,就 是一從該第一至該第二模組之㉟遒,#,該%求通道,與 -第二從該第二至該第-模組之通道,即,該回應通道。 為了從該第-至該第二模組之資料與訊息,保留該請求通 88599 •15· 1307840 道’而為了從由該第_ s 、 該回應通道。然而,厂孩弟一模組之資料與訊息,保留 ,/ ^果該互連牵涉一第一與N個第二模組 而才疋供2*N個適道。拎 太趾、、, 系寺互連屬性可包括定序(依序傳輸 二产:“王控制(為了 —互連,保留-遠端暫存器,而且只 哭保f:空間可用於該產生之資料時,才允許一資料產 傳G異料)’總處理能力(保證總處理能力之較低界限) ’延遲(保證延遲之較高界限),遺失狀態(資料之刪除),傳 輸中斷’異動完成,資料正確,或資料傳遞。 圖U員示根據第一實施例之晶片内之系統。該系統包括 一王杈組Μ,一從屬模組s。雖然於圖丨只顯示一從屬模組, 4 4系、’、先了包括複數個從屬模組。各模組分別經由一網路 介面NI連接至一網路N。使用該等網路介面NI作為該主從模 組M,S與該網路n之間的介面。提供該等網路介面Ni,以分 別管理該等模組與該網路N之通信,因此該等模組可執行其 專屬作業’不需處理該網路與其他模組之通信。此等網路 介面各自包括一緩衝資料與訊息之緩衝器。 根據該實施例之通信是以異動為主。該等異動包括一請 求與一可能的回應。通常,由該主模組M(a)初始化一請求 ,經由該兩網路介面NI與該網路N(b)傳送至該從屬模組s 。該從屬模組S會回應(c),並將一回應傳回該主模组M(d) 。但是,一些存在之異動,沒有傳回該從屬模組S之回應 。於此一案例中,當該異動已經由該從屬模組S執行,即 完成。當該回應已傳遞至該主模組河時,具有一回應之異 動才完成。因此’該主模組只能偵測4兴動疋否冗成接收 88599 -16- 1307840 括:(a)該最舊的訊息被刪除(竊取通信電路上消息策略),或 (b)該最新的訊息被刪除(葡萄酒策略)。 一傳輸可由下列該等訊息組成: -由該ANIP傳送一命令訊息(CMD),並描述在連接至該 PNIP之從屬模組上執行之動作。例如命令被讀取、寫、測 試設定與清除。於一傳輸中之命令只是該等必須執行之訊 息。關於NIP,假設該命令訊息仍存在,即使是内含(即,不 是由該IP明確傳送),僅允許沒有參數(例如,固定大小無位 址寫)之單一命令。 -一由該ANIP傳送之輸出資料訊息(OUTDATA),具有一請 求資料被執行之命令(例如,寫,多重播送,及測試一與_ 設定)。 -一由PNIP傳送之傳回資料訊息(RETDATA),作為生產資 料之異動執行之結果(例如,讀,及測試一與一設定)。 -一完成確認訊息(RETSTAT)是一選擇訊息,當已經完成一 命令時,由PNIP傳回。指示成功完成或是錯誤。關於包括 RETDATA與RETSTAT之異動,為了效率,可將該兩訊息組 合成一單一訊息。然而,概念上,其存在下列兩者:RETDATA 指示資料或錯誤存在,而RETSTAT承載該資料。 組成一異動之訊息,被分成輸出訊息,就是CMD與 OUTDATA,及回應訊息,就是 RETDATA,RETSTAT。於一 異動中,如果CMD存在所有其他訊息之前,而RETDATA在 RETSTAT之前。此等規貝'J應用在主模組與ANIP之間,及從 屬模組與PNIP之間。 88599 -18- 1307840 當該異動已經由該從屬模組執行,指示沒有回應之異動 (例如’一傳遞寫)已完成。當沒有回應訊息傳回該主模組, 無法保證相關異動已完成。當從該ANIP接收一 RETSTAT訊 息時’指示具有回應之異動(例如,一應答寫)已完成。當接 收資料作為一回應(RETDATA),一 RETSTAT也被接收,以 確認資料時,再呼叫前述。於該異動成功執行案例中,傳 回—成功RETSTAT,失敗於在該從屬模組的執行,並接著 傳回一執行錯誤RETSTAT,或者由於無連接流程控制緩衝 器溢位的失敗,接著通知溢位錯誤。假設當一從屬模組接 受一要求回應之CMD,該從屬模組S通常產生該回應。 於緩衝器溢位案例中,該刪除管理器DM可刪除資料。刪 除所有的CMD,OUTDATA與RETDATA。為保證異動完成, 不允許刪除RETSTAT。因此,於該等ANIP中,必須提供足 夠的緩衝空間,以容納所有未解決異動之RETSTAT訊息。 藉由限制未解決異動之數量執行上述。 關於上述系統之數個從屬模組S之案例,傳回訊息或回應 訊息可被組合如下。如果已經由所有的從屬模組S成功執行 每一寫異動,全部會傳回RETSTAT=RETOK訊息,由該ANIP 组合成一單一訊息,傳遞至該主模組。 如果僅由一些從屬模組成功執行該寫異動,會有一混合 的 RETSTAT(RETOK 與 RETERROR)。可被組合成: a) —單一RETSTAT=RETERROR,以說明一錯誤發生,或 b) —單一 RETSTAT,更廣泛描述編碼有錯誤。 為了該主模組,將所有的RETSTAT包在一起成為單一 88599 -19- 1307840 Μ)。 於該RETS TAT是對的或是錯誤之案例中,由於沒刪除訊 息(控制流程連接),或是由於允許訊息被刪除(在一無流程 控制之連接上),但無論何時刪除該訊息,會產生一 RESTAT(REQLOST或RETLOST),或者當該訊息沒被刪除時 ,照例產生一 RETOK或 RETERROR。 然而以上述完成該異動,所以基本上從未刪除RETSTAT。 上述實現於該RETSTAT的緩衝器被設置在該主模組的ANIP 。當初始化異動時,在後面保留RETSTAT的空間,並限制未 解決異動之數量(為了有限的RETSTAT緩衝器大小)。 原則上,輸出或傳回連接上之流程控制是獨立的。因此 ,為了輸出流程控制&傳回流程控制,該RETSTAT訊息符合 上面的a)或c)。於輸出流程控制&無傳回流程控制之案例中 ,該RETSTAT訊息符合上面的a)或c)或d)。於無輸出流程控 制&傳回流程控制之案例中,該RETSTAT訊息符合上面的a) 或b)或c)。 就上面之系統而言’連接可分類如下: -一 ANIP與一 PNIP之間的連接是一簡單連接。 -一 ANIP與一或更多PNIP之間的連接是一窄播連接’其中 由一 PNIP精確執行該ΑΝΙί^^始化之各異動。於該窄播連接 之範例,其中該ANIP在一對映兩記憶體模組之位址空間執 行異動。根據該異動位址,僅在此兩記憶體之一執行一異 動。 一 ANIP與一或更多PNIP之間的連接是一多重播送連接’ 88599 -21 - 1307840 其中汶傳送的訊息是重複的,且各pNip接收訊息之副本。 於夕重播送連接+,一般允許無傳回訊息、,因為傳回訊 心a產生大里通矾(即,每—目標一回應)。因個別來自此等 PNIP的回應’必須被合併成單一回應,所以也會增加該ANip 的稷雜性。上述為了合併本身,需要緩衝器空間和/或更多 的計算。 可被配置用於—連接之連接屬性如下]呆證訊息的完整 性保&兴動70成,定序各種異動,保證總處理能力,限 制延遲與抖動,及連接流程控制。. 蔹等描述於圖1與2之模組是所謂的智慧屬性(此等計算元 件或記憶體,但不是互連元件),與網路互相作用在該網路 介面NI。通過網路介面见所提供的NI埠NIp存取該等通信伺 服。一NI可具有數個NIP,因此可連接一或更多的抒。同樣 地,一IP可連接至一個以上之NI與NIP。 在該網路上之通信最好由該網路介面連接,即,該網路 察覺不出該主模組與該從屬模組。採用連接描述並識別具 有此等不同屬性之通信,例如保證總處理能力,限制延遲 與抖動,有序的傳遞,或連接流程控制。使用該等根據本 發明之實施例之連線之前,必須先以所希望的屬性建立或 設立該等連接。上述會導致該網路内之資源保留(例如,緩 衝器空間,或每一時間單元該鏈結使用的百分比)。如果兮 等需要的資源是可用的,該網路NP會更新該請求。使用之 後,連接被關閉,導致釋放該連接所佔據的資源。 在ANIP與PNIP,允許插入此等屬於同一逵垃夕丁阳 狡i小同異動 88599 -22- 1307840 之輸出訊息。例如,能發出兩寫命令,而且僅後記其資料 。如果OUTDATA訊息的順序不同於CMD訊息的順序,異動 識別符必須被採用,以結合OUTDATA與其對應的CMD。' 由該等PNIP傳遞輸出訊息至該從屬模組(參考,如下: -無序,利用無序傳遞該等ΡΝΙΡ上之不同異動之輸出訊息。 -局部有序,其中必須以異動被傳送(a)之順序,將異動傳 遞至各PNIP,但不限制存取PNIP之順序。藉由定序資料傳 輸,或重新定序該PNIP上之輸出訊息,提供該等輸出訊息 之局部有序傳遞。 -總體有序,其中必須以異動被傳送之順序,來傳遞異動 ,存取該連接之所有的PNIP。該等異動之輸出部分的總體 有序傳遞需要昂貴的同步機械裝置。 當以與該等CMD被傳遞至該從屬模組(b)相同的順序或無 序,或者用別的方式,傳回RETDATA與RETSTAT訊息,由 該從屬模組有序傳遞回應訊息至該等PNIp之異動(cp當回 應無序時,需要有一機械裝置以識別屬於該異動之回應。 通苇使用矾息之附加標籤作為該異動之識別符(類似vcj中 之k载),以冗成上述。 回應訊息可由該ANIP傳遞至該主模組(參考d),如下列: -播序,強制無序傳遞回應。此時,標籤同樣必須被用於 結合回應與其對應的CMD。. 局13卩有序’其中以該等原始CMD由該主模組傳遞給該 APIN之順序’傳遞單一從屬模組之異動之RETDATA與 88599 -23- 1307840 RETSTAT讯息。注意不會強制定序同一連接内之不同從屬 模組之異動。 -總體有序,其中以與該等原始CMD相同之順序,將—連 接中之所有的回應傳遞至該主模組。當在一連接上輸送異 動時,接著在該ANIP需要重新定序傳遞回應之總體有序。 上面孩等定序之間的組合可能有3 X 2 X 3 = 1 8種,除了此等 <外,明確定義下列兩種。一無序連接是一種連接,其中 :設沒定序異動之任何部分。因&,該等回應必須被加標 籤’:識別它們屬於哪一異動。實行無序連接的成本較低 ’但是較難使用,而且需制定標籤的標題。 於尽發明之一替代 ^ ' , 一叫w处日V爾丨」除構件可, 行於該網路之某些該等路由器,因而允許路由器删除資半 :然而’於此-案例中,必須按照上面的方案,尤其是g 又上面的該等錯誤訊息。 : 於本發明之另一替代實施例中,該異動完成可實行於2 有以連接為基礎之系統,就其本身而言,等同。 連接之系統。 早- 翊 >王思上面所提到的實 一 ............ ’而且熟悉此項技藝者能設計許多没有達背該附: 利範圍之替代實施例。於該中請專利範_,放: 2何參考符號不應解釋為限制該㈣專利範圍。 吾’並不排除存在其他未列於該申請專利範 步驟。在元件之前的該字“-,,並不排除存在複個 數個列舉相裝置中請專利範圍内之構件,其中數個可 88599 -24-

Claims (1)

  1. B修使)正替换頁ί 1307^4^127958 號專利申請案 中文申請專利範圍替換本(9i年2月;)V, 拾、申請專利範圍: 1. -種包括-第-及一第二處理模組(M,S)與—網路d RN)之積體電路,該網路用來在該第一及第二處理模組 間(Μ ’ S)之連接上交換訊息, 其中該連接支援異動’包括從該第一處理模組⑽輸 出訊息給該第二處理模組(s),及由該第二處理模組(s) 將訊息傳回該第一處理模組(M),該積體電路包括至少 一刪除構件(DM) ’以刪除由該第一與第二處理模組(m ,S)交換的資料。 2. 如申請專利範圍第1項之積體電路,進一步包括: 一介面構件(ANIP,PNIp),用以管理該等處理模組(M ’ S)與該網路(n ; rn)之間的該介面,g 其中該介面構件(ANIP,PNIP)包括至少一該刪除構件。 3_如申清專利範圍第2項之積體電路,其中 該網路(N ; RN)包括複數個網路路由器,以轉送資料 ,無删除資料。 4.如申凊專利範圍第2或3項之積體電路,其中 如果資料被刪除’該刪除構件(DM)適用於建立一錯誤訊 息。 5·如申請專利範圍第4項之積體電路,其中 該刪除構件(DM)適用於傳送該錯誤訊息給該第—模 組(M)。 6 ·如申請專利範圍4項之積體電路,其中 該等介面構件(ANIP,PNIP)適用於儲存接收的錯誤訊 88599-970220.doc 1307840
    息。 7·如申請專利範圍5項之積體電路,其中 該等介面構件(ΑΝΙΡ,ΡΝΙΡ)適用於儲存接队^ 坎Η文的錯誤訊 息。 8·如申請專利範圍第6項之積體電路,其中 與該第一處理模組(Μ)相關聯之一介面構件(ΑΝΙρ), 不適用於刪除此等錯誤訊息。 9.如申請專利範圍第7項之積體電路,其中 與該第一處理模組(Μ)相關聯之一介面構件(ΑΝΙρ), 不適用於刪除此等錯誤訊息。 88599-970220.doc 煩請娶員明乐β g 貫 2.魏 / ...m 年 片 4;.)Λ乂厂一一 ’ I 1301_驗繼_鴨 +文說明書替換頁(97年2月) 柒、指定代表圖: (一) 本案指定代表圖為:第(2 )圖。 (二) 本代表圖之元件代表符號簡單說明: Μ 主模組 S 從屬模組 DM 删除管理器 ANIP 主動網路介面埠 PNIP 被動網路介面埠 RN 路由器網路 RESP 回應 REQ 請求 捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式: 88599-970220.doc
TW092127958A 2002-10-08 2003-10-08 Integrated circuit comprising a network for exchanging messages between processing modules TWI307840B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079196 2002-10-08
PCT/IB2003/003035 WO2004034173A2 (en) 2002-10-08 2003-07-04 Integrated circuit and method for exchanging data

Publications (2)

Publication Number Publication Date
TW200419358A TW200419358A (en) 2004-10-01
TWI307840B true TWI307840B (en) 2009-03-21

Family

ID=32088020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092127958A TWI307840B (en) 2002-10-08 2003-10-08 Integrated circuit comprising a network for exchanging messages between processing modules

Country Status (10)

Country Link
US (3) US7769893B2 (zh)
EP (3) EP1552669B1 (zh)
JP (3) JP2006502642A (zh)
KR (1) KR101016987B1 (zh)
CN (5) CN100342370C (zh)
AT (2) ATE373922T1 (zh)
AU (3) AU2003299454A1 (zh)
DE (2) DE60316458T2 (zh)
TW (1) TWI307840B (zh)
WO (3) WO2004034173A2 (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010768A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics N.V. Integrated circuit with dynamic communication service selection
EP1726132A2 (en) * 2004-03-03 2006-11-29 Koninklijke Philips Electronics N.V. Data processing circuit wherein data processing units communicate via a network.
WO2005103934A1 (en) * 2004-04-26 2005-11-03 Koninklijke Philips Electronics N.V. Integrated circuit and method for issuing transactions
EP1751667B1 (en) * 2004-05-18 2008-05-21 Koninklijke Philips Electronics N.V. Integrated circuit and method for buffering to optimize burst length in networks on chips
EP1605727A1 (en) * 2004-06-09 2005-12-14 Koninklijke Philips Electronics N.V. Integrated circuit and method for time slot allocation
FR2875982B1 (fr) * 2004-09-28 2006-12-22 Commissariat Energie Atomique Architecture de communication semi-automatique noc pour applications "flots de donnees"
US7596653B2 (en) * 2004-11-08 2009-09-29 Intel Corporation Technique for broadcasting messages on a point-to-point interconnect
WO2006051471A1 (en) * 2004-11-09 2006-05-18 Koninklijke Philips Electronics N.V. Electronic device and method of communication resource allocation
EP1820356A1 (en) * 2004-12-01 2007-08-22 Koninklijke Philips Electronics N.V. Data processing system and method for converting and synchronising data traffic
US7711787B2 (en) * 2004-12-15 2010-05-04 Electronics And Telecommunications Research Institute On-chip network interfacing apparatus and method
JP2008535435A (ja) * 2005-04-06 2008-08-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ネットワーク・オン・チップ環境及び遅延低減方法
EP1869845A1 (en) * 2005-04-07 2007-12-26 Koninklijke Philips Electronics N.V. Network-on-chip environment and method for reduction of latency
US20090122703A1 (en) * 2005-04-13 2009-05-14 Koninklijke Philips Electronics, N.V. Electronic Device and Method for Flow Control
WO2006129294A1 (en) * 2005-06-03 2006-12-07 Koninklijke Philips Electronics N.V. Electronic device and method of communication resource allocation.
EP1744497B1 (en) * 2005-07-14 2008-01-23 Interuniversitair Microelektronica Centrum Vzw Method for managing a plurality of virtual links shared on a communication line and network implementing said method
KR100653087B1 (ko) * 2005-10-17 2006-12-01 삼성전자주식회사 AXI가 적용된 NoC 시스템 및 그 인터리빙 방법
US7802040B2 (en) * 2005-12-22 2010-09-21 Arm Limited Arbitration method reordering transactions to ensure quality of service specified by each transaction
JP4611901B2 (ja) * 2006-01-16 2011-01-12 株式会社ソニー・コンピュータエンタテインメント 信号伝送方法、ブリッジユニット、および情報処理装置
JP4372110B2 (ja) * 2006-02-10 2009-11-25 エヌイーシーコンピュータテクノ株式会社 データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法
FR2898753B1 (fr) * 2006-03-16 2008-04-18 Commissariat Energie Atomique Systeme sur puce a controle semi-distribue
FR2900017B1 (fr) * 2006-04-12 2008-10-31 Arteris Sa Systeme d'interconnexions de blocs fonctionnels externes sur puce muni d'un unique protocole parametrable de communication
FR2904445B1 (fr) * 2006-07-26 2008-10-10 Arteris Sa Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce
US7961605B2 (en) * 2006-07-31 2011-06-14 International Business Machines Corporation System and method for enabling management of a plurality of messages in a communication network
US8045573B2 (en) 2006-08-16 2011-10-25 Arm Limited Bit ordering for packetised serial data transmission on an integrated circuit
KR100737943B1 (ko) * 2006-09-13 2007-07-13 삼성전자주식회사 네트워크-온-칩 응답 신호 제어 장치 및 그 방법
US8689244B2 (en) * 2007-01-26 2014-04-01 Objective Interface Systems, Inc. Hardware communications infrastructure supporting location transparency and dynamic partial reconfiguration
WO2008126471A1 (ja) * 2007-04-06 2008-10-23 Nec Corporation 半導体集積回路およびその試験方法
US7860085B2 (en) * 2007-05-14 2010-12-28 Alcatel Lucent Dual OSS management of an Ethernet access network
CN101075961B (zh) * 2007-06-22 2011-05-11 清华大学 片上网络设计用的一种自适应打包方法
US20090109996A1 (en) * 2007-10-29 2009-04-30 Hoover Russell D Network on Chip
US20090125706A1 (en) * 2007-11-08 2009-05-14 Hoover Russell D Software Pipelining on a Network on Chip
US20090125703A1 (en) * 2007-11-09 2009-05-14 Mejdrich Eric O Context Switching on a Network On Chip
US8261025B2 (en) 2007-11-12 2012-09-04 International Business Machines Corporation Software pipelining on a network on chip
US8526422B2 (en) * 2007-11-27 2013-09-03 International Business Machines Corporation Network on chip with partitions
US8276034B2 (en) 2007-12-27 2012-09-25 Ricoh Company, Limited Information processing apparatus, information processing method, and computer program product
JP4554703B2 (ja) * 2007-12-27 2010-09-29 株式会社リコー 情報処理装置、情報処理方法及び情報処理プログラム
US8473667B2 (en) * 2008-01-11 2013-06-25 International Business Machines Corporation Network on chip that maintains cache coherency with invalidation messages
US8490110B2 (en) * 2008-02-15 2013-07-16 International Business Machines Corporation Network on chip with a low latency, high bandwidth application messaging interconnect
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US20110029706A1 (en) * 2008-04-09 2011-02-03 Nxp B.V. Electronic device and method for controlling an electronic device
US20090260013A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Computer Processors With Plural, Pipelined Hardware Threads Of Execution
US20090271172A1 (en) * 2008-04-24 2009-10-29 International Business Machines Corporation Emulating A Computer Run Time Environment
US8423715B2 (en) * 2008-05-01 2013-04-16 International Business Machines Corporation Memory management among levels of cache in a memory hierarchy
US8214845B2 (en) * 2008-05-09 2012-07-03 International Business Machines Corporation Context switching in a network on chip by thread saving and restoring pointers to memory arrays containing valid message data
US8494833B2 (en) * 2008-05-09 2013-07-23 International Business Machines Corporation Emulating a computer run time environment
US20090282211A1 (en) * 2008-05-09 2009-11-12 International Business Machines Network On Chip With Partitions
US8392664B2 (en) * 2008-05-09 2013-03-05 International Business Machines Corporation Network on chip
US20090282419A1 (en) * 2008-05-09 2009-11-12 International Business Machines Corporation Ordered And Unordered Network-Addressed Message Control With Embedded DMA Commands For A Network On Chip
US8230179B2 (en) * 2008-05-15 2012-07-24 International Business Machines Corporation Administering non-cacheable memory load instructions
US8438578B2 (en) * 2008-06-09 2013-05-07 International Business Machines Corporation Network on chip with an I/O accelerator
US8195884B2 (en) * 2008-09-18 2012-06-05 International Business Machines Corporation Network on chip with caching restrictions for pages of computer memory
FR2945396A1 (fr) * 2009-05-07 2010-11-12 St Microelectronics Grenoble 2 Procede et dispositif d'analyse de la propagation de transactions dans un reseau multi-protocoles d'un systeme sur puce
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
KR101563195B1 (ko) * 2009-08-18 2015-10-27 삼성전자주식회사 호스트 장치 및 슬레이브 장치 제어 방법
US8204731B2 (en) * 2010-03-01 2012-06-19 Himax Technologies Limited Signal analyzing method for electronic device having on-chip network and off-chip network
US8819116B1 (en) 2010-03-08 2014-08-26 Amazon Technologies, Inc. Providing services using a device capabilities service
US8861410B2 (en) 2011-10-31 2014-10-14 Qualcomm Incorporated Method and apparatus for scalable network transaction identifier for interconnects
US8640230B2 (en) 2011-12-19 2014-01-28 International Business Machines Corporation Inter-thread communication with software security
US9417998B2 (en) * 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
JP2013196167A (ja) 2012-03-16 2013-09-30 Toshiba Corp 情報処理装置
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US8838861B2 (en) 2012-05-09 2014-09-16 Qualcomm Incorporated Methods and apparatuses for trace multicast across a bus structure, and related systems
US9164804B2 (en) 2012-06-20 2015-10-20 Memory Technologies Llc Virtual memory module
US9116820B2 (en) 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
US9471538B2 (en) 2012-09-25 2016-10-18 Qualcomm Technologies, Inc. Network on a chip socket protocol
WO2014052261A1 (en) * 2012-09-25 2014-04-03 Arteris SAS Network on a chip socket protocol
EP2741452A1 (en) * 2012-12-10 2014-06-11 Robert Bosch Gmbh Method for data transmission among ECUs and/or measuring devices
US9571402B2 (en) * 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
US9456071B2 (en) 2013-11-12 2016-09-27 At&T Intellectual Property I, L.P. Extensible kernel for adaptive application enhancement
US9270659B2 (en) 2013-11-12 2016-02-23 At&T Intellectual Property I, L.P. Open connection manager virtualization at system-on-chip
US9602587B2 (en) * 2014-06-26 2017-03-21 Altera Corporation Multiple plane network-on-chip with master/slave inter-relationships
US9747239B2 (en) 2014-08-25 2017-08-29 Apple Inc. Transaction filter for on-chip communications network
US10078356B2 (en) * 2015-08-20 2018-09-18 Intel Corporation Apparatus and method for saving and restoring data for power saving in a processor
US10243882B1 (en) * 2017-04-13 2019-03-26 Xilinx, Inc. Network on chip switch interconnect
CN107894963B (zh) * 2017-11-27 2021-07-27 上海兆芯集成电路有限公司 用于系统单芯片的通信控制器与通信方法
CN109302296B (zh) * 2018-10-10 2020-12-29 上海保险交易所股份有限公司 用于在区块链网络中广播消息的方法、设备和存储介质
CN114077568A (zh) * 2020-08-18 2022-02-22 Oppo广东移动通信有限公司 核间通信方法、装置、电子组件以及电子设备
US20240211422A1 (en) * 2022-12-21 2024-06-27 Xilinx, Inc. Noc routing in a multi-chip device
CN116389357B (zh) * 2023-06-06 2023-09-29 太初(无锡)电子科技有限公司 基于片上网络的空洞地址处理方法、装置、设备及介质
US12088735B1 (en) 2023-09-13 2024-09-10 Zecurity, Llc Apparatus, systems, and methods relying on non-flashable circuitry for improving security on public or private networks
US12045350B1 (en) 2023-09-13 2024-07-23 Zecurity, Llc Apparatus, systems, and methods relying on non-flashable circuitry for improving security on public or private networks
US12015719B1 (en) 2023-09-13 2024-06-18 Zecurity, Llc Apparatus, systems, and methods relying on non-flashable circuitry for improving security on public or private networks

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
US4807118A (en) * 1987-01-14 1989-02-21 Hewlett-Packard Company Method for handling slot requests over a network
US4842740A (en) 1988-08-05 1989-06-27 Hoechst Celanese Corporation Membranes prepared from blend of polybenzimidazole with polyarylates
US5098985A (en) * 1988-10-11 1992-03-24 The Dow Chemical Company Copolymers containing polybenzoxazole, polybenzothiazole and polybenzimidazole moieties
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
US5317568A (en) * 1991-04-11 1994-05-31 Galileo International Partnership Method and apparatus for managing and facilitating communications in a distributed hetergeneous network
US5341369A (en) * 1992-02-11 1994-08-23 Vitesse Semiconductor Corp. Multichannel self-routing packet switching network architecture
JP2675968B2 (ja) * 1992-08-20 1997-11-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 加入者分散2相コミット・プロトコルの拡張機能
CN1174619A (zh) * 1995-02-17 1998-02-25 尢罗佩国际公司 由集成电路控制的事务管理系统
EP0753979A1 (en) * 1995-07-13 1997-01-15 International Business Machines Corporation Routing method and system for a high speed packet switching network
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US6400715B1 (en) * 1996-09-18 2002-06-04 Texas Instruments Incorporated Network address matching circuit and method
US6018782A (en) * 1997-07-14 2000-01-25 Advanced Micro Devices, Inc. Flexible buffering scheme for inter-module on-chip communications
JP3815841B2 (ja) * 1997-03-28 2006-08-30 ローム株式会社 IrDA変復調IC
US6248469B1 (en) * 1997-08-29 2001-06-19 Foster-Miller, Inc. Composite solid polymer electrolyte membranes
US5940448A (en) * 1997-09-03 1999-08-17 National Semiconductor Corporation Universal serial bus receiver having input signal skew compensation
US6449273B1 (en) * 1997-09-04 2002-09-10 Hyundai Electronics America Multi-port packet processor
US6446173B1 (en) * 1997-09-17 2002-09-03 Sony Corporation Memory controller in a multi-port bridge for a local area network
JPH11187031A (ja) * 1997-12-19 1999-07-09 Fujitsu Ltd Atm交換機
US6256740B1 (en) * 1998-02-06 2001-07-03 Ncr Corporation Name service for multinode system segmented into I/O and compute nodes, generating guid at I/O node and exporting guid to compute nodes via interconnect fabric
US6339788B1 (en) * 1998-06-12 2002-01-15 International Business Machines Corporation Method for encapsulating hardware to allow multi-tasking of microcode
US6311212B1 (en) * 1998-06-27 2001-10-30 Intel Corporation Systems and methods for on-chip storage of virtual connection descriptors
US6717910B1 (en) * 1998-09-30 2004-04-06 Stmicroelectronics, Inc. Method and apparatus for controlling network data congestion
DE19851498A1 (de) 1998-11-09 2000-07-06 Aventis Res & Tech Gmbh & Co Polymerzusammensetzung, Membran enthaltend diese, Verfahren zu deren Herstellung und deren Verwendung
US6539450B1 (en) * 1998-11-29 2003-03-25 Sony Corporation Method and system for adjusting isochronous bandwidths on a bus
US6381638B1 (en) * 1999-02-24 2002-04-30 3Com Corporation System and method for options based address reuse
EP1083768A1 (en) * 1999-09-08 2001-03-14 TELEFONAKTIEBOLAGET LM ERICSSON (publ) A method for facilitating data transmission
US6768742B1 (en) * 1999-10-08 2004-07-27 Advanced Micro Devices, Inc. On-chip local area network
US6594704B1 (en) * 1999-12-15 2003-07-15 Quarry Technologies Method of managing and using multiple virtual private networks in a router with a single routing table
US6769046B2 (en) * 2000-02-14 2004-07-27 Palmchip Corporation System-resource router
JP3623712B2 (ja) * 2000-03-16 2005-02-23 日本電気エンジニアリング株式会社 バッファ制御システム及びその方法並びにその制御プログラム記録媒体
US6813275B1 (en) 2000-04-21 2004-11-02 Hewlett-Packard Development Company, L.P. Method and apparatus for preventing underflow and overflow across an asynchronous channel
CN1439032A (zh) 2000-06-02 2003-08-27 Sri国际公司 聚合物组合物
GB2367406B (en) * 2000-06-13 2002-06-05 Siroyan Ltd Predicated execution of instructions in processors
US6629166B1 (en) * 2000-06-29 2003-09-30 Intel Corporation Methods and systems for efficient connection of I/O devices to a channel-based switched fabric
DE10052242A1 (de) * 2000-10-21 2002-05-02 Celanese Ventures Gmbh Mit Säure dotierte, ein- oder mehrschichtige Kunststoffmembran mit Schichten aufweisend Polymerblends umfassend Polymere mit wiederkehrenden Azoleinheiten, Verfahren zur Herstellung solche Kunststoffmembranen sowie deren Verwendung
GB2373595B (en) * 2001-03-15 2005-09-07 Italtel Spa A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
US20020144078A1 (en) * 2001-03-30 2002-10-03 Siroyan Limited Address translation
US7287649B2 (en) * 2001-05-18 2007-10-30 Broadcom Corporation System on a chip for packet processing
US7165128B2 (en) * 2001-05-23 2007-01-16 Sony Corporation Multifunctional I/O organizer unit for multiprocessor multimedia chips
US6910092B2 (en) * 2001-12-10 2005-06-21 International Business Machines Corporation Chip to chip interface for interconnecting chips
US7389319B2 (en) * 2002-03-22 2008-06-17 Sun Microsystems, Inc. Adaptive connection routing over multiple communication channels
US6885638B2 (en) * 2002-06-13 2005-04-26 Motorola, Inc. Method and apparatus for enhancing the quality of service of a wireless communication
US7099983B2 (en) * 2002-11-25 2006-08-29 Lsi Logic Corporation Multi-core communications module, data communications system incorporating a multi-core communications module, and data communications process
US6825688B1 (en) * 2003-08-15 2004-11-30 Lsi Logic Corporation System for yield enhancement in programmable logic
US7219209B2 (en) * 2003-08-29 2007-05-15 Motorola, Inc. Bus filter for memory address translation

Also Published As

Publication number Publication date
EP1552399A2 (en) 2005-07-13
DE60316458T2 (de) 2008-06-26
WO2004034176A3 (en) 2004-08-19
DE60316587T2 (de) 2008-07-03
CN1703682A (zh) 2005-11-30
EP1552399B1 (en) 2007-09-26
WO2004034176A2 (en) 2004-04-22
DE60316458D1 (de) 2007-10-31
AU2003267730A8 (en) 2004-05-04
WO2004034173A2 (en) 2004-04-22
US20060041889A1 (en) 2006-02-23
US7366818B2 (en) 2008-04-29
CN1703683A (zh) 2005-11-30
CN100370443C (zh) 2008-02-20
CN1689312B (zh) 2010-04-14
CN100367250C (zh) 2008-02-06
WO2004034173A3 (en) 2004-12-16
CN1703881A (zh) 2005-11-30
EP1552669B1 (en) 2007-09-19
JP2006502487A (ja) 2006-01-19
EP1552669A1 (en) 2005-07-13
TW200419358A (en) 2004-10-01
JP4560409B2 (ja) 2010-10-13
EP1552411A2 (en) 2005-07-13
AU2003299282A1 (en) 2004-05-04
AU2003267730A1 (en) 2004-05-04
CN1689312A (zh) 2005-10-26
WO2004034676A1 (en) 2004-04-22
JP2006502642A (ja) 2006-01-19
CN1688990A (zh) 2005-10-26
JP2006502650A (ja) 2006-01-19
ATE374399T1 (de) 2007-10-15
DE60316587D1 (de) 2007-11-08
US20060041888A1 (en) 2006-02-23
CN100342370C (zh) 2007-10-10
KR101016987B1 (ko) 2011-02-25
US7373449B2 (en) 2008-05-13
KR20050083730A (ko) 2005-08-26
US7769893B2 (en) 2010-08-03
US20060095920A1 (en) 2006-05-04
AU2003299454A8 (en) 2004-05-04
AU2003299454A1 (en) 2004-05-04
ATE373922T1 (de) 2007-10-15

Similar Documents

Publication Publication Date Title
TWI307840B (en) Integrated circuit comprising a network for exchanging messages between processing modules
US6888831B1 (en) Distributed resource reservation system for establishing a path through a multi-dimensional computer network to support isochronous data
CN1934831B (zh) 通信服务映射的集成电路和方法
KR20200135780A (ko) 인터커넥트와 연관된 가상 채널을 통한 트랜잭션의 부분들 중재하기
KR100896791B1 (ko) 어드밴스드 스위칭(as) 구조에서 가상 채널을 위한 흐름제어 크레딧 갱신
KR20070010152A (ko) 트랜잭션을 발행하기 위한 집적 회로 및 방법
JP2004525449A (ja) 相互接続システム
US20060050693A1 (en) Building data packets for an advanced switching fabric
Rădulescu et al. Communication services for networks on chip
CN101002444A (zh) 用于分组交换控制的集成电路和方法
TW200947957A (en) Non-block network system and packet arbitration method thereof
US8645557B2 (en) System of interconnections for external functional blocks on a chip provided with a single configurable communication protocol
TW200419357A (en) Integrated circuit and method for sending requests
US20020174258A1 (en) System and method for providing non-blocking shared structures
US7649836B2 (en) Link state machine for the advanced switching (AS) architecture
WO2006048826A1 (en) Integrated circuit and method for data transfer in a network on chip environment
US20050083960A1 (en) Method and apparatus for transporting parcels of data using network elements with network element storage
CN116483772A (zh) 一种片上网络及芯片
WO2008035265A2 (en) Electronic device, and method of controlling a communication between processing units

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent