CN1684182A - 记录再生装置 - Google Patents

记录再生装置 Download PDF

Info

Publication number
CN1684182A
CN1684182A CNA2004100982105A CN200410098210A CN1684182A CN 1684182 A CN1684182 A CN 1684182A CN A2004100982105 A CNA2004100982105 A CN A2004100982105A CN 200410098210 A CN200410098210 A CN 200410098210A CN 1684182 A CN1684182 A CN 1684182A
Authority
CN
China
Prior art keywords
bit string
constraint condition
string
code
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100982105A
Other languages
English (en)
Other versions
CN1684182B (zh
Inventor
伊东利雄
泽田胜
森田俊彦
菅原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1684182A publication Critical patent/CN1684182A/zh
Application granted granted Critical
Publication of CN1684182B publication Critical patent/CN1684182B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种记录再生装置，包括：RLL编码器，其将信息比特串编码为代码比特串；以及RLL解码器，将代码比特串解码为信息比特串。该RLL编码器将信息比特串编码为满足关于连续0串的多个约束条件的高编码率的游程长度受限码的代码比特串。该RLL解码器将该RLL编码器编码的代码比特串解码为信息比特串。

Description

记录再生装置
技术领域
本发明涉及记录再生装置的技术，尤其涉及一种记录再生装置，其可用于满足关于连续0串的多个约束条件的高编码率的游程长度受限码。
背景技术
通常，带有用于将信息比特串编码为编码比特串的编码器和用于将编码比特串解码为信息比特串的解码器的记录再生装置被广泛地用作为磁盘、光盘、磁光盘等的记录再生装置。在这种记录再生装置中，对于数据记录，首先执行纠错码(ECC)编码，随后执行游程长度受限(RLL)编码。对于数据再生，首先进行RLL解码，然后进行ECC解码。这样，错误容易在RLL解码时蔓延，并超过ECC解码中的纠错极限。例如，日本特开2003-68024号公报中公开了一种现有技术的记录再生装置，在该装置中，对于数据记录，首先执行ECC编码，随后执行RLL编码，而对于数据再生，首先执行RLL解码，然后进行ECC解码。
在置换方案中，RLL编码和ECC编码的次序与RLL解码和ECC解码的次序是颠倒的。也就是，先使用ECC解码进行纠错，然后进行RLL解码。因此，可以应用高编码率的RLL码，从而改善信噪比。另外，在置换方案中，由于使用了高编码率的RLL码，因此可以应用计算量小、电路规模小的替换方案。例如，在A.J.vanWijingaarden和K.A.Schouhamer Immink，著的“Construction of Constrained Codes Employing SequenceReplacement Techniques”，Proc.IEEE ISIT97，Ulm，Germany，pp.144，June 29，1997中公开了一种关于这种替换方案的现有技术。
然而在常规的替换方案中，虽然满足了限制连续0(以下称为“0游程”)的最大位数的G约束条件，但未能满足限制每2比特的0游程最大位数的I约束条件。另外，码比特串之间的处理也有这样的问题：虽然满足了G约束条件，但不满足I约束条件。
发明内容
本发明的目的是至少解决现有技术的上述问题。
根据本发明的一个方面，一种记录再生装置包括：编码器，其将信息比特串编码为代码比特串，信息比特串即指示信息语言的多个连续比特，代码比特串即指示代码语言的多个连续比特；以及解码器，其将代码比特串解码为信息比特串。编码器包括编码单元，其将信息比特串编码为代码比特串，该代码比特串为满足关于连续0串的多个约束条件的游程长度受限码。解码器包括将所述编码单元编码的代码比特串解码为信息比特串的解码单元。
根据本发明另一方面，一种记录再生方法包括：将信息比特串编码为代码比特串，信息比特串即指示信息语言的多个连续比特，代码比特串即指示代码语言的多个连续比特；以及将所述代码比特串解码为信息比特串。编码包括将信息比特串编码为代码比特串，该代码比特串为满足关于连续0串的多个约束条件的游程长度受限码。解码包括将所述编码操作中编码的代码比特串解码为信息比特串。
根据本发明的计算机程序在计算机上实现根据上述方面的方法。
本发明的其他目的、特征和优点将在下面的对本发明的详细说明中阐明，或者在结合附图对其进行阅读时变得明了。
附图说明
图1是根据本发明的一个实施例的记录再生装置的方框图；
图2A是图1所示的RLL编码器满足的r＝5约束条件的一个示例的示意图；
图2B是图1所示的RLL编码器满足的l＝5约束条件的一个示例的示意图；
图2C是图1所示的RLL编码器满足的R＝5约束条件的一个示例的示意图；
图2D是图1所示的RLL编码器满足的L＝5约束条件的一个示例的示意图；
图3是图1所示的RLL编码器的方框图；
图4是图1所示的RLL解码器的方框图；
图5是图3所示的替换法编码器(1)将信息比特串转化为代码比特串的一个示例的示意图；
图6是图3所示的右端处理编码器(1)转化为满足代码比特串之间的I＝10约束条件的数据部分的示例的示意图；
图7是图3所示的左端处理编码器转化为满足代码比特串之间的I＝10约束条件的数据部分的示例的示意图；
图8是图3所示的中间处理编码器在交织处理之后转化为满足代码比特串之间的I＝10约束条件的数据部分的示例的示意图；
图9是图3所示的交织编码器将满足G＝10约束条件的数据部分转换为满足I＝10约束条件的数据部分的示例的示意图；
图10是图3所示的右端处理编码器(2)转化为满足代码比特串之间的G＝10约束条件的代码比特串的示例的示意图；
图11是图3所示的右端处理编码器(2)转化为满足代码比特串之间的G＝10约束条件的代码比特串的示例的示意图；
图12A至图12D是图3所示的右端处理编码器(2)的右端处理的另一示例的示意图；
图13A至图13H是图3所示的右端处理编码器(2)的右端处理的又一示例的示意图；
图14是用于根据图5所示的信息比特串中的“10”码型的数目求出交织处理之前替换法编码器(1)的替换处理中的地址码的地址码转换表的一个示例；
图15是用于根据图5所示的信息比特串中的“10”码型的数目求出交织处理之后替换法编码器(2)的替换处理中的地址码的地址码转换表的一个示例；
图16是图3所示的替换法编码器(1)的第一替换处理的处理过程的流程图；
图17分别是图3所示的右端处理编码器(1)和左端处理编码器的第一右端处理和左端处理的处理过程的流程图；
图18分别是图3所示的中间处理编码器和交织编码器的中间处理和交织处理的处理过程的流程图；
图19是图3所示的替换法编码器(2)的第二替换处理的处理过程的流程图；
图20是图3所示的右端处理编码器(2)的第二右端处理的处理过程的流程图；
图21是图4所示的RLL解码器的解码处理中的第二右端处理、第二替换处理和去交织处理过程的流程图；以及
图22是图4所示的RLL解码器的中间处理、左端处理、第一右端处理和第一替换处理的处理过程的流程图。
具体实施方式
下面参照附图详细说明根据本发明的记录再生装置的示例性实施例。
图1是根据本发明一个实施例的记录再生装置的方框图。记录再生装置20包括：RLL编码器207，用于将信息比特串(指示信息语言的多个连续比特)编码为代码比特串(指示代码语言的多个连续比特)；和RLL解码器237，用于将代码比特串解码为信息比特串。记录再生装置20具有这样的特征：该装置可用于满足关于0游程的多个约束条件的高编码率RLL码。
RLL编码器207将信息比特串编码为代码比特串，即满足关于0游程的多个约束条件的高编码率RLL码。RLL解码器237把RLL编码器207编码获得的代码比特串解码为信息比特串。由此，该装置可用于满足关于0游程的多个约束条件的高编码率RLL码。
根据本实施例的记录再生装置20是用于磁盘、光盘、磁光(MO)盘等的记录装置，并包括硬盘控制器(HDC)200、读通道(RDC)202，和磁头IC(集成电路)204。
对于数据记录，HDC 200通过循环冗余校验(CRC)编码器206、RLL编码器207和ECC编码器208进行编码。CRC编码器206用于ECC纠错。
RLL编码器207是高编码率编码器，用于将n位信息比特串编码为满足RLL约束条件的(n+1)位代码比特串。编码率被定义为信息比特串中的位数和代码比特串中的位数之间的比值。因此，RLL编码器207的编码率是n/(n+1)。高编码率表示该比值接近1。该比值越接近1，编码器的性能越好。
ECC编码器208是用于纠错的编码器。RDC 202通过记录补偿单元212和驱动器214将记录数据传送给磁头IC 204的驱动器216。记录补偿单元212进行补偿处理以加宽彼此毗连的磁化反转之间的反转间隔。磁头IC 204的驱动器216在记录头上产生写电流。
对于数据再生，磁头IC 204的放大器218放大从再生头输入的模拟电压并随后传送到RDC 202。在RDC 202中，在热粗糙(thermal asperity，TA)检测部220的检测处理之后，通过可变增益放大器(VGA)222、低通滤波器(LPF)224和模数转换器(ADC)226转换为数字信号。另外，在RDC 202中，在FIR滤波器(FIR)228进行波形均衡之后，Viterbi解码器229进行Viterbi解码以输出到HDC 200。此外，RDC 202包括：PLL 232，其控制信号采样的定时；和自动增益控制器(AGC)234，其控制VGA 222的增益。
在HDC 200中，在ECC解码器236对从RDC 202输入的数据进行纠错之后，RLL解码器237按照与RLL编码器207的编码处理相反的处理将高解码率的RLL码比特串解码为信息比特串。另外，CRC解码器238进行数据再生的检查处理。
图1所示的RLL编码器207必须满足的一般RLL约束条件是G约束条件和X约束条件。G约束条件是限制信息比特串中的连续0的最大位数的约束，而X约束条件是限制信息比特串中的每预定数目的比特的连续0最大位数的约束。特别地，在这种X约束条件中，将限制信息比特串中的每2比特的连续0最大位数的约束称为I约束条件。G约束条件抑制数据错误的蔓延，从而方便在数据解码时的同步。另外，I约束条件抑制无法由G约束条件抑制的数据错误的蔓延。
在本实施例中，研究这样的RLL编码器207：其使得信息比特串之间满足信息比特串的G约束条件和I约束条件。在本实施例中，RLL编码器207满足的约束具体表示为：
(0，G/I，r/R，I/L)＝(0，10/10，5/5，5/5)
其中G＝10约束条件表示连续0的最大位数是10比特，I＝10约束条件表示偶数位和奇数位之间的连续0的最大位数是10比特。
在这里，不仅相关信息比特串内，而且相关比特串与其左边或右边的信息比特串之间都必须满足G约束条件和I约束条件。为此，对相关信息比特串的左端或右端的比特串施加以下的约束条件：
r＝5右端约束条件：表示右端连续0的最大数目是5比特。
l＝5左端约束条件：表示左端连续0的最大数目是5比特。
R＝5右端约束条件：表示在偶数位和奇数位之间的右端，连续0的最大数目是5比特。
L＝5左端约束条件：表示在偶数位和奇数位之间的左端，连续0的最大数目是5比特。
也就是说，相关信息比特串的右端约束r和R或左端约束l和L以及相关信息比特串右边的信息比特串的左端约束l和L或相关信息比特串左边的信息比特串的右端约束r和R具有如下的关系：
相关信息比特串的右端约束条件r+右侧信息比特串的左端约束条件l≤G约束条件；
相关信息比特串的左端约束l+左侧信息比特串的右端约束条件r≤G约束条件；
相关信息比特串的右端约束R+右侧信息比特串的左端约束条件L≤I约束条件；以及
相关信息比特串的左端约束L+右侧信息比特串的右端约束条件R≤I约束条件。
接着，施加r约束条件、l约束条件、R约束条件和L约束条件作为右端处理和左端处理的约束条件。
这里，参照图2A到2D，描述图1所示的RLL编码器207满足的RLL约束条件。图2A是图1所示的RLL编码器满足的r＝5约束条件的一个示例的示意图；图2B是图1所示的RLL编码器207满足的l＝5约束条件的一个示例的示意图；图2C是图1所示的RLL编码器207满足的R＝5约束条件的一个示例的示意图；图2D是图1所示的RLL编码器207满足的L＝5约束条件的一个示例的示意图。
如图2A所示，代码比特串1a是不违反r＝5约束条件(没有违反G约束条件的可能性)的比特串，而代码比特串1b是违反r＝5约束条件(有违反G约束条件的可能性)的比特串。同样如图2B所示，代码比特串2a是不违反l＝5约束条件(没有违反G约束条件的可能性)的比特串，而代码比特串2b是违反l＝5约束条件(有违反G约束条件的可能性)的比特串。
此外，如图2C所示，代码比特串3a和3b是不违反R＝5约束条件(没有违反I约束条件的可能性)的比特串，而代码比特串3c和3d是违反R＝5约束条件(有违反I约束条件的可能性)的比特串。再进一步，如图2D所示，代码比特串4a和4b是不违反L＝5约束条件(没有违反I约束条件的可能性)的比特串，而代码比特串4c和4d是违反L＝5约束条件(有违反I约束条件的可能性)的比特串。
图3是图1所示的RLL编码器207的方框图。RLL编码器207是高编码率编码器，用于将n＝200的信息比特串转换成(n+1)＝201的代码比特串，包括替换法编码器(1)207a、右端处理编码器(1)207b、左端处理编码器207c、中间处理编码器207d、交织编码器207e、替换法编码器(2)207f、右端处理编码器(2)207g和预编码器207h。
替换法编码器(1)207a是从信息比特串中的违反G约束条件的比特串中提取10位比特串，然后把所提取的比特串替换为10位地址串的编码器。图5是一个示例的示意图，在该示例中，图3所示的替换法编码器(1)207a将信息比特串转换为代码比特串。
信息比特串6a带有违反G＝10约束条件的比特串(也就是超过10位的0比特串)。替换法编码器(1)207a在信息比特串6a之前设置″1″，然后利用“10”码型计数器从开始计算“10”码型的数目。然后根据“10”码型的数目和下面将要单独描述的地址-代码转换表，求得8位地址码，并用作违反G＝10约束条件的比特串的地址。此外，如图5所示，从违反G＝10约束条件的比特串中提取10位比特串，并随后用10位地址串替换所提取的10位比特串。利用这种替换，替换法编码器(1)207a能够将信息比特串6a转换为满足G＝10约束条件的代码比特串6b。
代码串6b具有先导部分(pivot)6b-1、地址部分6b-2和数据部分6b-3。先导部分6b-1是用于识别代码比特串6b是否满足RLL约束条件的1位数据，并定义如下：
P＝1：表示输入的信息比特串6a满足所有的G、I、r、R、l和L约束条件；和
P＝0：表示输入的信息比特串6a不满足G、I、r、R，l、L约束条件中的一个或多个。
地址部分6b-2带有多个通过替换违反G约束条件或I约束条件的比特串而获得的地址串。例如，地址串6b-21包含地址6b-21a、标记(M)6b-21b和定界符(D)6b-21c。地址6b-21a是根据上述“10”码型的数目和下面将要单独描述的地址-代码转换表而求得的8位地址码。
标记(M)6b-21b是1位数据，并定义如下：
M＝1：表示在交织处理之前用地址串替换违反G约束条件或I约束条件的比特串；和
M＝0：表示在交织处理之后用地址串替换违反G约束条件或I约束条件的比特串。
定界符(D)6b-21c是1位数据，并定义如下：
D＝1：表示定界符6b-21c之后是数据部分6b-3；和
D＝0：表示定界符6b-21c之后是另一地址串。
这里，在描述右端处理编码器(1)207b之前，参照图14和图15，说明用于根据图5所示的信息比特串6a中的“10”码型的数目求得交织处理之前或之后的地址码的地址-代码转换表的一个示例。图14是地址-代码转换的一个示例，用于根据图5所示的信息比特串中的“10”码型的数目求得交织处理之前替换法编码器(1)207a的替换处理中的地址码。图15是地址-代码转换表的一个示例，用于根据图5所示的信息比特串中的“10”码型的数目求得交织处理之后替换法编码器(2)207f的替换处理中的地址码。
如图14所示，地址-代码转换表15是将图5所示的信息比特串6a中的“10”码型的数目″i″与交织处理之前的地址码″F1(i)″关联起来的表。地址码中排除了可能违反G＝10约束条件和I＝10约束条件的以下两种比特串：
(a)00000***；和
(b)*0*0*0*0。
同样如图15所示，地址-代码转换表16是将图5所示的信息比特串6a中的“10”码型的数目″i″与交织处理之后的地址码″F2(i)″关联起来的表。地址码中排除了可能违反G＝10约束条件和I＝10约束条件的以下三种比特串：
(a)00000***；
(b)*0*0*0*0；和
(c)0*0*0*0*，
其中，″*″表示1个0或1比特。
同样地，替换法编码器(1)207a和替换法编码器(2)207f使用排除了可能违反G约束条件和I约束条件的比特串的地址-代码转换表来产生地址串，因此可用于满足G约束条件和I约束条件的高编码率RLL码。
参照图3，右端处理编码器(1)207b是执行右端处理的编码器，其提取包含了信息比特串右端的0比特串的右端10位比特串，随后用保留了所提取的比特串中的特定比特串的10位地址串替换所提取的比特串。这里，参照图6，在一个示例中，图3所示的替换法编码器(1)207a进行转换，转换为满足代码比特串之间的I＝10约束条件的数据部分7b-3。在图6所示的示例中，图3所示的右端处理编码器(1)207b执行转换，转换为满足代码比特串之间的I＝10约束条件的数据部分7b-3。
如图所示，代码比特串7a包含在交织处理之后有可能违反该代码比特串和该代码比特串右侧的代码比特串之间的I＝10约束条件的比特串，也就是说，包含代码比特串7a右端的超过5位的0比特串。右端处理编码器(1)207b执行右端处理，在代码比特串7a的右端提取11位的比特串，然后使用所提取的11个比特中的前5比特，用地址串7b-21来替换所提取的比特串，然后在代码比特串7b的最后一位上添加一个“1”比特。通过如上所述执行右端处理，右端处理编码器(1)207b可以将数据部分7a-3转换为满足相关代码比特串和其右侧代码比特串之间的I＝10约束条件的数据7b-3。
参照图3，左端处理编码器207c是执行左端处理的编码器，其提取包含信息比特串左端的0比特串的左端10位比特串，随后用保留了所提取的比特串中的特定比特串的10位地址串替换所提取的比特串。这里，参照图7，在一个示例中，图3所示的左端处理编码器207c执行转换，转换为满足代码比特串之间的I＝10约束条件的代码比特串8b。在图7示出的示例中，图3所示的左端处理编码器207c执行转换，转换为满足代码比特串之间的I＝10约束条件的数据部分。
代码比特串8a包含在交织处理之后有可能违反该代码比特串和其左侧的代码比特串之间的I＝10约束条件的比特串，也就是说，包含代码比特串8a左端的超过5位的0比特串。左端处理编码器207c执行左端处理，提取代码比特串8a左端的10位比特串，然后由地址比特串8b-21替换所提取的比特串，并保留所提取的10个比特中的后4比特。通过如上所述执行左端处理，左端处理编码器207c可以将代码比特串8a-3转换为满足相关代码比特串和其左侧代码比特串之间的I＝10约束条件的代码比特串8b。
参照图3，中间处理编码器207d是这样的编码器，其提取包含数据串中间左侧的0比特串的10位比特串，并随后用保留了所提取的比特串中的特定比特串的10位地址串替换所提取的比特串。图8是一个示例的示意图，在该示例中，图3所示的中间处理编码器207d执行转换，转换为交织处理之后满足代码比特串之间的I＝10约束条件的数据部分。
代码比特串9a包含数据部分9a-3，其包含在交织处理之后有可能违反I＝10约束条件的比特串，即数据部分9a-3的中间左端的超过5位的0比特串。中间处理编码器207d提取代码数据部分9a-3的中间的11位比特串，然后用保留了所提取的11位中的后5位的地址比特串9b-21替换所提取的比特串，然后在数据部分1和数据部分2之间代入“1”比特，取代所提取的比特串。通过如上所述执行中间处理，中间处理编码器207d可以将数据部分9a-3转换为在交织处理之后满足相关代码比特串和其右侧的代码比特串之间的I＝10约束条件的数据部分9b-3。
参照图3，交织编码器207e是执行交织处理的编码器，其将数据部分划分成多个比特串，从这些比特串中一个接一个地提取比特，并顺序排列所提取的比特，产生新的比特串来替换该数据部分。图9是一个示例的示意图，在该示例中，图3所示的交织编码器207e将满足G＝10约束条件的数据部分转换为满足I＝10约束条件的数据部分。
交织编码器207e将代码比特串10a的数据部分10a-3在中间分成两个比特串。例如，当数据部分10a-3具有m＝2t偶数个比特时，数据部分被分成两个t比特的比特串。当数据部分10a-3具有m＝(2t+1)奇数个比特时，数据部分被分成例如(t+1)比特的前半比特串和t比特的后半比特串。随后，执行交织处理，在交织处理中，交替地从前半比特串和后半比特串的头部一个接一个地提取比特进行排列，从而产生m＝2t比特或m＝2t+1比特的新比特串，随后用该新比特串替换数据部分10a-3。通过如上所述执行交织处理，满足G＝10约束条件的数据部分10a-3被转换为满足I＝10约束条件的数据部分10b-3。
参照图3，替换法编码器(2)207f是这样的编码器，其从数据部分中违反G约束条件的比特串中提取10位的比特串，并随后用比特串的地址串替换所提取的比特串。
如图5所示，替换法编码器(2)207f从代码比特串中违反G约束条件的比特串中提取10位的比特串，随后用10位地址串替换所提取的10比特。通过如上所述执行替换处理，替换法编码器(2)207f可以将代码比特串的数据部分转换为满足G＝10约束条件的数据部分。
参照图3，右端处理编码器(2)207g是这样的编码器，其提取数据部分中的包含了右端的违反约束条件r的0比特串的10位比特串，并随后用保留了所提取的比特串中的特定比特串的10位地址串替换所提取的比特串。图10是一个示例的示意图，在该示例中，图3所示的右端处理编码器(2)207g执行转换，转换为满足代码比特串之间的G＝10约束条件的代码比特串。图11是一个示例的示意图，在该示例中，图3所示的右端处理编码器(2)207g执行转换，转换为满足代码比特串之间的G＝10约束条件的代码比特串。
如图10所示，当代码比特串11a中的数据部分11a-3等于或大于11位时，右端处理编码器(2)207g执行与右端处理编码器(1)207b类似的处理。另一方面，如图11所示，当代码比特串12a的数据部分12a-3为10位时，右端处理编码器(2)207g执行右端处理，提取代码比特串12a右端的10位比特串，并随后用保留了所提取的10比特中的前4比特的地址串12b-21替换所提取的比特串。通过如上所述执行替换处理，右端处理编码器(2)207g可以将代码比特串12a转换为满足相关代码比特串和其右侧的代码比特串之间的G＝10约束条件的比特串。
图12A至图12D示出了图3所示的右端处理编码器(2)207g的右端处理的另一示例。当数据部分短于10位并违反r＝5约束条件时，右端处理编码器(2)207g执行右端处理，改变数据部分左边的地址串的定界符的值，并由保留了原始数据部分中的特定比特串的数据部分替换该数据部分。
当信息比特串的比特长度是例如n＝206到209比特，并且地址比特的比特长度是10位时，信息比特串的数据部分的数据比特长度可以是六到九比特。因此，发生了一种现象：当如图10和图11所示提取10位的比特串时，右端处理编码器(2)207g还提取了地址部分的一部分。为避免这种现象，当数据部分短于10位并且违反r＝5约束条件时，右端处理编码器(2)207g执行右端处理，改变数据部分左边的地址串的定界符的值，并由保留了原始数据部分中的特定比特串的数据部分代替该数据部分。
如图12A所示，代码比特串13-1a具有违反r＝5约束条件的9位数据部分。因此，右端处理编码器(2)207g执行右端处理，将数据部分左边的定界符的值变为0，以产生代码比特串13-1b，并由保留了原始数据部分的特定比特串″a1a2a3″的数据部分(即数据部分″11a1a2a3111″)来替换该数据部分。这使得可以避免违反代码比特串之间的G＝10约束条件。另外，在图12B、12C和12D中，代码比特串13-2a、13-3a和13-4a的数据部分分别是8比特、7比特和6比特，违反了r＝5约束条件。因此，右端处理编码器(2)207g执行与图12A所示类似的处理，从而防止违反代码比特串间的G＝10约束条件。
图13A到13H是图3所示的右端处理编码器(2)207g的右端处理的又一示例的示意图。在图13A至图13H所示的示例中，处理满足G＝8约束条件和I＝8约束条件的代码比特串。类似地，可以处理满足G＝10约束条件和I＝10约束条件的代码比特串。
当代码比特串右端的比特串、相关代码比特串右边的代码比特串的先导部分以及右边的代码比特串左端的比特串违反G约束条件时，右端处理编码器(2)207g用特定的地址串替换所述右端比特串，并反转右边的代码比特串的先导部分的值。
如图13A所示，代码比特串14-11a右端包含有8位0比特串，代码比特串14-11a右边的代码比特串的先导部分显示为零。因此，违反了代码比特串之间的G条件约束。因而，右端处理编码器(2)207g用具有二进制表示的地址码127的地址串(即地址串″1111111D″)转换代码比特串14-11a右端的8位0比特串，并随后将代码比特串14-12a的先导部分反转为1，从而防止违反代码比特串之间的G＝8约束条件。
类似地，在图13B到13H所示的示例中，执行右端处理，分别用地址码为126、125、124、123、122、121和120的地址串″1111110D″，″1111101D″，″1111100D″，″1111011D″，″1111010D″，″1111001D″和″1111000D″替换代码比特串14-21a至14-81a右端的8位0比特串。另外，把代码比特串14-12a到14-82a的先导部分反转为1。这样，可以防止违反代码比特串之间的G＝8约束条件。
参照图3，预编码器207h是这样的编码器，其将由替换法编码器(1)207到右端处理编码器(2)207g转换而获得的代码比特串转换为NRZ串。
图4是图1所示的RLL解码器237的方框图。RLL解码器237是高编码率的解码器，其将n＝201的满足RLL约束条件的代码比特串转换成n＝200的信息比特串，并包括预编码器237a和右端处理解码器(2)237b至替换法解码器(1)237h。预编码器237a是将n＝201的满足RLL约束条件的NRZ串转换成代码比特串的解码器。右端处理解码器(2)237b到替换法解码器(1)237h是将n＝201的代码比特串转换成n＝200的信息比特串的解码器。各个解码器的解码过程与编码器的编码过程相反，并因此此处不予描述。
图16的流程图是图3所示的替换法编码器(1)207a的第一替换处理的处理过程的流程图。替换法编码器(1)207a在代码比特串的头部设置先导部分P，复位为P＝1(步骤S1701)，随后利用“10”码型计数器在数据部分中搜索“10”部分(步骤S1702)。然后，替换法编码器(1)207a进行检查，以察看是否存在“10”的部分(步骤S1703)。结果，如果存在“10”的部分(步骤S1703中为“是”)，则替换法编码器(1)207a将“10”码型计数器移动到“10”的部分，并将计数器的值增加1(步骤S1704)。然后，替换法编码器(1)207a进行检查以察看“10”码型计数器所在的当前部分是否违反G约束条件(步骤S1705)。作为结果，如果“10”码型计数器所在的当前部分不违反G约束条件(步骤S1705中为“否”)，则替换法编码器(1)207a利用“10”码型计数器搜索数据部分中的下一“10”部分(步骤S1706)。
如果“10”码型计数器所在的当前部分违反了G约束条件(步骤S1705中为“是”)，则替换法编码器(1)207a去除10比特的0游程，由地址串替换(步骤S1707)，并移到该数据部分前面(步骤S1708)。然后，替换法编码器(1)207a从地址-代码转换表中查找到地址码(步骤S 1709)，然后设置标记M＝1和定界符D＝1(步骤S1710)。此外，如果当前地址串前面有另一地址串，则替换法编码器(1)207a将后一地址串的定界符改变为D＝0(步骤S1711)。
然后，替换法编码器(1)207a进行检查以察看当前部分是否仍然违反G约束条件(步骤S1712)。作为结果，如果当前部分仍然违反G约束条件(步骤S1712中为“是”)，则替换法编码器(1)207a返回步骤S1707，以重复步骤S1707到S1711的处理。如果当前部分不再违反G约束条件(步骤S1712中为“否”)，则返回步骤S1706。
如果不存在“10”的部分(步骤S1703中为“否”)，则替换法编码器(1)207a进一步检查以察看代码比特串中是否存在地址串(步骤S1713)。作为结果，如果在代码比特串中存在地址串(步骤S1713中为“是”)，则替换法编码器(1)207a将先导部分重设为P＝0(步骤S1714)。如果在代码比特串中不存在地址串(步骤S1713中为“否”)，则替换法编码器(1)207a结束该过程。这样，根据这个过程，替换法编码器(1)207a可以将信息比特串替换为满足G约束条件的代码比特串。
图17分别是图3所示的右端处理编码器(1)207b和左端处理编码器207c的第一右端处理和左端处理的处理过程的流程图。右端处理编码器(1)207b进行检查以察看在代码比特串的数据部分的右端是否存在等于或长于6比特的0游程(步骤S1801)。作为结果，如果在代码比特串的数据部分的右端没有等于或长于6比特的0游程(步骤S1801中为“否”)，则右端处理编码器(1)207b进入下一处理。
如果在代码比特串的数据部分的右端存在等于或长于6比特的0游程(步骤S1801中为“是”)，则右端处理编码器(1)207b进一步检查以察看代码比特串的数据部分的长度是否等于或长于11位(步骤S1802)。作为结果，如果代码比特串的数据部分的长度短于11位(步骤S1802中为“否”)，则右端处理编码器(1)207b进行下一处理。
如果代码比特串的数据部分的长度等于或长于11位(步骤S1802中为“是”)，则右端处理编码器(1)207b去除右端的10个比特以转换为地址码(步骤S1803)。然后，第一右端处理编码器207b将先导部分重设为P＝0(步骤S1804)。此外，左端处理编码器207c进行检查以察看代码比特串的先导部分是否是P＝1(步骤S1805)。作为结果，如果代码比特串的先导部分不是P＝1(步骤S1805中为“否”)，则左端处理编码器207c不进行左端处理。
如果代码比特串的先导部分是P＝1(步骤S1805中为“是”)，则左端处理编码器207c进一步检查以察看代码比特串的数据部分的左端是否存在等于或长于6比特的0游程(步骤S1806)。作为结果，如果代码比特串的数据部分的左端不存在等于或长于6比特的0游程(步骤S1806中为“否”)，则左端处理编码器207c结束该过程。
如果代码比特串的数据部分的左端存在等于或长于6比特的0游程(步骤S1806中为“是”)，则左端处理编码器207c去除代码比特串左端的10位，以转换为地址串(步骤S1807)。然后，左端处理编码器207c将代码比特串的先导部分重设为P＝0(步骤S1808)，然后结束该过程。以这种方式，右端处理编码器(1)207b和左端处理编码器207c可以在交织处理之后执行代码比特串和满足代码比特串之间的I约束条件的代码比特串的替换。
图18分别是图3所示的中间处理编码器207d的中间处理和交织编码器207e的交织处理的处理过程的流程图。中间处理编码器207d进行检查以察看在代码比特串的数据部分的中间是否存在等于或长于6比特的0游程(步骤S1901)。作为结果，如果在代码比特串的数据部分的中间不存在等于或长于6比特的0游程(步骤S1901中为“否”)，则中间处理编码器207d进入交织处理。
如果在代码比特串的数据部分的中间存在等于或长于6比特的0游程(步骤S1901中为“是”)，则中间处理编码器207d进一步检查以察看代码比特串的数据部分的长度是否等于或大于11位(步骤S1902)。作为结果，如果代码比特串的数据部分的长度短于11位(步骤S1902中为“否”)，则中间处理编码器207d进入交织处理的过程。
如果代码比特串的数据部分的长度等于或长于11位(步骤S1902中为“是”)，则中间处理编码器207d去除数据部分的中间的10位，以转换为地址串(步骤S1903)。然后，中间处理编码器207d将先导部分重设为P＝0(步骤S1904)。此外，交织编码器207e将代码比特串的数据部分划分为二个以进行交织(步骤S1905)。以这种方式，根据此过程，中间处理编码器207d和交织编码器207e能将满足G约束条件的代码比特串转换成满足I约束条件的代码比特串。
图19是图3所示的替换法编码器(2)207f的第二替换处理的处理过程的流程图。替换法编码器(2)207f利用“10”码型计数器在数据部分中寻找“10”部分(步骤S2001)。然后进行检查以察看是否存在“10”部分(步骤S2002)。作为结果，如果存在“10”部分(步骤S2002中为“是”)，则替换法编码器(2)207f将“10”码型计数器移到该“10”部分，然后将计数器值增加1(步骤S2003)。然后，替换法编码器(2)207f进行检查以察看“10”码型计数器所在的当前部分是否违反G约束条件(步骤S2004)。作为结果，如果“10”码型计数器所在的当前部分不违反G约束条件(步骤S2004中为“否”)，则替换法编码器(2)207f利用“10”码型计数器在数据部分中寻找下一“10”部分(步骤S2005)。
如果“10”码型计数器所在的当前部分违反G约束条件(步骤S2004中为“是”)，则替换法编码器(2)207f去除10比特的0游程，以替换为地址串(步骤S2006)，然后移动到该数据部分前面(步骤S2007)。然后，替换法编码器(2)207f从地址-代码转换表16中查找到地址码(步骤S2008)，并设置标记M＝0和定界符D＝1(步骤S2009)。此外，如果当前地址串前面有另一地址串，则替换法编码器(2)207f将后面的地址串的定界符变为D＝0(步骤S2010)。
然后，替换法编码器(2)207f进行检查以察看当前部分是否仍然违反G约束条件(步骤S2011)。作为结果，如果当前部分仍然违反G约束条件(步骤S2011中为“是”)，则替换法编码器(2)207f返回步骤S2006，以重复步骤S2006到S2010的过程。如果当前部分不再违反G约束条件(步骤S2011中为“否”)，则过程返回步骤S2005。
如果不存在“10”部分(步骤S2002中为“否”)，则替换法编码器(2)207f进一步进行检查以察看代码比特串中是否存在地址串(步骤S2012)。作为结果，如果代码比特串中存在地址串(步骤S2012中为“是”)，则替换法编码器(2)207f将先导部分重设为P＝0(步骤S2013)。如果代码比特串中不存在地址串(步骤S2012中为“否”)，则替换法编码器(2)207f结束该过程。以这种方式，根据这个过程，如果存在“10”部分(步骤S2002中为“是”)，则替换法编码器(2)207f可以将满足I约束条件的代码比特串替换为满足I约束条件和G约束条件的代码比特串。
图20是图3所示的右端处理编码器(2)207g的第二右端处理的处理过程的流程图。如图所示，右端处理编码器(2)207g进行检查以察看代码比特串的数据部分的长度是否等于或长于10位(步骤S2101)。
作为结果，如果代码比特串的数据部分的长度等于或长于10位(步骤S2101中为“是”)，则右端处理编码器(2)207g进一步进行检查以察看在代码比特串的数据部分的右端是否存在等于或长于6比特的0游程(步骤S2102)。作为结果，如果在代码比特串的数据部分的右端存在等于或长于6比特的0游程(在步骤S2102中为“是”)，则右端处理编码器(2)207g去除代码比特串右端的10个比特，以转换为地址串(步骤S2103)，随后将先导部分重新设定为P＝0(步骤S2104)。如果代码比特串的数据部分的右端不存在等于或长于6比特的0游程(在步骤S2102中为“否”)，则右端处理编码器(2)207g结束该过程。
如果代码比特串的数据部分的长度短于10位(步骤S2101中为“否”)，则右端处理编码器(2)207g进一步进行检查以察看在代码比特串的数据部分的右端是否存在等于或长于6比特的0游程(步骤S2105)。作为结果，如果在代码比特串的数据部分的右端不存在等于或长于6比特的0游程(步骤S2105中为“否”)，则右端处理编码器(2)207g结束该过程。
如果代码比特串的数据部分的右端存在等于或长于6比特的0游程(步骤S2105中为“是”)，则右端处理编码器(2)207g执行右端处理，用保留了特定比特串的数据部分替换该数据部分(步骤S2106)，随后将数据部分左侧的定界符的值变为0(步骤S2107)。以这种方式，根据这个过程，右端处理编码器(2)207g可以执行转换，从而满足I约束条件，并能满足代码比特串之间的G约束条件。
图21是图4中所示的RLL解码器的解码处理中第二右端处理、第二替换处理和去交织处理的处理过程的流程图。图22是图4中所示的RLL解码器的中间处理、左端处理、第一右端处理和第一替换处理的处理过程的流程图。
如图21所示，右端处理解码器(2)237b进行检查以察看代码比特串的先导部分是否指示P＝0(步骤S2301)。作为结果，如果代码比特串的先导部分指示P＝1(步骤S2301中为“否”)，则右端处理解码器(2)237b进入步骤S2308。
如果代码比特串的先导部分指示P＝0(步骤S2301中为“是”)，则右端处理解码器(2)237b进行检查以察看代码比特串的地址串的定界符D是否指示为全零(步骤S2302)。作为结果，如果代码比特串的地址串的定界符D指示为全零(步骤S2302中为“是”)，则右端处理解码器(2)237b进行与右端处理编码器(2)207g执行的第二右端处理相反的处理，以复原数据部分(S2303)。
如果代码比特串的地址串的定界符D没有指示为全零(步骤S2302中为“否”)，则右端处理解码器(2)237b进一步进行检查以察看代码比特串的地址串中是否存在″111*****0D″(步骤S2304)。这里，″*″表示0或1。作为结果，如果代码比特串的地址串中存在″111*****0D″(步骤S2304中为“是”)，则右端处理解码器(2)237b在代码比特串的右端返回″*****000000″(步骤S2305)。
如果代码比特串的地址串中不存在″111*****0D″(步骤S2304中为“否”)，则右端处理解码器(2)237b进行检查以察看代码比特串的地址串中是否留有M＝0的地址(步骤S2306)。作为结果，如果代码比特串的地址串中留有M＝0的地址(步骤S2306中为“是”)，则替换法解码器(2)237c在与各个M＝0的地址串的地址码对应的部分中插入10位的0游程(步骤S2307)。
如果代码比特串的地址串中没有残留M＝0的地址(步骤S2306中为“否”)，则去交织解码器237d恢复代码比特串中的交织数据部分(步骤S2308)。以这种方式，根据这个过程，可以把同时满足G约束条件和I约束条件的代码比特串解码为满足G约束条件的代码比特串。
如图22所示，中间处理解码器237e进行检查以察看代码比特串的先导部分是否指示P＝0(步骤S2401)。作为结果，如果代码比特串的先导部分指示P＝1(步骤S2401中″否″)，则中间处理解码器237e结束该过程。
如果代码比特串的先导部分指示P＝0(步骤S2401中为“是”)，则中间处理解码器237e进行检查以察看代码比特串的地址串中是否存在″110*****1D″(步骤S2402)。此处，″*″表示0或1。作为结果，如果代码比特串的地址串中存在″110*****1D″(步骤S2402中为“是”)，则中间处理解码器237e在代码比特串的数据部分的中间返回″000000*****″(步骤S2403)。
如果代码比特串的地址串中不存在″110*****1D″(步骤S2402中为“否”)，则左端处理解码器237f进一步进行检查以察看代码比特串的地址串中是否存在″1011****1D″(步骤S2404)。作为结果，如果代码比特串的地址串中存在″1011****1D″(步骤S2404中为“是”)，则左端处理解码器237f在代码比特串的数据部分的左端返回″000000****″(步骤S2405)。
如果代码比特串的地址串中不存在″1011****1D″(步骤S2404中为“否”)，则右端处理解码器(1)237g进一步进行检查以察看代码比特串的地址串中是否存在″111*****1D″(步骤S2406)。作为结果，如果代码比特串的地址串中存在″111*****1D″(步骤S2406中为“是”)，则右端处理解码器(1)237g在代码比特串的数据部分的右端返回″*****000000″(步骤S2407)。
如果代码比特串的地址串中不存在″111*****1D″(步骤S2406中为“否”)，则替换法解码器(1)237h进一步进行检查以察看代码比特串的地址串中是否残留有M＝1的地址(步骤S2408)。作为结果，如果在代码比特串的地址串中残留了M＝1的地址(步骤S2408中为“是”)，则在与各个M＝1的地址串的地址码对应的部分中插入10位的0游程(步骤S2409)。如果代码比特串的地址串中未残留M＝1的地址(步骤S2408中的″否″)，则替换法解码器(1)237h结束该过程。以这种方式，根据这个过程，可以把满足G约束条件的代码比特串解码为信息比特串。
如上所述，根据本实施例，RLL编码器207将信息比特串编码为代码比特串(满足关于0游程的多个约束的高编码率RLL码)。RLL解码器237将通过RLL编码器207的编码而获得的代码比特串解码为信息比特串。因此，能够对满足关于0游程的多个约束的高编码率RLL码进行编码和解码。
另外，代码比特串包括：先导部分(识别信息比特串是否包括违反这些约束的比特串的1位数据)；一些地址串(表示违反这些约束的比特串的地址信息的比特串)；和数据串(通过从信息比特中提取违反约束的比特串而获得的数据)。地址串包括：违反约束的比特串的位置信息；指示对数据串进行交织处理的次数的标记；以及定界符，用于识别地址串之后的比特串是地址串还是数据串。编码器207a到207d以及207f至207g执行用地址串替换违反约束的比特串的替换处理。交织编码器207e执行交织处理，将数据串划分成多个比特串，从这多个比特串中一个接一个地依次提取比特，并顺序地排列所提取的比特以生成新的比特串以替换该数据串。RLL编码器207多次地交替执行替换处理和交织处理，以将信息比特串编码为满足多个约束的代码比特串。因此，该装置可以用于满足关于0游程的多个约束的高编码率RLL码。
此外，RLL编码器207使用信息比特串，编码为同时满足G约束条件(限制信息比特串中连续0的最大位数)和I约束条件(限制信息比特串中关于偶数比特或奇数比特的连续0的最大位数)的代码比特串。因此该装置可以用于同时满足G约束条件和I约束条件的高编码率RLL码。
再进一步，替换法编码器(1)207a从信息比特串的违反G约束条件的比特串中提取最大位数的比特串，并用地址串替换所提取的比特串。因此，可以把信息比特串编码为满足G约束条件的代码比特串。
右端处理编码器(1)207b执行右端处理，从数据串中提取出包含了右端的可能违反I约束条件的0比特串的右端最大位数比特串，并用保留了所提取的比特串的特定比特串的地址串替换所提取的比特串。因此，可以把信息比特串编码为满足I约束条件的代码比特串。
再进一步，左端处理编码器207c执行左端处理，从数据串中提取出包含了左端的可能违反I约束条件的0比特串的左端最大位数比特串，并用保留了该比特串的特定比特串的地址串替换所提取的比特串。因此，可以把信息比特串编码为满足I约束条件的代码比特串。
再进一步，中间处理编码器207d执行中间处理，将数据串等分为两个，在通过等分获得的数据串之间的各个边界处提取包含可能违反I约束条件的0比特串的最大位数比特串，并用保留了所提取的比特串的特定比特串的地址串替换所提取的比特串。交织编码器207e执行交织处理，从中间处理解码器207d执行将数据串两等分的中间处理而获得的每个数据串中一个接一个地提取比特，并依次排列所提取的比特以形成新的比特串，用于数据串的替换。因此，可以把信息比特编码为满足I约束条件的代码比特串。
再进一步，替换法编码器(2)207f从数据串中的违反G约束条件的比特串中提取最大位数的比特串，并用所提取比特串的地址串替换所提取的比特串。因此，可以把信息比特编码为同时满足G约束条件和I约束条件的代码比特串。
再进一步，右端处理编码器(2)207g执行右端处理，提取包含了右端的可能违反G约束条件的0比特串的最大位数比特串，并用保留了所提取的比特串中的特定比特串的地址串替换所提取的比特串。因而可以实现编码为同时满足代码比特串之间的G约束条件和I约束条件的高编码率的代码比特串。
更进一步，当数据串短于最大位数并且该数据串可能违反G约束条件时，右端处理编码器(2)207g执行右端处理，改变数据串左侧的地址串的定界符的值，并用留有该数据串的特定比特串的数据串代替该数据串。因此，即使位数不同的信息比特串也能被编码为满足同一约束条件的高编码率的代码比特串。
再进一步，当代码比特串右端的比特串、代码比特串右边的比特串的先导部分和代码比特串右边的代码比特串左端的比特串违反G约束条件时，右端处理编码器(2)207g执行右端处理，用特定的地址串替换右端的比特串，并反转右侧的代码比特串的先导部分的值。因此，可以防止违反相邻代码比特串之间的约束。
此处，虽然描述了本发明的实施例，但在上面描述的本发明的技术思想的范围内，可以用上述实施例以外的不同实施例来实现本发明。
例如，根据本实施例，描述了预定数为2的X约束条件(即I约束条件)用于编码的情况。但这不是限制性的。本发明可以应用于预定数为2之外的任何数的X约束条件(例如预定数为3或4的X约束条件)用于编码的情况。
另外，在本实施例中，描述了信息比特串为200比特的情况。这不是限制性的。本实施例可以应用于信息比特串不是200比特的情况，也就是说，例如信息比特串为207比特或208比特。
根据本发明，可以对满足关于0游程的多个约束条件的高编码率RLL码进行编码和解码。
此外，根据本发明，该装置可用于满足关于0游程的多个约束条件的高编码率RLL码。
另外，根据本发明，该装置可用于同时满足G约束条件和X约束条件的高编码率RLL码。
此外，根据本发明，可以把信息比特串编码为满足G约束条件的代码比特串。
另外，根据本发明，可以把信息比特串编码为满足X约束条件的代码比特串。
此外，根据本发明，可以把信息比特串编码为同时满足G约束条件和X约束条件的代码比特串。
另外，根据本发明，可以实现编码为同时满足代码比特串之间的G约束条件和X约束条件的高编码率的代码比特串。
此外，根据本发明，即使位数不同的信息比特串也可以被编码为满足同一约束的高编码率的代码比特串。
虽然为了完整和清楚的公开，结合特定的实施例描述了本发明，但所附权利要求并不因此受限，而是应该解释为涵盖本领域技术人员所能想到的公平地落在本文所阐明的基本教示范围之内的各种改进和替代结构。

Claims (20)

1.一种记录再生装置，包括：
编码器，其将作为指示信息语言的多个连续比特的信息比特串编码为作为指示代码语言的多个连续比特的代码比特串；以及
解码器，其将所述代码比特串解码为所述信息比特串，
其中，所述编码器包括编码单元，所述编码单元将所述信息比特串编码为代码比特串，所述代码比特串是满足关于连续0串的多个约束条件的游程长度受限码，并且
所述解码器包括将所述编码单元编码的所述代码比特串解码为所述信息比特串的解码单元。
2.根据权利要求1所述的记录再生装置，其中，
所述代码比特串位于相应代码比特的头部，并且包括：
1位数据的先导部分，用于确定所述信息比特串是否包含违反所述约束条件的比特串；
地址串，表示违反所述约束条件的比特串的地址信息；和
通过从所述信息比特中排除违反所述约束条件的比特串而获得的数据串，
所述地址串包括：
违反所述约束条件的比特串的位置信息；
指示对所述数据串进行交织处理的次数的标记；以及
确定所述地址串之后的比特串是另一地址串还是数据串的定界符，
所述记录再生装置进一步包括：
替换处理单元，其用所述地址串替换违反所述约束条件的比特串；以及
交织处理单元，其将所述数据串划分成多个比特串，从所述多个比特串中一个接一个地依次提取比特，顺序地排列所提取的比特以生成新的比特串，并对所述数据串和所述新比特串进行交换，并且
所述编码单元多次地交替执行所述替换处理单元的替换处理和所述交织处理单元的交织处理，以将所述信息比特串编码为满足所述约束条件的代码比特串。
3.根据权利要求1所述的记录再生装置，其中，
所述约束条件包括：
G约束条件，其限制所述信息比特串中连续0的最大位数；以及
X约束条件，其限制所述信息比特串中每预定数目比特的连续0的最大位数，并且
所述编码单元将所述信息比特串编码为既满足G约束条件又满足X约束条件的代码比特串。
4.根据权利要求1所述的记录再生装置，还包括第一替换处理单元，其从违反所述G约束条件的比特串中提取所述最大位数的比特串，并用所述地址串替换所提取的比特串，其中
所述编码单元使用所述第一替换处理单元将所述信息比特串编码为满足所述G约束条件的代码比特串。
5.根据权利要求1所述的记录再生装置，还包括第一右端处理单元，其从所述数据串中提取包含了可能违反所述X约束条件的右端0比特串的右端的所述最大位数的比特串，并用保留了所提取的比特串中的特定比特串的所述地址串来替换该比特串，其中，
所述编码单元使用所述第一右端处理单元将所述信息比特串编码为满足所述X约束条件的代码比特串。
6.根据权利要求1所述的记录再生装置，还包括左端处理单元，其提取包含了可能违反所述X约束条件的左端0比特串的左端的所述最大位数的比特串，并用保留了所提取的比特串中的特定比特串的所述地址串来替换该比特串，
其中，所述编码单元使用所述左端处理单元将所述信息比特串编码为满足所述X约束条件的代码比特串。
7.根据权利要求1所述的记录再生装置，还包括：
中间处理单元，其将所述数据串划分成预定的数目，在通过等分而获得的多个数据串之间的每个边界处提取包含可能违反所述X约束条件的0比特串的所述最大位数的比特串，并用保留了所提取的比特串中的特定比特串的所述地址串来替换该比特串；以及
交织处理单元，其从所述中间处理单元执行将所述数据串等分为预定数目的中间处理而获得的每个数据串中一个接一个地提取比特，并依次排列所提取的比特以形成新比特串，并对所述数据串和所述新比特串进行交换，其中
所述编码单元使用所述中间处理单元和所述交织处理单元将所述信息比特串编码为满足所述X约束条件的信息比特串。
8.根据权利要求1所述的记录再生装置，还包括第二替换处理单元，其从违反所述G约束条件的比特串中提取所述最大位数的比特串，并用所提取的比特串的所述地址串替换所提取的比特串，其中，
所述编码单元使用所述第二替换处理单元将所述信息比特串编码为同时满足所述G约束条件和所述X约束条件的代码比特串。
9.根据权利要求1所述的记录再生装置，还包括第二右端处理单元，其从所述数据串中提取包含可能违反所述G约束条件的右端0比特串的所述最大位数的比特串，并用保留了所提取的比特串中的特定比特串的所述地址串替换所提取的比特串，其中
所述编码单元使用所述第二右端处理单元将所述信息比特串编码为满足代码比特串之间的所述G约束条件和所述X约束条件的高编码率的代码比特串。
10.根据权利要求1所述的记录再生装置，其中，
当所述数据串短于所述最大位数并且所述数据串可能违反所述G约束条件时，所述第二右端处理单元改变所述数据串左侧的所述地址串的定界符的值，并用保留了所述数据串的特定比特串的数据串替换所述数据串。
11.根据权利要求1所述的记录再生装置，其中，
当所述代码比特串右端的比特串、所述代码比特串右边的代码比特串的先导部分和所述代码比特串右边的代码比特串左端的比特串违反所述G约束条件时，所述第二右端处理单元用特定的地址串替换所述右端的比特串，然后反转所述右边的代码比特串的先导部分的值。
12.根据权利要求4所述的记录再生装置，其中，所述第一和第二替换处理单元使用地址-代码转换表生成所述地址串，在所述地址-代码转换表中排除了可能违反所述G约束条件和所述X约束条件的比特串。
13.根据权利要求8所述的记录再生装置，其中，所述第一和第二替换处理单元使用地址-代码转换表生成所述地址串，在所述地址-代码转换表中排除了可能违反所述G约束条件和所述X约束条件的比特串。
14.一种记录再生方法，包括：
将作为指示信息语言的多个连续比特的信息比特串编码为作为指示代码语言的多个连续比特的代码比特串；以及
将所述代码比特串解码为所述信息比特串，
其中，所述编码包括将所述信息比特串编码为代码比特串，所述代码比特串是满足关于连续0串的多个约束条件的游程长度受限码，并且
所述解码包括将所述编码操作中编码的所述代码比特串解码为所述信息比特串。
15.根据权利要求14所述的记录再生方法，其中，
所述代码比特串位于相应代码比特的头部，并且包括：
1位数据的先导部分，用于确定所述信息比特串是否包含违反所述约束条件的比特串；
地址串，表示违反所述约束条件的比特串的地址信息；和
通过从所述信息比特中排除违反所述约束条件的比特串而获得的数据串，
所述地址串包括：
违反所述约束条件的比特串的位置信息；
指示对所述数据串进行交织处理的次数的标记；以及
确定所述地址串之后的比特串是另一地址串还是数据串的定界符，
所述记录再生方法进一步包括：
用所述地址串替换违反所述约束条件的比特串；以及
交织处理，该交织处理包括：
将所述数据串划分成多个比特串；
从所述比特串中一个接一个地依次提取比特；
顺序地排列所提取的比特以生成新的比特串；以及
对所述数据串和所述新比特串进行交换，并且
所述编码包括多次地交替执行所述替换和所述交织，以将所述信息比特串编码为满足所述约束条件的代码比特串。
16.根据权利要求14所述的记录再生方法，其中，
所述约束条件包括：
G约束条件，其限制所述信息比特串中连续0的最大位数；以及
X约束条件，其限制所述信息比特串中每预定数目比特的连续0的最大位数，并且
所述编码包括将所述信息比特串编码为同时满足所述G约束条件和所述X约束条件的代码比特串。
17.一种计算机程序，其使计算机执行：
将作为指示信息语言的多个连续比特的信息比特串编码为作为指示代码语言的多个连续比特的代码比特串；以及
将所述代码比特串解码为所述信息比特串，
其中，所述编码包括将所述信息比特串编码为代码比特串，所述代码比特串是满足关于连续0串的多个约束条件的游程长度受限码，并且
所述解码包括将所述编码操作中编码的所述代码比特串解码为所述信息比特串。
18.根据权利要求17所述的计算机程序，其中，
所述代码比特串位于相应代码比特的头部，并且包括：
1位数据的先导部分，用于确定所述信息比特串是否包含违反所述约束条件的比特串；
地址串，表示违反所述约束条件的比特串的地址信息；和
通过从所述信息比特中排除违反所述约束条件的比特串而获得的数据串，
所述地址串包括：
违反所述约束条件的比特串的位置信息；
指示对所述数据串进行交织处理的次数的标记；以及
确定所述地址串之后的比特串是另一地址串还是数据串的定界符，
所述计算机程序还使计算机执行：
用所述地址串替换违反所述约束条件的比特串；以及
交织处理，该交织处理包括：
将所述数据串划分成多个比特串；
从所述比特串中一个接一个地依次提取比特；
顺序地排列所提取的比特以生成新的比特串；以及
对所述数据串和所述新比特串进行交换，并且
所述编码包括多次地交替执行所述替换和所述交织，以将所述信息比特串编码为满足所述约束条件的代码比特串。
19.根据权利要求17所述的计算机程序，其中，
所述约束条件包括：
G约束条件，其限制所述信息比特串中连续0的最大位数；以及
X约束条件，其限制所述信息比特串中每预定数目比特的连续0的最大位数，并且
所述编码包括将所述信息比特串编码为同时满足所述G约束条件和所述X约束条件的代码比特串。
20.一种计算机可读记录介质，其存储有使计算机执行下列操作的程序：
将作为指示信息语言的多个连续比特的信息比特串编码为作为指示代码语言的多个连续比特的代码比特串；以及
将所述代码比特串解码为所述信息比特串，
其中，所述编码包括将所述信息比特串编码为代码比特串，所述代码比特串是满足关于连续0串的多个约束条件的游程长度受限码，并且
所述解码包括将所述编码操作中编码的所述代码比特串解码为所述信息比特串。
CN2004100982105A 2004-04-12 2004-11-30 记录再生装置 Expired - Fee Related CN1684182B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-117239 2004-04-12
JP2004117239A JP4536412B2 (ja) 2004-04-12 2004-04-12 記録再生装置および信号処理回路
JP2004117239 2004-04-12

Publications (2)

Publication Number Publication Date
CN1684182A true CN1684182A (zh) 2005-10-19
CN1684182B CN1684182B (zh) 2010-08-11

Family

ID=34930778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100982105A Expired - Fee Related CN1684182B (zh) 2004-04-12 2004-11-30 记录再生装置

Country Status (5)

Country Link
US (1) US7138931B2 (zh)
EP (1) EP1587101A1 (zh)
JP (1) JP4536412B2 (zh)
KR (1) KR100675115B1 (zh)
CN (1) CN1684182B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350544A (zh) * 2012-05-29 2015-02-11 国际商业机器公司 用于记录的部分反向级联调制码
CN109587108A (zh) * 2017-09-29 2019-04-05 硅工厂股份有限公司 数据通信系统及其数据发送装置和数据接收装置
US10680655B2 (en) 2012-05-29 2020-06-09 International Business Machines Corporation Partial reverse concatenation for data storage devices using composite codes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69908366T2 (de) * 1999-10-21 2003-12-04 Sony International (Europe) Gmbh SOVA Turbodekodierer mit kleinerer Normalisierungskomplexität
US7397397B1 (en) * 2005-11-17 2008-07-08 Cisco Technology, Inc. Method and system for breaking repetitive patterns to reduce transmission errors
JP2007242066A (ja) 2006-03-03 2007-09-20 Fujitsu Ltd Ｍｔｒ符号化方法、ｍｔｒ復号方法、ｍｔｒ符号器、ｍｔｒ復号器及び磁気記録装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220568A (en) * 1988-05-31 1993-06-15 Eastman Kodak Company Shift correcting code for channel encoded data
US5635933A (en) * 1995-06-30 1997-06-03 Quantum Corporation Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel
KR100370416B1 (ko) * 1996-10-31 2003-04-08 삼성전기주식회사 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
WO1998044633A2 (en) * 1997-04-01 1998-10-08 Seagate Technology, Inc. Maximum transition run length code
JP3998307B2 (ja) * 1997-12-25 2007-10-24 富士通株式会社 磁気ディスク装置及び磁気ディスク装置のエラー訂正方法
US6046691A (en) 1998-04-13 2000-04-04 Lucent Technologies Inc. Rate 16/17 (0,5) modulation code apparatus and method for partial response magnetic recording channels
US6456208B1 (en) 2000-06-30 2002-09-24 Marvell International, Ltd. Technique to construct 32/33 and other RLL codes
JP4198904B2 (ja) 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350544A (zh) * 2012-05-29 2015-02-11 国际商业机器公司 用于记录的部分反向级联调制码
CN104350544B (zh) * 2012-05-29 2018-05-11 国际商业机器公司 使用用于记录的部分反向级联调制码的数据存储系统
US10484018B2 (en) 2012-05-29 2019-11-19 International Business Machines Corporation Partial reverse concatenation for data storage devices using composite codes
US10680655B2 (en) 2012-05-29 2020-06-09 International Business Machines Corporation Partial reverse concatenation for data storage devices using composite codes
US11381258B2 (en) 2012-05-29 2022-07-05 Awemane Ltd. Partial reverse concatenation for data storage devices using composite codes
CN109587108A (zh) * 2017-09-29 2019-04-05 硅工厂股份有限公司 数据通信系统及其数据发送装置和数据接收装置
CN109587108B (zh) * 2017-09-29 2022-03-04 硅工厂股份有限公司 数据通信系统及其数据发送装置和数据接收装置

Also Published As

Publication number Publication date
JP2005302154A (ja) 2005-10-27
US20050225458A1 (en) 2005-10-13
EP1587101A1 (en) 2005-10-19
JP4536412B2 (ja) 2010-09-01
CN1684182B (zh) 2010-08-11
US7138931B2 (en) 2006-11-21
KR20050099932A (ko) 2005-10-17
KR100675115B1 (ko) 2007-01-29

Similar Documents

Publication Publication Date Title
CN100344067C (zh) 信号解码电路
CN1112772C (zh) 用于数字数据信道编码和信道解码的设备和方法
CN1037794A (zh) 数字式数据录放装置
CN1198282C (zh) 扰频数据及记录信息的方法、代码记录和再现设备
CN1214386C (zh) 记录方法、记录装置、再生方法、再生装置以及记录介质
CN1275262A (zh) 调制装置与方法、解调装置与方法以及提供介质
CN1808610A (zh) 使用周期性变化的符号映射对数据施加调制约束的技术
CN101064162A (zh) 纠错装置、编码器、解码器、方法以及信息存储装置
CN101047388A (zh) 纠错装置
CN1145146A (zh) 数据编码方法及数据译码方法
CN1447578A (zh) 单个归并位直流压缩运行长度受限编码
CN1498407A (zh) 调制装置和方法及dsv控制比特生成方法
CN1701517A (zh) 译码装置和方法、程序存储媒体和程序
CN1684182A (zh) 记录再生装置
CN1819046A (zh) 加扰器、去扰器和方法，以及盘片设备
CN1467727A (zh) 信息记录和再现装置，光盘装置以及数据再现方法
CN1349648A (zh) 将二元信息信号的数据比特流转换成约束二元信道信号数据比特流的方法、用于编码的设备,包括约束二元信道信号数据比特流的信号,记录载体和用于解码的设备
CN1909100A (zh) 误差检测码计算电路、误差检测码计算方法以及记录设备
US9431053B2 (en) Run-length limited (RLL) codes
CN1860546A (zh) 内插时序恢复数据重现设备、记录/重现系统、和内插滤波器
CN1647390A (zh) 用于编码的信号、存储介质、方法和设备，用于解码的方法和设备
CN1494766A (zh) 调制设备和方法以及dsv控制比特产生方法
CN1235219C (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
CN1127227C (zh) 利用按照时间变化制约代码的通道的信号空间检测器
CN1650364A (zh) 数据记录再现装置以及数据记录再现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20181130