CN101064162A - 纠错装置、编码器、解码器、方法以及信息存储装置 - Google Patents

纠错装置、编码器、解码器、方法以及信息存储装置 Download PDF

Info

Publication number
CN101064162A
CN101064162A CNA2006101427955A CN200610142795A CN101064162A CN 101064162 A CN101064162 A CN 101064162A CN A2006101427955 A CNA2006101427955 A CN A2006101427955A CN 200610142795 A CN200610142795 A CN 200610142795A CN 101064162 A CN101064162 A CN 101064162A
Authority
CN
China
Prior art keywords
reed
data
solomon
parity checking
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101427955A
Other languages
English (en)
Inventor
伊东利雄
森田俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101064162A publication Critical patent/CN101064162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供了纠错装置、编码器、解码器、方法以及信息存储装置。编码器把扇区数据相邻地连接至在里德所罗门编码中生成的第一RS奇偶校验的数据分成多个块，并使各块经受循环汉明编码，以生成汉明奇偶校验。随后，使把汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二RS奇偶校验，并且输出第一RS奇偶校验和第二RS奇偶校验相邻地连接至扇区数据的编码数据。解码器把扇区数据和第一RS奇偶校验分成n块和循环汉明编码，排列其奇偶校验，利用第二RS奇偶校验通过里德所罗门解码来修正奇偶校验中的误码，接着，通过循环汉明解码修正块中的1比特误码，并且还利用第一RS奇偶校验通过里德所罗门解码修正2个或更多比特的误码。

Description

纠错装置、编码器、解码器、方法以及信息存储装置
技术领域
本发明涉及用于修正要按m比特误码占优序列传送的数据中的误码的纠错装置、编码器、解码器、方法以及信息存储装置，具体地说，涉及用于修正要在诸如磁盘装置的1比特误码占优记录/再现系统中传送的数据中的误码的纠错装置、编码器、解码器、方法以及信息存储装置。
背景技术
通常，在磁盘装置或光盘装置中，已经将里德所罗门码(RS码)用作ECC码，ECC码是纠错码。在类似常规PRML通道的易于发生长误码的情况下，可以把里德所罗门码视为最优纠错码。同时，作为磁盘装置方面的下一代纠错技术，低密度奇偶校验校验码(即，LDPC码)引起注意，而且，用于磁盘装置的LDPC码得到了积极的研究。LDPC码在修正随机误码时性能非常优异。然而，因为LDPC码涉及例如误码基底(errorfloor)的问题，所以在根据LDPC码解码之后需要根据ECC码进行纠错。其中，误码基底被称为这样一种现象，即，其中，在纠错码中，虽然在低SNR(信噪功率比)区域中解码误码率随着噪声功率减小而快速改进，但是在高SNR区域中，即使减小噪声功率，误码率也几乎得不到改进。
然而，在根据这种常规LDPC码解码中输出的数据的误码中，1比特误码占优，并且在根据里德所罗门码的纠错中对1比特误码分配了1个码元；由此，存在这样一个问题，即，可修正的1比特误码的最大数量受到限制，并且不能执行有效的1比特纠错。
发明内容
根据本发明，提供了一种使得纠错能够适于具有许多1比特误码的序列(如LDPC码)的纠错装置、编码器、解码器、方法，以及信息存储装置。
(装置)
本发明提供了一种纠错装置(ECC装置)。本发明是一种纠错装置，即，该纠错装置具有编码器和解码器，该编码器和解码器用于修正要在包括1比特误码占优记录介质的记录/再现系统中传送的数据中的误码，所述纠错装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入要记录至所述记录介质的单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第三编码单元，该第三编码单元使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据后的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入从所述记录介质读取数据，该数据为其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码单元，该汉明编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第一纠错单元，该第一纠错单元使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
其中，如果其中所述汉明奇偶校验排列成一行的数据超过里德所罗门码的最大码长度，则所述编码器的所述第三编码单元把该数据分成多段数据，并且使各段分割数据都经受里德所罗门编码，以生成多个第二里德所罗门奇偶校验；并且
所述编码器的所述输出单元输出其中所述第一里德所罗门奇偶校验和所述多个第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据。
如果所述多个第二里德所罗门奇偶校验相邻地连接至所述单位数据，则所述解码器的所述第一纠错单元对应于所述多个第二里德所罗门奇偶校验地分割其中所述汉明奇偶校验排列成一行的数据，并且使各段分割数据与对应的第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码。
本发明提供了一种编码器。本发明提供了这样一种编码器，即，该编码器用于执行编码，以对要在包括1比特误码占优记录介质的记录/再现系统中传送的数据进行纠错，所述编码器的特征在于具有：
输入单元，该输入单元输入要记录至所述记录介质的单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第三编码单元，该第三编码单元使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据。
本发明提供了一种解码器。本发明提供了这样一种解码器，即，该解码器用于对被编码以对要在包括1比特误码占优记录介质的记录/再现系统中传送的数据进行纠错的编码数据进行解码，所述解码器的特征在于具有：
输入单元，该输入单元输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码单元，该汉明编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第一纠错单元，该第一纠错单元使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
本发明提供了这样一种纠错装置，即，该纠错装置具有编码器和解码器，该编码器和解码器用于修正要按m比特误码占优序列传送的数据中的误码。本发明的这种纠错装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第三编码单元，该第三编码单元使其中所述m比特修正奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
m比特修正编码单元，该m比特修正编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第一纠错单元，该第一纠错单元使其中所述m比特修正奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述m比特修正奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的m比特修正奇偶校验一起经受解码，以修正各所述块中的m比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正m比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除m比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
(方法)
本发明提供了一种纠错方法。本发明提供了这样一种纠错方法，即，该纠错方法具有编码步骤和解码步骤，该编码步骤和解码步骤用于修正要在包括1比特误码占优记录介质的记录/再现系统中传送的数据中的误码，该纠错方法的特征在于，
所述编码步骤包括以下步骤：
输入步骤，该输入步骤输入要记录至所述记录介质的单位长度数据，
第一编码步骤，该第一编码步骤使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码步骤，该第二编码步骤将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第三编码步骤，该第三编码步骤使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出步骤，该输出步骤输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码步骤包括以下步骤：
输入步骤，该输入步骤输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码步骤，该汉明编码步骤把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受循环汉明编码，以生成汉明奇偶校验，
第一纠错步骤，该第一纠错步骤使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错步骤，该第二纠错步骤使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错步骤，该第三纠错步骤使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出步骤，该输出步骤输出经纠错的单位长度数据。
本发明提供了一种纠错方法，该纠错方法包括编码步骤和解码步骤，该编码步骤和解码步骤用于修正要按m比特误码占优序列传送的数据中的误码，所述纠错方法的特征在于，
所述编码步骤包括以下步骤：
输入步骤，该输入步骤输入单位长度数据，
第一编码步骤，该第一编码步骤使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码步骤，该第二编码步骤将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第三编码步骤，该第三编码步骤使其中所述m比特修正奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出步骤，该输出步骤输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码步骤包括以下步骤：
输入步骤，该输入步骤输入其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
m比特修正编码步骤，该m比特修正编码步骤把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第一纠错步骤，该第一纠错步骤使其中所述m比特修正奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述m比特修正奇偶校验中的误码，
第二纠错步骤，该第二纠错步骤使各所述块与经纠错的m比特修正奇偶校验一起经受解码，以修正所述块中的m比特误码，
第三纠错步骤，该第三纠错步骤使其中排列好已修正m比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除m比特误码以外的其它误码，以及
输出步骤，该输出步骤输出经纠错的单位长度数据。
(信息存储装置)
本发明提供了一种信息存储装置。本发明提供了这样一种信息存储装置，即，该信息存储装置具有包括1比特误码占优记录介质的记录/再现系统，和具有编码器和解码器的纠错装置，该编码器和解码器用于修正要在所述记录/再现系统中传送的数据中的误码，所述信息存储装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入要记录至所述记录介质的单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受循环汉明编码，以生成汉明奇偶校验，
第三编码单元，该第三编码单元使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码单元，该汉明编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受循环汉明编码，以生成汉明奇偶校验，
第一纠错单元，该第一纠错单元使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
根据本发明，作为针对记录/再现系统的具有许多1比特误码的序列(如LDPC码)的纠错，通过利用其中组合了里德所罗门码(用于修正除1比特误码以外的其它误码)和汉明码(用于修正1比特误码)的连接码来进行编码和解码，如果其与里德所罗门码的奇偶校验长度相同，则根据里德所罗门码可以增加修正的1比特误码的数量，并且可以针对在根据LDPC码的解码输出中频繁出现的1比特误码执行高效的纠错。
而且，在根据LDPC码的解码输出中几乎不出现两个或更多比特的误码，由此不太需要增强根据里德所罗门码的修正能力。结果，可以减小利用连接码的奇偶校验长度，以执行高效的纠错。根据下面参照附图的详细文字说明，将更加清楚本发明的上述和其它目的、特征以及优点。
附图说明
图1是示出应用了本发明的磁盘装置的实施例的说明图；
图2A和2B是示出在图1中的硬盘控制器、读取通道以及头部IC中的记录/再现系统的配置的框图；
图3是图2A和2B中的ECC编码器的功能配置的框图；
图4A到4F是图3中的ECC编码器的编码处理的说明图；
图5是在本实施例的编码处理中的交错配置的说明图；
图6A和6B是图4A到4F中的ECC编码器的编码处理的流程图；
图7是图2A和2B中的ECC解码器的功能配置的框图；
图8A到8J是图7中的ECC解码器的解码处理的说明图；
图9A到9I是针对涉及图5中的交错的编码数据执行的解码处理的说明图；
图9J到9L是接着图9A到9I的解码处理的说明图；
图10A到10B是图7中的ECC解码器的解码处理的流程图。
具体实施方式
图1是应用了本发明的磁盘装置的框图。在图1中，称为硬盘驱动器(HDD)的磁盘装置10包括盘容器(disk enclosure)12和控制电路板14。在盘容器12中设置有主轴马达16，并且主轴马达16的按诸如4200rpm的恒定转速转动的转轴接合有磁盘(存储介质)20-1和20-2。在盘容器12中设置有音圈马达18。音圈马达18具有安装在头部致动器的臂前端的头部22-1到22-4，并且执行头部相对于磁盘20-1和20-2的记录面的定位。写入头部器件和读取头部器件一体安装在头部22-1到22-2上。头部22-1到22-4针对磁盘20-1和20-2使用的磁记录方法可以是纵向记录方法或者是垂直记录方法。头部22-1和22-2经由信号线连接至头部IC24(也称为“前置放大器”)。头部IC 24基于来自用作上级装置的主机的写入命令或读取命令，根据头部选择信号选择一个头部，由此执行写入或读取。在控制电路板14中设置有MPU 26，并且针对MPU 26的总线28设置有存储利用RAM的控制程序和控制数据的存储器30，以及存储利用FROM的控制程序等的非易失性存储器32。另外，在MPU 26的总线28上，设置有主机接口控制单元34、用于控制缓冲存储器38的缓冲存储器控制单元36、用作格式化器的硬盘控制器40、用作写入调制单元和读取调制单元的读取通道42、以及用于控制音圈马达18和主轴马达16的马达驱动器控制单元44。磁盘装置10基于来自主机的命令执行写入处理和读取处理。下面，对磁盘装置中的标准操作进行描述。当主机接口控制单元34从主机接收到写入命令和写入数据时，由MPU 26解码该写入命令，并且根据需要把接收到的写入数据存储在缓冲存储器38中。接着，通过硬盘控制器40将该接收到的写入数据转换成预定数据格式，并且通过ECC编码处理向其增加ECC码。在读取通道42中的写入调制系统中执行LDPC码转换和记录补偿之后，例如，经由写入放大器的头部IC 24将其从选择的头部22-1的写入头部写入至磁盘20-1中。此时，从MPU 26向马达驱动器控制单元44提供头部定位信号，通过音圈马达18使头部查找命令指定的目标轨道，接着，将该头部放到该轨道上，以执行跟随控制。同时，当主机接口控制单元34从主机接收到读取命令时，MPU 26解码该读取命令，并且放大器放大从在头部IC 24的头部选择中选择的读取头部读取到的读取信号。接着，将该经放大的读取信号输入到读取通道42的读取调制系统，通过通道解码和LDPC解码来解调该读取数据，并且通过在硬盘控制器40中执行ECC解码处理来检测并修正误码。接着，将读取信号缓冲到缓冲存储器38，并且把该读取数据从主机接口控制单元34传递到主机。
图2A和2B是示出图1中的硬盘控制器、读取通道以及头部IC中的记录/再现系统的配置的框图。在图2A和2B中，磁盘装置的记录/再现系统包括硬盘控制器40、读取通道42、以及头部IC 24。记录系统包括：硬盘控制器40的应用了本实施例的CRC编码器46、MTR编码器48以及ERC编码器50；设置在读取通道42中的LDPC编码器52、记录补偿器54以及驱动器56；以及头部IC 24的驱动器58。在硬盘控制器40中通过格式化处理将写入数据分成作为单位长度数据的扇区数据，并且在CRC编码器46中使该扇区数据经受CRC编码，接着，通过MTR编码器48的MTR编码将经受了CRC编码的扇区数据转换成满足限制条件的数据序列。随后，通过用作本发明实施例的ECC编码器50的编码处理向该数据序列添加奇偶校验，并且将该数据序列传送至读取通道42。在读取通道42中，在LDPC编码器52执行LDPC编码之后，记录补偿器54执行补偿过程，在该补偿过程中，在切换磁化的相邻部分处稍微扩展切换间隔。接着将经补偿过的数据序列从驱动器56输出至头部IC 24的驱动器58，并且使写入电流从驱动器58流向头部的记录器件，由此，将该数据序列记录到磁盘上。另一方面，再现系统包括：头部IC 24的放大器60；设置在读取通道42中的TA(热不平度)检测器62、可变增益放大器64、低通滤波器66、AD转换器68、FIR滤波器70、通道解码器72，以及LDPC解码器74；以及设置在硬盘控制器40中的用作本发明实施例的ECC解码器80、MTR解码器82，以及CRC解码器84。而且，在读取通道42的再现系统中设置有PLL电路76和自动增益控制器78。首先，在头部IC 24的放大器60中放大读取器件从磁盘读取的模拟读取电压信号，接着，将该模拟读取电压信号传送至读取通道42。在读取通道42中，在TA检测器62执行了热不平度的检测过程之后，经由可变增益放大器64、低通滤波器66以及AD转换器68将传送来的模拟读取电压信号转换成数字信号。随后，在FIR滤波器70执行波形均衡之后，通道解码器72和LDPC解码器74执行迭代解码。PLL电路76控制AD转换器68对信号进行采样的定时。自动增益控制器78控制增益，以使可变增益放大器64的输出电平达到恒定电平。把来自读取通道42的数字信号传送至硬盘控制器40，并且执行由用作本发明实施例的ECC解码器80进行的纠错。接着，在MTR解码器82进行MTR解码和CRC解码器84进行CRC解码之后，把经解码的数字信号作为再现数据输出。
图3是示出图2A和2B中的ECC编码器的实施例的功能配置的框图。在图3中，ECC编码器50包括输入单元86、第一编码单元88、第二编码单元90、第三编码单元92，以及输出单元94。ECC编码器50的编码处理的过程包括下面三个处理：
(1)利用里德所罗门码进行编码；
(2)利用循环汉明码进行编码；以及
(3)利用里德所罗门码针对通过循环汉明编码获得的奇偶校验进行编码。
更具体地，输入单元86输入作为要记录至磁盘的单位长度数据的扇区数据并且将其保存在存储器96中。第一编码单元88使该扇区数据经受里德所罗门编码，由此生成第一RS奇偶校验。第二编码单元90将其中扇区数据与第一RS奇偶校验连续的数据分成预定数量n块，并且使各块经受循环汉明编码，由此生成汉明奇偶校验。第三编码单元92通过使其中由第二编码单元90生成的汉明奇偶校验排列成一行的数据经受里德所罗门编码来生成第二RS奇偶校验。输出单元94输出编码数据(码字)，在编码数据中，由第一编码单元88生成的第一RS奇偶校验和由第三编码单元92生成的第二RS奇偶校验接着保存在存储器96中的扇区数据。
图4A到4F是示出图3中的ECC编码器50执行的编码处理的细节的说明图。图4A示出了要输入到ECC编码器50的与一个扇区相对应的扇区数据110，并且该扇区数据110具有例如4100比特的数据长度。通过第一编码单元88使图4A中的扇区数据110经受如图4B所示的里德所罗门编码，并且把通过该编码生成的由“RS1-P”表示的第一RS奇偶校验112设置在扇区数据110的前面。其中，如果里德所罗门码的码元长度是q1比特，而修正码元的数量是t1，则第一RS奇偶校验112具有的奇偶校验比特长度＝(2×q1×t1)比特。例如，在本实施例中，根据第一编码单元88的里德所罗门码的码元长度是q1＝10比特，而修正码元的数量t1是t1＝4码元；从而在这种情况下，第一RS奇偶校验112的比特长度是：
(2×q1×t1)＝80比特。
第一编码单元88对扇区数据110执行的里德所罗门编码可以表示为“GF(210)、t＝4的里德所罗门编码”。接下来，第二编码单元90把图4B的在扇区数据110的头部处设置有第一RS奇偶校验的数据分成n个块114-1到114-n。接着，针对各分割数据114-1到114-n执行循环汉明编码，并且，把通过循环汉明编码获得的以码元“p1到pn”表示的汉明奇偶校验116-1到116-n设置在块114-1到114-n的头侧。针对按n划分的图4C和4D中的块114-1到114-n的循环汉明编码可以表示为“(码长度n′、信息长度k′的循环汉明编码”。其中，对于循环汉明编码，如果生成的多项式是超过GF(2)的m次本原多项式，则在最大码长度n′与最大信息长度k′之间存在这样的关联，即：
n′＝2^m-1
k′＝2^m-1-m。
在本实施例中，假设冥次m＝7，则n′＝127、k′＝120，从而这可以表示为“(n′、k′)＝(127、120)循环汉明编码”。N个块114-1到114-n中的每一个的块长度必须是k′或以下。因此，例如，当块长度是60比特时，执行循环汉明编码。在这种情况下，划分数量为n＝70。接着，如图4E所示，在第三编码单元92中，把在图4D中的循环汉明编码中获得的汉明奇偶校验116-1到116-n排列成一行，使排列后的汉明奇偶校验116-1到116-n经受里德所罗门编码，以生成第二RS奇偶校验118，并且把该第二RS奇偶校验118设置在头部。在针对汉明奇偶校验行的里德所罗门编码中，如果里德所罗门码的码元长度是q2比特，并且修正码元的数量是t2，则通过里德所罗门编码获得的第二RS奇偶校验118的奇偶校验比特长度是：
奇偶校验比特长度＝(2×q2×t2)比特。
例如，在本实施例中针对汉明奇偶校验行的里德所罗门编码中，码元长度q2＝7比特，并且修正码元的数量t2＝28码元，从而在这种情况下的奇偶校验比特长度是：
(2×q2×t2)＝392比特。
第二编码单元90执行的该特定里德所罗门编码可以表示为“GF(27)，t＝28的里德所罗门编码”。在该特定示例中，信息长度是70个码元，奇偶校验是56个码元，从而总计是126个码元。如图4E所示，其中把生成的第二RS奇偶校验118设置在汉明奇偶校验116-1到116-n的序列头部的码长度(126个码元)等于“GF(27)”的里德所罗门码的最大码长度(126个码元)。另一方面，如果其中按图4E中示出的方式把生成的第二RS奇偶校验118设置在汉明奇偶校验116-1到116-n的序列头部的码长度超过“GF(27)”的里德所罗门码的最大码长度，则如图5所示，把汉明奇偶校验116-1到116-n分成例如k段数据，并且使各段分割数据经受“GF(27)”的里德所罗门编码，以生成第二RS奇偶校验。再次参照图4A到4F，如图4F所示，输出单元94最终把第一编码单元88生成的第一RS奇偶校验112和第三编码单元92生成的第二RS奇偶校验118设置在扇区数据110的头部，并且将其输出为编码数据(码字)。在本实施例中，没有向扇区数据110添加在循环汉明编码中获得的汉明奇偶校验116-1到116-n并输出它们，而是把它们输出为通过进一步使汉明奇偶校验116-1到116-n经受里德所罗门编码获得的第二RS奇偶校验118；由此，可以减少多余的比特，并且可以改进ECC编码器的码率。
图6A和6B是图4A到4F中的由ECC编码器50执行的编码处理的流程图。在图6A和6B中，在编码处理中，在步骤S1中，输入单元86读取扇区数据，接着在步骤S2中，第一编码单元88使该扇区数据经受里德所罗门编码，以生成第一RS奇偶校验。随后，在步骤S3中，第二编码单元90把该扇区数据和第一RS奇偶校验分成n个块，接着在步骤S4中，第二编码单元90通过使各分割块经受循环汉明编码来生成汉明奇偶校验。接着，在步骤S5中，第三编码单元92把在汉明编码中获得的汉明奇偶校验排列成一行，接着，在步骤S6中，第三编码单元92通过使排列好的奇偶校验经受里德所罗门编码来生成第二RS奇偶校验。随后，在步骤S7中，输出单元96把第一RS奇偶校验和第二RS奇偶校验增加至所述扇区数据，并且将其输出为编码数据。重复步骤S1到S7的处理，直到在步骤S8完成了读取数据的全部扇区。如果排列好的奇偶校验和第二RS奇偶校验超过第二RS的最大码长度，则执行步骤S6′以代替步骤S6。
图7是示出所述实施例的功能配置的框图，示出了图2A和2B中的ECC解码器80的细节。在图7中，ECC解码器80包括输入单元98、汉明编码单元100、第一纠错单元102、第二纠错单元104、第三纠错单元105，以及输出单元106。输入单元98输入从磁盘读取并从读取通道输出的编码数据(即，其中在扇区数据的头部相邻地连接有第一RS奇偶校验和第二RS奇偶校验的编码数据)，并且将其保存在存储器108中。汉明编码单元100把其中第一RS奇偶校验相邻地连接至扇区数据的数据分成n块，并在各块中执行循环汉明编码，以生成汉明奇偶校验。第一纠错单元102使其中由汉明编码单元100生成的汉明奇偶校验排列成一行的数据与第二RS奇偶校验一起经受里德所罗门解码，而且如果在块的汉明奇偶校验中出现误码，则修正汉明奇偶校验中的误码。第二纠错单元104通过针对已经经受汉明奇偶校验纠错的各块执行循环汉明解码，来修正块中出现的1比特误码。第三纠错单元105排列已修正1比特误码的块，并且使它们和第一RS奇偶校验一起经受里德所罗门解码，以修正块中出现的除1比特误码以外的其他误码，即，两个或更多比特的误码。输出单元106输出已经经受纠错的数据，作为读取数据。
图8A到8J是示出图7中的ECC解码器执行的解码处理的细节的说明图。通过输入单元98输入图8A中示出的从磁盘读取并被解调的编码数据，并将其保存在存储器108中。该编码数据包括扇区数据110、第一RS奇偶校验112以及第二RS奇偶校验118。如图8B所示，汉明编码单元100把输入的编码数据中的扇区数据110和第一RS奇偶校验112分成n个块120-1到120-n。在此，作为示例，假定这样的情况，其中，在块120-1中出现了1比特误码124，而在块120-2中出现了由两个1比特误码126和128组成的2比特误码。如图8C所示，汉明编码单元100使n个分割块120-1到120-n经受循环汉明编码，并且如图8C所示，汉明编码单元100分别设置生成的汉明奇偶校验122-1到122-n。如果在块120-1到120-n中没有比特误码，则如图8C所示，通过循环汉明编码获得的汉明奇偶校验122-1到122-n等于在ECC编码器50侧计算的汉明奇偶校验116-1到116-n(图4A到4F)。然而，如果和块120-1和120-2一样存在误码比特124、126以及128，则输出与在ECC编码器50侧计算的对应块114-1和114-2的汉明奇偶校验116-1和116-2不同的比特序列，作为在ECC解码器80侧计算的汉明奇偶校验122-1和122-2，并且它们成为误码奇偶校验130和132。由此，第一纠错单元102类似于图8D地把通过循环汉明编码生成的包括误码奇偶校验130和132的汉明奇偶校验122-1到122-n排列成一行，并且使它们和第二RS奇偶校验118一起经受“GF(27)”的里德所罗门解码。如果在里德所罗门解码中奇偶校验误码的总数没有超过里德所罗门编码的修正码元数量t2，则如图8E所示，修正误码奇偶校验130和132，以修正奇偶校验。接着，在如图8F所示，第二纠错单元104执行分别向块120-1到120-n设置修正汉明奇偶校验122-1到122-n的重构之后，如图8G所示，通过循环汉明解码修正块120-1到120-n中出现的1比特误码。通过循环汉明解码修正块120-1中出现的1比特误码124。然而，无法解码块120-2中出现的由两个1比特误码126和128组成的2比特误码。在本实施例中，在图2A和2B中的读取通道42中示出的LDPC解码器74的LPDC解码中，1比特误码是大多数的。由此，为了防止对LDPC解码中频繁出现的1比特误码的解码的失败，在本实施例中，令人满意地增大第二RS奇偶校验118的里德所罗门解码的修正码元的数量t2的值是重要的。在本实施例中，如针对上述ECC编码器50所述，用于执行1比特纠错的里德所罗门码的修正码元的数量t2是t2＝28码元。接着，如图8H所示，第三纠错单元105排列已经经受1比特纠错的块120-1到120-n，并且使它们和第一RS奇偶校验112一起经受“GF(210)”的里德所罗门解码，以修正两个或更多比特的误码。通过里德所罗门解码修正保持在块120-2中的由1比特误码126和128组成的2比特误码。其中，在LDPC码中，1比特误码是大多数的，而两个或更多比特的误码不频繁出现，由此，作为第一RS奇偶校验112的修正能力的修正码元数量t1不需要很大。在本实施例中，如针对ECC编码器50所示，在该情况下里德所罗门码的修正码元的数量t1被限制到t1＝4码元。最后，如图8I所示，输出单元106输出从ECC解码器80输出的已经修正了输入的编码数据中包括的1比特误码和2比特误码的扇区数据110。
图9A到9I是针对伴随有图5中的交错配置的编码数据的解码处理的说明图。在伴随有该交错配置的编码数据中，如图9A中的ECC解码器输入所示，例如，在扇区数据110的前侧除了添加有第一RS奇偶校验112之外，还添加了两个第二RS奇偶校验118-1和118-2。因此，与图8A到8J相同的是，如图9B所示，在把包括扇区数据110和相邻地连接到扇区数据110的第一RS奇偶校验112的数据按n份分成块120-1到120-n之后，使块120-1到120-n中的各块经受循环汉明解码，以生成如图9C所示的汉明奇偶校验122-1到122-n。然而，在利用第二RS奇偶校验118的下一里德所罗门解码中，把在汉明解码中获得的汉明奇偶校验122-1到122-n分成两部分，即，分成图9D中的汉明奇偶校验122-1到122-j和图9F中的汉明奇偶校验122-j+1到122-n，并且如图9E和图9G所示，使它们分别与第二RS奇偶校验118-1和118-2相组合并经受第二RS解码，以修正汉明奇偶校验中的误码。与图8A到8J的情况相同的是图9H中的重构方面，其中，通过汉明解码针对图9I中的1比特纠错把经纠错后的汉明奇偶校验添加到块120-1到120-n，并且，在图9J到图9L中与第一RS奇偶校验112一起执行对两个或更多比特的纠错，以输出它们。
图10A和10B是图7中的ECC解码器执行的解码处理的流程图。如果存在一个第二RS奇偶校验，则在图10A和10B的解码处理中，在步骤S1中，输入单元98读取其中把第一RS奇偶校验添加到扇区数据的解码数据(进行解码之后)，在步骤S2中，把扇区数据和第一RS奇偶校验分成n块，而在步骤S3中，使各分割块经受循环汉明编码，以生成汉明奇偶校验。接着，排列汉明奇偶校验并使它们和第二RS奇偶校验一起经受里德所罗门解码，以修正奇偶校验。随后，在步骤S5中，把经修正的奇偶校验与相应的块相组合，并且通过循环汉明解码修正块中的1比特误码。而且，在步骤S6中，排列已修正其1比特误码的块，并且使它们和第一RS奇偶校验一起经受里德所罗门解码，以执行对两个或更多比特的修正。重复步骤S1到S6的这种过程，直到在步骤S7完成要读取全部扇区的过程。同时，如果存在多个第二RS奇偶校验，则执行步骤S4′以代替步骤S4，其中，在排列汉明奇偶校验之后，将它们分成与第二RS奇偶校验的数量相对应的多个块，并且使它们和与块相对应的第二RS奇偶校验一起经受里德所罗门解码，以修正奇偶校验。其中，在下文中，对通过本实施例中的ECC编码器50和ECC解码器80执行的纠错处理和仅通过里德所罗门码执行的常规纠错处理进行比较。首先，如果一个扇区的扇区数据是4100比特，而作为根据常规里德所罗门码进行纠错的添加至扇区数据的冗余比特是480比特，通过常规里德所罗门码可以修正多达24个码元的误码，其中1码元＝10比特。另一方面，在本实施例中，当图4B中的里德所罗门码的码元长度q1＝10比特，而修正码元的数量t1＝4比特时，而且，当图4E中的里德所罗门码的码元长度q2＝7比特，而修正码元的数量t2＝28比特时，在图4F中的编码数据中由第一RS奇偶校验112和第二RS奇偶校验118组成的奇偶校验长度是472比特，并且尽管是短奇偶校验长度，仍可以修正与28比特相对应的1比特误码。由此，只要奇偶校验长度与里德所罗门码大约相同，与仅用里德所罗门码的情况相比可以充分地增加根据本实施例的1比特误码的修正数量，并且可以可靠且有效地执行对在其中1比特误码占优的LDPC码的解码中获得的数据的纠错。本发明还提供了由图3和图7中示出的ECC编码器50和ECC解码器80执行的编码程序和解码程序，并且程序的内容是在图6A、6B、图10A以及10B中的流程图中示出的内容。通过具有硬件配置(具有CPU、存储器、输入/输出接口)的内置型计算机可实现图2A和2B中的具有本实施例的ECC编码器50和ECC解码器80的功能的硬盘控制器40。当本实施例的编码程序和解码程序被存储在计算机的非易失性存储器中并通过CPU执行时，可以实现ECC编码器50和ECC解码器80的功能。作为示例，本实施例采用了磁盘装置的记录/再现系统中的纠错，然而，本发明不限于此，而是可以类似地应用于利用其中频繁出现1比特误码的LDPC码的序列，例如，应用于诸如光盘和通信装置的存储装置。在图3和图7中的ECC编码器50和ECC解码器80中，输入的扇区数据和输入的码曾保存在存储器中，接着，使它们经受编码处理和解码处理；然而，可以采用不利用存储器而在向各单元传递数据时执行编码和解码的所谓的传送中(on-the-fly)处理配置。本发明不限于上述实施例，而是包括不会削弱本发明的目的和优点的任意修改，并且不受上述实施例中示出的数值限制。

Claims (17)

1、一种纠错装置，该纠错装置具有编码器和解码器，该编码器和解码器用于修正要在包括1比特误码占优记录介质的记录/再现系统中传送的数据中的误码，所述纠错装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入要记录至所述记录介质的单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受循环汉明编码，以生成汉明奇偶校验，
第三编码单元，该第三编码单元使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码单元，该汉明编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受循环汉明编码，以生成汉明奇偶校验，
第一纠错单元，该第一纠错单元使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
2、根据权利要求1所述的纠错装置，其特征在于，
如果其中所述汉明奇偶校验排列成一行的数据超过里德所罗门码的最大码长度，则所述编码器的所述第三编码单元把该数据分成多段数据，并且使各段分割数据都经受里德所罗门编码，以生成多个第二里德所罗门奇偶校验；
所述编码器的所述输出单元输出其中所述第一里德所罗门奇偶校验和所述多个第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；并且，
如果所述多个第二里德所罗门奇偶校验相邻地连接至所述单位数据，则所述解码器的所述第一纠错单元对应于所述多个第二里德所罗门奇偶校验地分割其中所述汉明奇偶校验排列成一行的数据，并且使各段分割数据与对应的第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码。
3、一种编码器，该编码器用于执行编码，以对要在包括1比特误码占优记录介质的记录/再现系统中传送的数据进行纠错，所述编码器的特征在于具有：
输入单元，该输入单元输入要记录至所述记录介质的单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第三编码单元，该第三编码单元使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据。
4、根据权利要求3所述的编码器，其特征在于，
如果其中所述汉明奇偶校验排列成一行的数据超过里德所罗门码的最大码长度，则所述第三编码单元把所述数据分成多段数据，并且使各段分割数据经受里德所罗门编码，以生成多个第二里德所罗门奇偶校验；并且
所述输出单元输出其中所述第一里德所罗门奇偶校验和所述多个第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据。
5、一种解码器，该解码器用于对被编码以对要在包括1比特误码占优记录介质的记录/再现系统中传送的数据进行纠错的编码数据进行解码，所述解码器的特征在于具有：
输入单元，该输入单元输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码单元，该汉明编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第一纠错单元，该第一纠错单元使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
6、根据权利要求5所述的解码器，其特征在于，如果所述多个第二里德所罗门奇偶校验相邻地连接至所述单位数据，则所述第一纠错单元对应于所述多个第二里德所罗门奇偶校验地分割其中所述汉明奇偶校验排列成一行的数据，并且使各段分割数据与对应的第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码。
7、一种纠错装置，该纠错装置具有编码器和解码器，该编码器和解码器用于修正要按m比特误码占优序列传送的数据中的误码，所述纠错装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第三编码单元，该第三编码单元使其中所述m比特修正奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
m比特修正编码单元，该m比特修正编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第一纠错单元，该第一纠错单元使其中所述m比特修正奇偶校验排列成一行的数据和所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述m比特修正奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的m比特修正奇偶校验一起经受解码，以修正各所述块中的m比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正m比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除m比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
8、一种纠错方法，该纠错方法具有编码步骤和解码步骤，该编码步骤和解码步骤用于修正要在包括1比特误码占优记录介质的记录/再现系统中传送的数据中的误码，该纠错方法的特征在于，
所述编码步骤包括以下步骤：
输入步骤，该输入步骤输入要记录至所述记录介质的单位长度数据，
第一编码步骤，该第一编码步骤使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码步骤，该第二编码步骤将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第三编码步骤，该第三编码步骤使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出步骤，该输出步骤输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码步骤包括以下步骤：
输入步骤，该输入步骤输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码步骤，该汉明编码步骤把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第一纠错步骤，该第一纠错步骤使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错步骤，该第二纠错步骤使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错步骤，该第三纠错步骤使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出步骤，该输出步骤输出经纠错的单位长度数据。
9、根据权利要求8所述的纠错方法，其特征在于，
如果其中所述汉明奇偶校验排列成一行的数据超过里德所罗门码的最大码长度，则在所述编码步骤的第三编码步骤中，把所述数据分成多段数据，并且使各段分割数据经受里德所罗门编码，以生成多个第二里德所罗门奇偶校验；
在所述编码步骤的输出步骤中，输出其中所述第一里德所罗门奇偶校验和所述多个第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；并且
如果所述多个第二里德所罗门奇偶校验相邻地连接至所述单位数据，则在所述解码步骤的所述第一纠错步骤中，对应于所述多个第二里德所罗门奇偶校验分割其中所述汉明奇偶校验排列成一行的数据，并且使各段分割数据与对应的第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码。
10、一种编码方法，该编码方法执行编码，以对要在包括1比特误码占优记录介质的记录/再现系统中传送的数据进行纠错，该编码方法的特征在于具有以下步骤：
输入步骤，该输入步骤输入要记录至所述记录介质的单位长度数据，
第一编码步骤，该第一编码步骤使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码步骤，该第二编码步骤将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第三编码步骤，该第三编码步骤使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出步骤，该输出步骤输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据。
11、根据权利要求10所述的编码方法，其特征在于，
如果其中所述汉明奇偶校验排列成一行的数据超过里德所罗门码的最大码长度，则在所述第三编码步骤中，把所述数据分成多段数据，并且使各段分割数据经受里德所罗门编码，以生成多个第二里德所罗门奇偶校验；并且
在所述输出步骤中，输出其中所述第一里德所罗门奇偶校验和所述多个第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据。
12、一种解码方法，该解码方法用于对被编码以对要在包括1比特误码占优记录介质的记录/再现系统中传送的数据进行纠错的编码数据进行解码，所述解码方法的特征在于包括以下步骤：
输入步骤，该输入步骤输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码步骤，该汉明编码步骤把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第一纠错步骤，该第一纠错步骤使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错步骤，该第二纠错步骤使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错步骤，该第三纠错步骤使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出步骤，该输出步骤输出经纠错的单位长度数据。
13、根据权利要求12所述的解码方法，其特征在于，如果所述多个第二里德所罗门奇偶校验相邻地连接至所述单位数据，则在所述第一纠错步骤中，对应于所述多个第二里德所罗门奇偶校验分割其中所述汉明奇偶校验排列成一行的数据，并且使各段分割数据与对应的第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码。
14、一种纠错方法，该纠错方法包括编码步骤和解码步骤，该编码步骤和解码步骤用于修正要按m比特误码占优序列传送的数据中的误码，所述纠错方法的特征在于，
所述编码步骤包括以下步骤：
输入步骤，该输入步骤输入单位长度数据，
第一编码步骤，该第一编码步骤使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码步骤，该第二编码步骤将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第三编码步骤，该第三编码步骤使其中所述m比特修正奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出步骤，该输出步骤输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码步骤包括以下步骤：
输入步骤，该输入步骤输入其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
m比特修正编码步骤，该m比特修正编码步骤把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第一纠错步骤，该第一纠错步骤使其中所述m比特修正奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述m比特修正奇偶校验中的误码，
第二纠错步骤，该第二纠错步骤使各所述块与经纠错的m比特修正奇偶校验一起经受解码，以修正所述块中的m比特误码，
第三纠错步骤，该第三纠错步骤使其中排列好已修正m比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除m比特误码以外的其它误码，以及
输出步骤，该输出步骤输出经纠错的单位长度数据。
15、一种信息存储装置，该信息存储装置具有包括1比特误码占优记录介质的记录/再现系统，和具有编码器和解码器的纠错装置，该编码器和解码器用于修正要在所述记录/再现系统中传送的数据中的误码，所述信息存储装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入要记录至所述记录介质的单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且使各所述块经受循环汉明编码，以生成汉明奇偶校验，
第三编码单元，该第三编码单元使其中所述汉明奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入从所述记录介质读取并且其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
汉明编码单元，该汉明编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成所述预定数量n块，并且使各所述块经受汉明编码，以生成汉明奇偶校验，
第一纠错单元，该第一纠错单元使其中所述汉明奇偶校验排列成一行的数据与所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的汉明奇偶校验一起经受循环汉明解码，以修正所述块中的1比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正1比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除1比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
16、根据权利要求15所述的信息存储装置，其特征在于，
如果其中所述汉明奇偶校验排列成一行的数据超过里德所罗门码的最大码长度，则所述编码器的所述第三编码单元把该数据分成多段数据，并且使各段分割数据都经受里德所罗门编码，以生成多个第二里德所罗门奇偶校验；
所述编码器的所述输出单元输出其中所述第一里德所罗门奇偶校验和所述多个第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；并且
如果所述多个第二里德所罗门奇偶校验相邻地连接至所述单位数据，则所述解码器的所述第一纠错单元对应于所述多个第二里德所罗门奇偶校验地分割其中所述汉明奇偶校验排列成一行的数据，并且使各段分割数据与对应的第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述汉明奇偶校验中的误码。
17、一种信息存储装置，该信息存储装置具有m比特误码占优序列以及编码器和解码器，该编码器和解码器用于修正要在所述系统中传送的数据中的误码，所述信息存储装置的特征在于，
所述编码器具有：
输入单元，该输入单元输入单位长度数据，
第一编码单元，该第一编码单元使所述单位长度数据经受里德所罗门编码，以生成第一里德所罗门奇偶校验，
第二编码单元，该第二编码单元将其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第三编码单元，该第三编码单元使其中所述m比特修正奇偶校验排列成一行的数据经受里德所罗门编码，以生成第二里德所罗门奇偶校验，以及
输出单元，该输出单元输出其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的编码数据；
并且所述解码器具有：
输入单元，该输入单元输入其中所述第一里德所罗门奇偶校验和所述第二里德所罗门奇偶校验相邻地连接至所述单位长度数据的所述编码数据，
m比特修正编码单元，该m比特修正编码单元把其中所述第一里德所罗门奇偶校验相邻地连接至所述单位长度数据的数据分成预定数量n块，并且根据m比特纠错码生成针对各所述块的m比特修正奇偶校验，
第一纠错单元，该第一纠错单元使其中所述m比特修正奇偶校验排列成一行的数据和所述第二里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块的所述m比特修正奇偶校验中的误码，
第二纠错单元，该第二纠错单元使各所述块与经纠错的m比特修正奇偶校验一起经受解码，以修正各所述块中的m比特误码，
第三纠错单元，该第三纠错单元使其中排列好已修正m比特误码的块的数据与所述第一里德所罗门奇偶校验一起经受里德所罗门解码，以修正所述块中的除m比特误码以外的其它误码，以及
输出单元，该输出单元输出经纠错的单位长度数据。
CNA2006101427955A 2006-04-28 2006-10-31 纠错装置、编码器、解码器、方法以及信息存储装置 Pending CN101064162A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006124801A JP4662278B2 (ja) 2006-04-28 2006-04-28 エラー訂正装置、符号器、復号器、方法及び情報記憶装置
JP2006124801 2006-04-28

Publications (1)

Publication Number Publication Date
CN101064162A true CN101064162A (zh) 2007-10-31

Family

ID=37137410

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101427955A Pending CN101064162A (zh) 2006-04-28 2006-10-31 纠错装置、编码器、解码器、方法以及信息存储装置

Country Status (5)

Country Link
US (1) US7644337B2 (zh)
EP (1) EP1850487A1 (zh)
JP (1) JP4662278B2 (zh)
KR (1) KR100766354B1 (zh)
CN (1) CN101064162A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777919A (zh) * 2009-01-12 2010-07-14 瑞昱半导体股份有限公司 区块码解码方法与装置
US8572452B2 (en) 2008-09-30 2013-10-29 Realtek Semiconductor Corp. Block code decoding method and device thereof
CN105393481A (zh) * 2013-07-30 2016-03-09 索尼公司 信息处理装置、信息处理方法和程序
WO2016101614A1 (zh) * 2014-12-23 2016-06-30 中兴通讯股份有限公司 控制黑匣子的方法、装置、黑匣子设备和计算机存储介质
CN106961602A (zh) * 2017-03-30 2017-07-18 福建北卡科技有限公司 一种基于rs和汉明码的跨平台抗压缩彩色图像信息隐藏算法
CN108281160A (zh) * 2018-01-12 2018-07-13 南阳师范学院 Dvd纠错码的设计方法
CN110489269A (zh) * 2019-08-16 2019-11-22 西安紫光国芯半导体有限公司 检测纠正三位错误的编码解码方法、编码解码器及处理器
CN110597654A (zh) * 2018-06-13 2019-12-20 奈奎斯特半导体有限公司 用于超快的具有奇偶校验的纠错码的系统和方法
CN110915141A (zh) * 2017-07-28 2020-03-24 三菱电机株式会社 基于极化码的turbo乘积码
CN117650870A (zh) * 2023-12-06 2024-03-05 北京荷智科技有限公司 一种基于纵向编码纠错的通信方法、系统、设备及介质

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300810B1 (ko) * 2006-04-03 2013-08-26 삼성전자주식회사 데이터 인코딩 및 디코딩 방법과 그 장치, 저장 매체, 및저장 매체 구동 시스템
JP5045242B2 (ja) * 2007-05-30 2012-10-10 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法およびシステム
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP5007676B2 (ja) * 2008-01-31 2012-08-22 富士通株式会社 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
JP5638956B2 (ja) * 2008-10-23 2014-12-10 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 無線送信装置、無線受信装置、符号化データ送信方法、及び符号化データ受信方法
US8413029B2 (en) * 2009-01-16 2013-04-02 Lsi Corporation Error correction capability adjustment of LDPC codes for storage device testing
US8276039B2 (en) * 2009-02-27 2012-09-25 Globalfoundries Inc. Error detection device and methods thereof
KR101570472B1 (ko) 2009-03-10 2015-11-23 삼성전자주식회사 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
US8291277B2 (en) * 2009-10-29 2012-10-16 Cleversafe, Inc. Data distribution utilizing unique write parameters in a dispersed storage system
JP5117593B2 (ja) * 2011-04-26 2013-01-16 株式会社東芝 符号化・復号化装置、データ記憶装置、及び方法
US8667360B2 (en) * 2011-07-01 2014-03-04 Intel Corporation Apparatus, system, and method for generating and decoding a longer linear block codeword using a shorter block length
US8578241B2 (en) * 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8762820B1 (en) * 2011-12-22 2014-06-24 Landis+Gyr Technologies, Llc Data communications via power line
US8760780B1 (en) 2012-03-22 2014-06-24 Amazon Technologies, Inc. System and method for disk sector failure prediction
KR101457192B1 (ko) 2012-12-03 2014-10-31 서울대학교산학협력단 오류정정 회로, 이를 포함하는 비휘발성 메모리 장치 및 오류정정 방법
US9160369B1 (en) * 2013-03-01 2015-10-13 Proton Digital Systems, Inc. Method for iterative error correction with designed error floor performance
WO2015048037A1 (en) 2013-09-24 2015-04-02 Rambus Inc. Memory component having internal read-modify-write operation
US9397706B1 (en) * 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
KR20150084560A (ko) * 2014-01-14 2015-07-22 에스케이하이닉스 주식회사 인코딩 장치, 디코딩 장치 및 그 동작 방법
US11159170B1 (en) * 2020-10-22 2021-10-26 Texas Instruments Incorporated Differential converter with offset cancelation
CN113422612B (zh) * 2021-07-02 2023-11-03 海光信息技术股份有限公司 编码方法、译码方法及相关装置、电子设备和存储介质
CN116028260B (zh) * 2023-01-09 2024-02-27 海光信息技术股份有限公司 数据的处理方法、处理装置以及存储系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206864A (en) 1990-12-04 1993-04-27 Motorola Inc. Concatenated coding method and apparatus with errors and erasures decoding
US5778009A (en) 1995-06-14 1998-07-07 Quantum Corporation Dedicated ALU architecture for 10-bit Reed-Solomon error correction module
JP2000067531A (ja) * 1998-08-18 2000-03-03 Hitachi Ltd 誤り訂正符号化／復号化方式及び誤り訂正符号化／復号化装置
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6374382B1 (en) * 1998-12-15 2002-04-16 Hughes Electronics Corporation Short block code for concatenated coding system
JP2000269824A (ja) * 1999-01-12 2000-09-29 Matsushita Electric Ind Co Ltd データ符号化装置及びデータ復号化装置
AU3076301A (en) 1999-12-24 2001-07-09 Ensemble Communications, Inc. Method and apparatus for concatenated channel coding
US6622277B1 (en) * 2000-06-05 2003-09-16 Tyco Telecommunications(Us)Inc. Concatenated forward error correction decoder
US7032154B2 (en) * 2000-06-05 2006-04-18 Tyco Telecommunications (Us) Inc. Concatenated forward error correction decoder
US6938196B2 (en) 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US7146553B2 (en) * 2001-11-21 2006-12-05 Infinera Corporation Error correction improvement for concatenated codes
JP3808769B2 (ja) 2001-12-27 2006-08-16 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
JP2004193727A (ja) * 2002-12-09 2004-07-08 Hitachi Ltd 信号処理方法及び信号処理回路
JP2004253017A (ja) * 2003-02-18 2004-09-09 Fujitsu Ltd 記録媒体再生装置、記録媒体再生方法およびハードディスクコントローラ
JP4294407B2 (ja) * 2003-08-18 2009-07-15 株式会社日立グローバルストレージテクノロジーズ 信号処理方法及び信号処理回路
JP4444755B2 (ja) * 2004-08-17 2010-03-31 Ｋｄｄｉ株式会社 連接符号システムおよび連接符号処理方法、復号装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572452B2 (en) 2008-09-30 2013-10-29 Realtek Semiconductor Corp. Block code decoding method and device thereof
CN101777919B (zh) * 2009-01-12 2014-07-16 瑞昱半导体股份有限公司 区块码解码方法
CN101777919A (zh) * 2009-01-12 2010-07-14 瑞昱半导体股份有限公司 区块码解码方法与装置
CN105393481B (zh) * 2013-07-30 2019-06-18 索尼公司 信息处理装置和信息处理方法
CN105393481A (zh) * 2013-07-30 2016-03-09 索尼公司 信息处理装置、信息处理方法和程序
WO2016101614A1 (zh) * 2014-12-23 2016-06-30 中兴通讯股份有限公司 控制黑匣子的方法、装置、黑匣子设备和计算机存储介质
CN106961602B (zh) * 2017-03-30 2019-10-18 北卡科技有限公司 一种基于rs和汉明码的跨平台抗压缩彩色图像信息隐藏算法
CN106961602A (zh) * 2017-03-30 2017-07-18 福建北卡科技有限公司 一种基于rs和汉明码的跨平台抗压缩彩色图像信息隐藏算法
CN110915141A (zh) * 2017-07-28 2020-03-24 三菱电机株式会社 基于极化码的turbo乘积码
CN110915141B (zh) * 2017-07-28 2023-07-21 三菱电机株式会社 基于极化码的turbo乘积码
CN108281160A (zh) * 2018-01-12 2018-07-13 南阳师范学院 Dvd纠错码的设计方法
CN110597654A (zh) * 2018-06-13 2019-12-20 奈奎斯特半导体有限公司 用于超快的具有奇偶校验的纠错码的系统和方法
CN110597654B (zh) * 2018-06-13 2023-08-15 英韧科技(上海)有限公司 用于超快的具有奇偶校验的纠错码的系统和方法
CN110489269A (zh) * 2019-08-16 2019-11-22 西安紫光国芯半导体有限公司 检测纠正三位错误的编码解码方法、编码解码器及处理器
CN110489269B (zh) * 2019-08-16 2023-08-15 西安紫光国芯半导体有限公司 检测纠正三位错误的编码解码方法、编码解码器及处理器
CN117650870A (zh) * 2023-12-06 2024-03-05 北京荷智科技有限公司 一种基于纵向编码纠错的通信方法、系统、设备及介质

Also Published As

Publication number Publication date
US20070266300A1 (en) 2007-11-15
US7644337B2 (en) 2010-01-05
JP4662278B2 (ja) 2011-03-30
JP2007299449A (ja) 2007-11-15
EP1850487A1 (en) 2007-10-31
KR100766354B1 (ko) 2007-10-15

Similar Documents

Publication Publication Date Title
CN101064162A (zh) 纠错装置、编码器、解码器、方法以及信息存储装置
US20120254686A1 (en) Non-volatile semiconductor memory devices and error correction methods
JP2007087529A (ja) 信号復号装置、信号復号方法、および記憶システム
US7536625B2 (en) Maintaining data integrity in a data storage system
CN1627415A (zh) 使用在盘驱动器中的迭代解码进行数据再现的方法和装置
US20100251076A1 (en) Storage controller having soft decoder included therein, related storage control method thereof and system using the same
CN1941138A (zh) 信号处理装置、信号处理方法及存储系统
US9590660B2 (en) Reconstructive error recovery procedure (ERP) using reserved buffer
CN101047388A (zh) 纠错装置
CN1941139A (zh) 信号处理装置、信号处理方法及存储系统
JP2010522924A (ja) 読み取りレベル制御装置およびその方法
US20120304037A1 (en) Outer code error correction
CN1941137A (zh) 信号处理装置、信号处理方法及存储系统
CN1779838A (zh) 执行可变数量的纠错重复的数字信号处理方法和装置
JP2010016658A (ja) 符号化方法および符号化装置ならびに復号方法および復号装置
CN1467727A (zh) 信息记录和再现装置，光盘装置以及数据再现方法
US7441175B2 (en) Turbo product code implementation and decoding termination method and apparatus
CN1257457C (zh) 用于在磁盘驱动器中进行Turbo编码和解码的方法和设备
US7661057B2 (en) Clocking Chien searching at different frequency than other Reed-Solomon (RS) ECC decoding functions
CN1959648A (zh) 创建纠错编码方案的方法和减少数据损失的设备
CN1235219C (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
US20080086676A1 (en) Segregation of redundant control bits in an ecc permuted, systematic modulation code
CN1670853A (zh) 编码装置
CN1369984A (zh) 处理(m)或(2m)比特数据的里德－索罗门解码器及其解码方法
CN1725354A (zh) 数据处理设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071031