CN109587108B - 数据通信系统及其数据发送装置和数据接收装置 - Google Patents

数据通信系统及其数据发送装置和数据接收装置 Download PDF

Info

Publication number
CN109587108B
CN109587108B CN201811128777.0A CN201811128777A CN109587108B CN 109587108 B CN109587108 B CN 109587108B CN 201811128777 A CN201811128777 A CN 201811128777A CN 109587108 B CN109587108 B CN 109587108B
Authority
CN
China
Prior art keywords
data
component
command
run
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811128777.0A
Other languages
English (en)
Other versions
CN109587108A (zh
Inventor
金洺猷
全炫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN109587108A publication Critical patent/CN109587108A/zh
Application granted granted Critical
Publication of CN109587108B publication Critical patent/CN109587108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

提供了一种用于高速接口的数据通信系统以及所述数据通信系统的数据发送装置和数据接收装置。所述数据通信系统包括所述数据发送装置和所述数据接收装置，所述数据发送装置配置包含命令和多个分量的数据包、确定所述数据包的数据的运行长度并执行编码，所述数据接收装置对编码的数据包的数据进行解码。

Description

数据通信系统及其数据发送装置和数据接收装置
技术领域
本发明涉及数据通信系统，更具体地涉及用于数据包的高速接口的数据通信系统以及该数据通信系统的数据发送装置和数据接收装置。
背景技术
液晶显示设备(LCD)面板或有机发光二极管(OLED)面板主要用于实现平板显示器的显示设备。
显示设备包括时序控制器、源驱动器和显示面板。
时序控制器向源驱动器提供显示数据，其中源驱动器依据时序控制器提供的数据生成和输出源信号，并且显示面板依据源信号驱动屏幕。
显示面板被开发以实现高分辨率，并且为了支持显示面板的高分辨率，时序控制器和源驱动器需要被配置为通过高速接口进行数据通信。
时序控制器和源驱动器可为高速接口使用基于延迟锁定环(DLL)或锁相环(PLL)的协议。基于DLL的协议可被理解为具有源驱动器可基于DLL恢复接收的数据包的格式，基于PLL的协议可被理解为具有源驱动器可基于PLL恢复接收的数据包的格式。时钟嵌入数据信令(CEDS)协议可作为基于DLL的协议的实例。CEDS协议具有将时钟嵌入数据的格式。
当CEDS协议被使用时，时序控制器通过将时钟和数据相互结合来配置和发送数据包，源驱动器接收数据包并且基于DLL恢复时钟和数据。源驱动器通过使用恢复的数据和时钟生成和输出源信号。
对于高速接口，与基于DLL配置数据包的情况相比，基于PLL配置数据包是有利的。
当时序控制器和源驱动器在前述的环境中彼此通信时，应从优地为高速接口确保源驱动器的接收特征和时钟数据恢复特征。
然而，当数据包以高速被发送/接收时，包含连续保持相同值的比特的数据包可能影响接收器输出抖动，并且在接收和时钟数据恢复过程中每个比特可能不易被识别。例如，当数据值在若干比特或更多比特上逻辑地且连续地保持“0”或“1”时，由于接收器可能未捕获数据包的准确时序并且在接收或时钟数据恢复过程中数据值无变化，所以难以准确地识别每个比特。
前述的问题成为了在数据发送装置与数据接收装置之间以及在时序控制器与源驱动器之间实现高速接口的数据通信系统的障碍。
为了解决上述问题，要求数据通信系统为数据发送装置诸如时序控制器与数据接收装置诸如源驱动器之间的高速接口使用改进的协议。
发明内容
由此，已努力做出本发明以便解决出现在现有技术中的问题，本发明的目的是提供一种能够提供协议且通过该协议在数据发送装置与数据接收装置之间实现高速接口的数据通信系统，该协议可限制比特连续保持相同值的运行长度，所述数据发送装置执行能够通过协议限制所述运行长度的编码，所述数据接收装置能够对应用有运行长度限制的数据包解码。
本发明的另一目标是提供能够支持运行长度限制模式的数据通信系统的数据发送装置和数据接收装置，在所述运行长度限制模式中，可为高速接口限制连续保持相同值的比特的数量。
本发明的又一目标是提供能够通过使用前述协议实现显示数据的高速接口的显示系统及其时序控制器和源驱动器。
本发明的数据通信系统包括数据发送装置和数据接收装置，所述数据发送装置包括：编码器，配置包含命令和与显示数据对应的多个分量的数据包、对满足运行长度限制条件的分量执行编码并输出所述数据包；以及编码控制单元，确定每个所述多个分量是否满足预定数量或更多的连续比特保持相同值的所述运行长度限制条件、对满足所述运行长度限制条件的分量提供用于编码的运行长度限制码并控制所述命令的变化以指示被编码的分量，所述数据接收装置被配置为接收所述数据包、通过使用所述命令检查所述被编码的分量并将所述被编码的分量解码为原始数据，其中所述编码器通过所述编码将所述分量的原始数据变为能够限制运行长度的运行长度限制码并改变所述命令以指示所述被编码的分量。
本发明的数据通信系统的数据接收装置包括：解码器，接收包含具有多个分量的数据和指示每个所述分量的编码或非编码的命令的数据包并将被编码的分量的运行长度限制码解码为原始数据；以及解码控制单元，被配置为通过所述命令控制所述解码器对所述多个分量中的分量的解码，并向所述解码器提供与所述运行长度限制码对应的所述原始数据，其中当所述原始数据满足预定数量或更多的连续比特保持相同值的运行长度限制条件时，所述多个分量中的所述分量具有被编码为所述运行长度限制码、用于限制原始数据的运行长度的数据。
根据本发明，能够在确定数据包中包含的所有数据是否满足运行长度限制条件之后执行编码，从而能够防止所述数据包中包含的所有数据具有满足运行长度限制条件的运行长度。
结果，能够防止数据包的数据受所述数据包的发送过程中的抖动的影响，从而能够在数据发送装置与数据接收装置之间实现高速接口。
而且，根据本发明，所述数据发送装置和所述数据接收装置可被设置为通过模式信息在适于DLL模式、PLL模式和运行长度限制模式之一的状态中可操作，从而能够提供具有模式扩展性的数据发送装置和数据接收装置。
而且，能够提供能够通过使用本发明的前述协议实现显示数据的高速接口的显示系统及其时序控制器和源驱动器。
附图说明
在阅读下面结合附图进行的详细描述之后，本发明的上面目标以及其它特征和优点将变得更加明显，在附图中：
图1是被配置为本发明的数据通信系统的实施方式的显示系统的框图；
图2是解释DLL模式和PLL模式的数据包结构的图示；
图3是解释运行长度限制模式的数据包结构的图示；
图4是图1的时序控制器的详细框图；
图5是图1的源驱动器的详细框图；
图6是说明存储在映射数据提供单元中的运行长度限制码和原始数据的图示；
图7是解释时序控制器的编码的图示；
图8是解释源驱动器的解码的图示；
图9是说明用于运行长度限制码的数据包的另一示例的图示；以及
图10和图11是说明用于运行长度限制码的数据包的又一示例的图示。
具体实施方式
现在更详细参考本发明的优选实施方式，其中本发明的示例在附图中示出。只要有可能，在整个附图和说明书中使用相同的标号以指向相同或相似的部件。
由于在本说明书中描述的实施方式和在附图中示出的配置是本发明的优选实施方式并且不代表本发明的全部技术范围，由此可有在本发明应用时代替它们的各种等同和修改示例。
本发明公开了一种数据通信系统，该数据通信系统提供了一种能够限制运行长度的协议并且可通过如上所定义的协议在数据发送装置与数据接收装置之间实现高速接口，其中在运行长度中比特在数据中连续保持相同值。
本发明的数据通信系统可执行能够通过如上定义的协议对运行长度进行限制的编码并且对应用有运行长度限制的数据包进行解码，由此实现高速接口。
前述数据通信系统可被实现为显示系统，该显示系统用数据包配置显示数据并执行数据包通信。在这种情况中，可包括数据发送装置或者数据发送装置可对应于时序控制器，可包括数据接收装置或者数据接收装置可对应于源驱动器。
如上所述，被实例化为数据通信系统的显示系统可如图1所示配置以实现平板显示器。
参考图1，显示系统包括时序控制器10、源驱动器20和显示面板30。显示面板30可用液晶显示(LCD)面板、有机发光二极管(OLED)面板等配置。
时序控制器10被配置为接收外部提供的显示数据，生成与显示数据对应的数据包PKT，并将数据包PKT提供给源驱动器20。
源驱动器20被配置为接收数据包PKT，恢复数据包PKT的时钟和数据，通过使用恢复的时钟和数据生成源信号Sout，并且将源信号Sout提供给显示面板30。说明性地示出了一个源驱动器20，但是可根据显示面板30的分辨率和尺寸提供各种数量的源驱动器20。源驱动器20输出多个源信号Sout，以提供给显示面板30的负责区域的像素。
在本发明的实施方式中，数据包PKT可包括用于时序控制器10与源驱动器20之间的高速接口的分量和命令。
本发明的时序控制器10和源驱动器20被配置为能够支持运行长度限制模式(下文称为“RLL”模式)，其中时序控制器10被配置为输出用于RLL模式的协议的数据包PKT。
而且，时序控制器10和源驱动器20可被配置为通过随后描述的模式信息选择RLL模式、PLL模式、DLL模式之一。
在RLL模式中，运行长度被定义为连续保持相同值的比特的数量，RLL被定义为限制运行长度，RLL条件被定义为为了限制运行长度而定义的条件。
RLL模式是这样的模式，其中，满足RLL条件的数据被编码用于发送使得运行长度在时序控制器10中被限制并且具有限制的运行长度限制的发送数据在源驱动器20中被解码为原始数据。
对于RLL模式，时序控制器10对具有满足RLL条件的运行长度的数据进行编码并将编码的数据输出为数据包PKT。
对于RLL模式，源驱动器20解码接收的数据包PKT以获得原始数据然后执行恢复过程。
当原始数据是“000000”时，由于6个比特保持“0”作为相同值，所以原始数据的运行长度为6。在该情况中，当RLL条件为5时，由于具有运行长度6的原始数据“000000”满足RLL条件，所以原始数据在时序控制器10中被编码。
当假设与原始数据“000000”对应的运行长度限制码(下文被称为“RLL码”)为“001001”时，时序控制器10将原始数据“000000”编码为RLL码“001001”。然后，时序控制器10通过数据包PKT发送编码的RLL码。
源驱动器20接收数据包PKT的编码数据，即RLL码“001001”，并且将RLL码“001001”解码为原始数据“000000”。然后，源驱动器20通过使用原始数据执行恢复过程。
根据本发明，当原始数据的运行长度如上所述满足RLL条件时，原始数据被编码为RLL码，从而能够防止具有满足RLL条件的运行长度且包括连续保持相同值的比特的数据作为数据包PKT被发送。
结果，根据本发明，能够减少源驱动器20接收数据包的数据的过程中的抖动的影响，或者能够降低时钟数据恢复中的错误的发生。
在DLL模式或PLL模式的情况中，位于时序控制器10与源驱动器20之间的数据包PKT可用如图2中所示的协议配置。
图2的数据包PKT可具有这样一种结构，其中时钟比特CK、数据D0至D11以及虚比特DM按顺序排列以串行地发送数据。图2的数据包PKT包括14个比特14UI。图2的数据包PKT是基于DLL的协议，在该协议中，1比特的时钟比特CK被嵌入在数据D0至D11之间并且每个单元被虚比特DM划分，且在PLL模式中可用。
然而，在RLL模式中，用于在时序控制器10与源驱动器20之间通信的数据包PKT包括如图3中所示的命令和多个分量。
图3的数据包PKT说明了每个单元被配置为如图2所示的14个比特。为了与图2比较，在图3中，构成数据包的比特的标号使用与图2中相同的标号。
在图3中，多个分量对应于数据D0至D11，在实施方式中数据D0至D11被划分成两个分量CP0和CP1。两个分量CP0和CP1通过用相同数量划分顺序连接的数据D0至D11的比特获得。也就是说，由于数据D0至D11为12比特，分量CP0和CP1的每个以6比特为单位进行划分。
命令CM包括多个指示符比特。
命令CM中包含的指示符比特的数量可与分量的数量相同，并且多个分量和多个指示符比特可彼此一一对应。
例如，命令CM可包括如图3所示的两个指示符比特CM0和CM1。在两个指示符比特CM0和CM1之间，指示符比特CM0对应于分量CP0，指示符比特CM1对应于分量CP1。指示符比特CM0和CM1的值分别指示相应分量CP0和CP1的编码或非编码，稍后给出它们的详细描述。
图3的数据包PKT说明了包括根据本发明的命令和多个分量的一个格式，根据本发明的数据包PKT可具有稍后参考图9至图11描述的各种格式。
时序控制器10可通过稍后描述的模式信息配置和输出具有图2或图3的格式的数据包PKT，源驱动器20还可依据稍后描述的模式信息接收和恢复数据包PKT。
在RLL模式中，时序控制器10被配置为配置包括命令CM和与显示数据对应的多个顺序分量CP0和CP1的数据包PKT，确定多个分量CP0和CP1的每个是否满足RLL条件，对满足RLL条件的分量编码，并输出包含编码的数据的数据包PKT。
相同的RLL条件被应用于多个分量CP0和CP1的每个，并指示为RLL设置的数量。例如，当连续保持相同值的比特的数量被限制为不等于或大于5时，RLL条件可被设置为5。
时序控制器10的编码包括分量的原始数据DATA_CP至依据原始数据DATA_CP预先指定的RLL码DATA_RP的编码、以及命令CM已经被分量的原始数据DATA_CP取代的指示的变化。
对于这种操作，本发明的时序控制器10包括编码器100、发送单元120、编码控制单元140和映射数据提供单元160，如图4所示。
在图4中，编码器100接收显示数据DATA_ORG，配置排列有命令CM和分量CP0、CP1的串行数据包PKT，对满足RLL条件的分量进行编码，并改变命令CM。编码器100将满足RLL条件的分量的原始数据DATA_CP编码为能够限制原始数据DATA_CP的运行长度的RLL码，并改变命令CM以指示所选择的分量已被编码。编码器100将编码的数据包PKT输出至发送单元120。
发送单元120可包括输出缓冲器，输出缓冲器将编码的数据包PKT转换为差分信号并通过传输线发送该差分信号。
编码控制单元140控制编码器100的编码。更具体地，编码控制单元140检查在编码器100中配置的数据包PKT中包含的所有分量，确定每个分量是否满足RLL条件，提供与满足RLL条件的分量的原始数据DATA_CP对应的RLL码DATA_RP，并且控制与满足RLL条件的分量对应的命令CM的变化。
编码控制单元140控制编码器100根据与模式信息相对应的模式以其它格式配置数据包PKT。第一模式可被定义为DLL模式和PLL模式，在第一模式中数据包PKT如图2所示被配置，第二模式可被定义为RLL模式，在第二模式中数据包PKT如图3所示被配置。
依据第一模式的模式信息，编码控制单元140控制编码器100。由此，编码器100如图2所示配置按顺序排列有时钟比特CK、数据D0至D11和虚比特DM的数据包PKT，并通过除了用于RLL的编码之外的预定义的过程输出数据包PKT。预定义的过程可包括数据包PKT被配置然后附加信息被插入的过程。
依据第二模式的模式信息，编码控制单元140控制编码器100。由此，编码器100通过如图3所示在预设方法中排列命令CM和分量CP0和CP1来配置数据包PKT，对数据包PKT进行编码，并输出编码的数据包PKT。
命令CM可排列在与虚比特DM和时钟比特CK对应的位置处。
用于编码的RLL码可在各种方法中提供。例如，RLL码可使用存储器提供，可通过使用具有RLL功能的算法被提供作为数字设计值，或者可通过数字化用于编码和解码方案的查询表被提供作为优化值。为了优化RLL码，可使用卡诺图。
本发明提供一种使用存储器的方法，映射数据提供单元160可使用该存储器被配置。
映射数据提供单元160存储满足RLL条件的多个原始数据DATA_CP段和能够对原始数据DATA_CP的运行长度进行限制的RLL码DATA_RP，并根据编码控制单元140的请求向编码控制单元140提供与所选择的分量的原始数据DATA_CP对应的RLL码DATA_CP。
同时，源驱动器20可被配置为接收数据包PKT，检查命令CM，并将通过检查选择的一个分量解码为原始数据DATA_CP。依据稍后描述的模式信息，源驱动器20可数据包PKT识别和处理为基于如图2所示的DLL模式和PLL模式的数据包，或者可基于如图3所示的RLL模式识别和处理的数据包。
为此，源驱动器20包括解码器200、恢复单元220、解码控制单元240、映射数据提供单元260和接收单元280，如图5所示。
解码器200通过接收单元280接收数据包PKT，其中接收单元280可包括通过传输线接收作为差分信号发送的数据包PKT的输入缓冲器。
在RLL模式中，解码器200通过接收单元280接收包括具有多个分量CP0和CP1的显示数据以及根据每个分量指示编码或非编码的命令CM的数据包PKT，并对命令CM指示的分量进行解码。
由解码器200解码的数据包PKT被传送至恢复单元220，恢复单元220执行用于从数据包PKT恢复时钟和数据并生成源信号Sout的恢复过程。恢复单元220可将作为恢复单元220的恢复过程的结果生成的源信号Sout输出给显示面板30。
解码控制单元240检查解码器200的命令CM并且确认数据包PKT中包含的分量CP0和CP1是否具有能够对原始数据DATA_CP的运行长度进行限制的RLL码DATA_RP。
作为确认结果，当具有RLL码DATA_RP的分量存在于分量CP0与CP1之间时，解码控制单元240控制解码器200的解码。也就是说，解码控制单元240根据被确认具有RLL码DATA_RP的分量向解码器200提供与RLL码DATA_RP对应的原始数据DATA_CP。
由此，解码器200可将RLL码DATA_RP解码为从解码控制单元240提供的原始数据DATA_CP。
同时，解码控制单元240可被配置为根据与模式信息相对应的模式处理具有不同格式的数据包PKT。
依据接收如图2所示配置数据包PKT的DLL模式和PLL模式的数据包的第一模式的模式信息，解码控制单元240不对其中时钟比特、数据和虚比特按顺序排列的数据包PKT进行解码，并将数据包PKT输出至恢复单元220用于数据恢复。
与此不同，依据接收如图3所示配置数据包PKT的RLL模式的数据包的第二模式的模式信息，解码控制单元240控制对其中命令CM和分量CP0和CP1按预设方法排列的数据包PKT的解码。解码控制单元240可控制解码器200的操作以在解码之后移除命令CM并将数据输出给恢复单元220。
类似于时序控制器10，源驱动器20可被配置为接收用于以各种方法解码的RLL码。
本发明公开了一种使用存储器的方法，映射数据提供单元260可使用存储器进行配置。
映射数据提供单元260存储满足RLL条件的多个原始数据DATA_CP段和与原始数据DATA_CP对应的RLL码DATA_RP，并根据解码控制单元240的请求向解码控制单元240提供与RLL码DATA_RP对应的原始数据DATA_CP。
图4和图5的映射数据提供单元160和260可被配置为管理表，在该表中原始数据DATA_CP和RLL码DATA_RP如图6所示彼此一一对应，由此映射数据提供单元160和260根据编码控制单元140的请求向编码控制单元140提供RLL码DATA_RP，或根据解码控制单元240的请求向解码控制单元240提供原始数据DATA_CP。
图6中的映射数据提供单元160和260的表可由厂商预先设置并且可被存储在时序控制器10和源驱动器20的存储器设备中。
映射数据提供单元160和260可具有表，在该表中根据分量CP0和CP1满足RLL条件的所有原始数据DATA_CP段与能够对所有原始数据DATA_CP段的运行长度进行限制的RLL码DATA_RP彼此一一对应。
当分量CP0和CP1的每个包括6个比特时，64个原始数据中满足RLL条件的原始数据DATA_CP可存储在映射数据提供单元160和260中。映射数据提供单元160和260可存储与满足RLL条件的原始数据DATA_CP相同数量的RLL码DATA_RP，其中原始数据DATA_CP和RLL码DATA_RP被设为彼此一一对应。
例如，“000000”可作为满足RLL条件的原始数据DATA_CP之一被存储在映射数据提供单元160和260中，“001001”可作为RLL码DATA_RP被存储在映射数据提供单元160和260中以与“000000”(原始数据DATA_CP)一一对应。
显示系统如上所述被配置，从而本发明的时序控制器10可按如图7所示次序对满足RLL条件的数据包PKT的分量进行编码。
也就是说，时序控制器10从外部接收显示数据DATA_ORG(S10)，由编码器100将接收的显示数据DATA_ORG配置成数据包PKT(S12)。
在RLL模式中，时序控制器10通过如图3所示的协议配置数据包PKT。在此情况中，数据包PKT可被配置为包括具有L比特的M个分量和N个指示符比特。在本发明的实施方式中，图3的数据包PKT被配置为包括均具有6(L＝6)比特的2(M＝2)个分量CP0和CP1以及2(N＝2)个指示符比特CM0和CM1。2个指示符比特CM0和CM1表示1个命令CM。在此情况中，数据包PKT可具有其中命令CM、分量CP0和分量CP1被顺序排列的结构。
当编码器100如上配置分量CP0和CP1时，编码控制单元140检查分量CP0和CP1的运行长度(S14)。
为了描述稍后描述的编码过程，分量CP0具有“000000”作为原始数据DATA_CP，分量CP1具有“000001”作为原始数据DATA_CP。假设RLL条件为运行长度等于或大于5。命令CM的指示符比特CM0和CM1的每个的初始值可被指定为“0”。指示符比特CM0是用于指示分量CP0的编码或非编码的比特，指示符比特CM1是用于指示分量CP1的编码或非编码的比特。
编码控制单元140首先控制分量CP0的编码STEP_1。
也就是说，编码控制单元140确定“000000”(即分量CP0的原始数据DATA_CP)是否满足RLL条件(S16)。
为了确定分量CP0是否满足RLL条件，编码控制单元140通过位于分量CP0之前和之后的一些比特的连接以及分量CP0的比特来检查比特。
也就是说，编码控制单元140确定命令CM的指示符比特CM0和CM1、分量CP0的比特和分量CP0后面的一些比特是否满足RLL条件。编码控制单元140确定“1”或“0”是否关于所有相应比特连续保持多于5个比特。
即使不考虑分量CP0的边界区域，由于“000000”(即当前分量CP0的原始数据DATA_CP)的运行长度为6，所以“000000”满足RLL条件。
当确定在包含分量CP0的边界区域和分量CP0的前提下满足RLL条件时，编码控制单元140将分量CP0的原始数据DATA_CP编码为能够对原始数据DATA_CP的运行长度进行限制的RLL码DATA_RP，并控制编码器100使得指示分量CP0的编码状态的指示符比特CM0变为“1”(S18)。
在此情况中，编码控制单元140可从映射数据提供单元160接收“001001”，即能够对原始数据DATA_CP的运行长度进行限制的RLL码DATA_RP，并将“001001”提供给编码器100。
当分量CP0被RLL码DATA_RP“001001”替换时，分量CP0不满足RLL条件。
结果，命令CM被设为“10”并且分量CP0被编码为“001001”。
如上所述，当分量CP0的编码STEP_1结束或分量CP0的原始数据DATA_CP不满足RLL条件时，编码控制单元140执行分量CP1的编码STEP_2。
也就是说，编码控制单元140确定“000001”(即分量CP1的原始数据DATA_CP)是否满足RLL条件(S20)。
为了确定分量CP1是否满足RLL条件，编码控制单元140确定位于分量CP1之前或之后的一些比特、分量CP1的比特的连接比特、以及分量CP1的比特是否满足RLL条件。
位于分量CP1之前的一些比特可指示分量CP0后部的连续具有相同值“0”或“1”的一些比特，位于分量CP1之后的一些比特可指示位于分量CP1后面的另一数据包的命令CM中包含的指示符比特CM0和CM1或分量的一部分。
也就是说，编码控制单元140确定分量CP1自身和分量CP1的边界区域是否满足RLL条件。
即使不考虑边界区域，由于“000001”(即当前分量CP1的原始数据DATA_CP)的运行长度为5，所以“000001”满足RLL条件。
当确定在包含分量CP1和边界区域的前提下满足RLL条件时，编码控制单元140将分量CP1的原始数据DATA_CP编码为能够对原始数据DATA_CP的运行长度进行限制的RLL码DATA_RP，并控制编码器100使得指示分量CP1的编码状态的指示符比特CM1变为“1”(S22)。
在该情况下，编码控制单元140可从映射数据提供单元160接收“001010”，即能够限制原始数据DATA_CP的RLL码DATA_RP，并将“001010”提供给编码器100。
当分量CP1被RLL码DATA_RP“001010”替换时，分量CP1和分量CP的边界区域不满足RLL条件。
结果，命令CM被设为“11”并且分量CP1被编码为“001010”。
如上所述，当分量CP1的编码STPE_2结束时，由命令CM定义的数据包PKT、分量CP0和分量CP1被编码为“11001001001010”并且编码器100发送编码的数据包PKT(S24)。
如上所述，时序控制器10可在RLL模式中对命令CM和分量CP0、CP1编码，并将编码的数据包PKT提供给源驱动器20。
同时，本发明的源驱动器20可按图8所示的次序执行解码。
源驱动器20接收从时序控制器10发送的数据包PKT(S30)。接收的数据包PKT为“11001001001010”。接收的数据包PKT经由接收单元280被传送至解码器200。
在RLL模式中，源驱动器20的解码控制单元240检查解码器200中接收的数据包PKT的命令CM(S32).
参考图7，接收的数据包PKT的命令CM为“11”，因此指示符比特CM0和CM1具有被设为“1”的值。这指示由指示符比特CM0指示的分量CP0已被编码并且由指示符比特CM1指示的分量CP1也已被编码。
解码控制单元240确定命令CM的指示符比特CM0和CM1的值并且确定是否需要分量CP0和CP1的解码(S34)。
由于当前命令CM具有被设为“11”的值，所以需要所有分量CP0和CP1的解码。
由此，解码控制单元240从映射数据提供单元260接收与分量CP0的RLL码DATA_RP对应的原始数据DATA_CP和与分量CP1的RLL码DATA_RP对应的原始数据DATA_CP，并且控制解码器200的解码(S36)。
也就是说，解码器200将分量CP0的RLL码DATA_RP变为“000000”(即原始数据DATA_CP)，并将分量CP1的RLL码DATA_RP变为“000001”(即原始数据DATA_CP)。
当数据包的命令CM为“00”时，解码器200确定步骤S34中不需要解码。在此情况中，源驱动器20不为数据包PKT执行步骤S36。
解码器200从在步骤S36中解码的数据包PKT或在步骤S34中确定不需要解码的数据包PKT移除命令CM(S38)。
解码器200移除命令CM，然后向恢复单元220提供与显示数据DATA_ORG对应的分量CP0和CP1(S38)。
恢复单元220可执行数据恢复过程以恢复时钟和数据(S40)。
源驱动器20可通过使用如上所述在恢复单元220中恢复的时钟和数据生成和输出源信号Sout。
如上所述，根据本发明，能够用多个分量配置数据包中包含的所有数据、确定每个分量是否满足RLL条件并执行编码。
本发明的实施方式的RLL模式的数据包PKT可不同于如图3所示顺序排列构成命令CM的指示符比特CM0和CM1和分量CP0和CP1的配置被各种配置。
例如，数据包PKT可被配置为使得指示符比特CM0、分量CP0、分量CP1和指示符比特CM1可如图9所示按此次序被排列。在此情况中，指示符比特CM0对应于图2的时钟比特CK并指示分量CP0的编码或非编码，指示符比特CM1对应于图2的虚比特并指示分量CP1的编码或非编码。
而且，数据包PKT可被配置为使得指示符比特CM0、分量CP0、指示符比特CM1和分量CP1可按如图10所示的次序被排列。
而且，数据包PKT可被配置为使得分量CP0、构成命令CM的指示符比特CM0和CM1以及分量CP1可按如图11所示的次序被排列。
而且在图10和图11中，可理解指示符比特CM0指示分量CP0的编码或非编码，指示符比特CM1指示分量CP1的编码或非编码。
如上所述，根据本发明，能够通过检查是否所有数据满足RLL条件配置数据包，以防止数据包的数据受发送过程中的抖动等的影响并在接收或时钟数据恢复过程中准确识别数据值。
结果，本发明具有能够在时序控制器(数据发送装置)与源驱动器(数据接收装置)之间实现高速接口的优点。
而且，根据本发明，时序控制器(数据发送装置)和源驱动器(数据接收装置)可被设置为在适于DLL模式、PLL模式和RLL模式之一的状态中可操作，从而能够提供具有模式扩展性的数据通信系统。
尽管为了说明目的描述了本发明的优选实施方式，但是本领域技术人员将理解在不背离所附权利要求公开的本发明的精神和范围的前提下可进行各种修改、添加和替代。

Claims (18)

1.一种数据通信系统，包括：
数据发送装置，包括编码器和编码控制单元，所述编码器配置包括命令和与显示数据对应的多个分量的数据包、对满足运行长度限制条件的分量执行编码并输出所述数据包，所述编码控制单元确定所述多个分量的每个是否满足所述运行长度限制条件、对满足所述运行长度限制条件的分量提供用于编码的运行长度限制码并控制所述命令的变化以指示被编码的分量，其中在所述运行长度限制条件中预定数量或更多的连续比特保持相同值；以及
数据接收装置，被配置为接收所述数据包，通过使用所述命令检查所述被编码的分量，并将所述被编码的分量解码为原始数据，
其中所述编码器通过编码将所述分量的所述原始数据变为能够限制运行长度的运行长度限制码，并改变所述命令以指示所述被编码的分量。
2.根据权利要求1所述的数据通信系统，其中在所述数据发送装置中，所述命令中包括的指示符比特的数量等于所述分量的数量，并且所述分量与所述指示符比特彼此一一对应。
3.根据权利要求1所述的数据通信系统，其中所述编码器
配置所述数据包以包括所述命令、第一分量和第二分量，
当与位于所述第一分量之前或之后的比特和所述第一分量的一些比特中的至少一个连接的所述连续比特、以及所述第一分量的比特满足所述运行长度限制条件时，执行第一编码以将所述第一分量的第一原始数据编码为用于限制运行长度的第一运行长度限制码，
当与位于所述第二分量之前或之后的比特和所述第二分量的一些比特中的至少一个连接的所述连续比特、以及所述第二分量的比特满足所述运行长度限制条件时，执行第二编码以将所述第二分量的第二原始数据编码为用于限制运行长度的第二运行长度限制码，以及
改变所述命令的与所述第一编码和所述第二编码对应的指示符比特的至少一个。
4.根据权利要求1所述的数据通信系统，其中所述数据接收装置在所述解码之后移除所述命令并执行数据恢复过程。
5.根据权利要求1所述的数据通信系统，其中所述数据发送装置和所述数据接收装置包括在显示系统中，
所述数据发送装置被配置为所述显示系统的时序控制器并且配置与所述显示数据对应的包括所述命令和连续的所述多个分量的所述数据包，以及
所述数据接收装置被配置为源驱动器，根据所述命令解码所述数据包，并生成与所述多个分量对应的源信号。
6.根据权利要求1所述的数据通信系统，其中所述数据发送装置进一步包括：
映射数据提供单元，被配置为提供所述运行长度限制码，
其中，所述映射数据提供单元包括存储器、算法和查询表的至少一个，其中所述存储器存储与所述原始数据对应的所述运行长度限制码，所述算法依据所述原始数据将所述运行长度限制码提供为数字设计值，所述查询表将所述运行长度限制码提供为数字设计值。
7.根据权利要求1所述的数据通信系统，其中所述编码器配置包括所述命令、第一分量和第二分量的数据包，
所述第一分量和所述第二分量具有相同数量的比特，
所述命令包括第一指示符比特和第二指示符比特，
所述第一指示符比特的值指示所述第一分量的编码或非编码，以及
所述第二指示符比特的值指示所述第二分量的编码或非编码。
8.根据权利要求1所述的数据通信系统，其中所述编码控制单元控制所述编码器根据与模式信息相对应的模式以不同的格式配置所述数据包，
依据第一模式的模式信息配置包括时钟比特、数据和虚比特的所述数据包以通过除所述编码之外的预定义的过程输出所述数据包，
依据第二模式的模式信息配置包括所述命令和所述分量的所述数据包并对所述数据包进行编码以输出所述数据包，以及
所述命令对应于所述虚比特和所述时钟比特。
9.根据权利要求1所述的数据通信系统，其中所述命令包括多个指示符比特，所述多个指示符比特具有预设的初始值并在所述运行长度限制条件满足时具有变化的值。
10.根据权利要求1所述的数据通信系统，其中所述编码器按所述命令中包括的第一指示符比特和第二指示符比特、第一分量、以及第二分量的顺序配置所述数据包。
11.根据权利要求1所述的数据通信系统，其中所述编码器按所述命令中包括的第一指示符比特、第一分量、第二分量、以及所述命令中包括的第二指示符比特的顺序配置所述数据包。
12.根据权利要求1所述的数据通信系统，其中所述编码器按所述命令中包括的第一指示符比特、第一分量、所述命令中包括的第二指示符比特、以及第二分量的顺序配置所述数据包。
13.根据权利要求1所述的数据通信系统，其中所述编码器按第一分量、所述命令中包括的第一指示符比特和第二指示符比特、以及第二分量的顺序配置所述数据包。
14.一种数据接收装置，包括：
解码器，被配置为接收包括具有多个分量的数据、以及指示每个所述分量的编码或非编码的命令的数据包并将被编码的分量的运行长度限制码解码为原始数据；以及
解码控制单元，被配置为通过所述命令控制所述解码器对所述多个分量中的分量的解码，并向所述解码器提供与所述运行长度限制码对应的所述原始数据，其中当原始数据满足预定数量或更多的连续比特保持相同值的运行长度限制条件时，所述多个分量中的所述分量具有被编码为所述运行长度限制码、用于限制原始数据的运行长度的数据。
15.根据权利要求14所述的数据接收装置，其中所述解码器接收包括所述命令、第一分量和第二分量的数据包，
所述第一分量和所述第二分量具有相同数量的比特，
所述命令包括第一指示符比特和第二指示符比特，
所述第一指示符比特的值指示所述第一分量的编码或非编码，以及
所述第二指示符比特的值指示所述第二分量的编码或非编码。
16.根据权利要求14所述的数据接收装置，其中所述解码控制单元
依据模式信息确定所述数据包的格式，
控制所述解码器依据第一模式的模式信息不对包括时钟比特、数据和虚比特的所述数据包解码，以及
控制所述解码器依据第二模式的模式信息对包括所述命令和所述分量的所述数据包执行解码。
17.根据权利要求14所述的数据接收装置，进一步包括：
映射数据提供单元，被配置为提供所述原始数据，
其中所述映射数据提供单元包括存储器、算法和查询表的至少一个，其中所述存储器存储与所述运行长度限制码对应的所述原始数据，所述算法依据所述运行长度限制码将所述原始数据提供为数字设计值，所述查询表将所述原始数据提供为数字设计值。
18.根据权利要求14所述的数据接收装置，其中所述解码器和所述解码控制单元包括在显示系统的源驱动器中，以及
所述解码器接收与显示数据对应的所述数据包。
CN201811128777.0A 2017-09-29 2018-09-27 数据通信系统及其数据发送装置和数据接收装置 Active CN109587108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0127062 2017-09-29
KR1020170127062A KR102394777B1 (ko) 2017-09-29 2017-09-29 데이터 통신 시스템 및 그의 데이터 전송 장치 및 데이터 수신 장치

Publications (2)

Publication Number Publication Date
CN109587108A CN109587108A (zh) 2019-04-05
CN109587108B true CN109587108B (zh) 2022-03-04

Family

ID=65897494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811128777.0A Active CN109587108B (zh) 2017-09-29 2018-09-27 数据通信系统及其数据发送装置和数据接收装置

Country Status (4)

Country Link
US (1) US10741144B2 (zh)
KR (1) KR102394777B1 (zh)
CN (1) CN109587108B (zh)
TW (1) TWI784057B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684182A (zh) * 2004-04-12 2005-10-19 富士通株式会社 记录再生装置
US7301482B1 (en) * 2003-12-12 2007-11-27 Marvell International Ltd. Circuits, architectures, systems, methods, algorithms and software for conditional modulation coding
CN102298953A (zh) * 2011-06-03 2011-12-28 武汉纺织大学 带保护字的二维游程长度受限约束的编解码器及使用方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007120B2 (en) * 2003-04-25 2006-02-28 Hewlett-Packard Development Company, L.P. Information transfer protocol having sync fields of different lengths
US7443319B2 (en) * 2006-01-16 2008-10-28 California Institute Of Technology Precision-resolution constrained coding scheme
US8027300B2 (en) * 2006-10-17 2011-09-27 Qualcomm Incorporated VCO ringing correction in packet switched wireless networks
TWI458319B (zh) * 2011-11-29 2014-10-21 Novatek Microelectronics Corp 時脈嵌入的資料傳輸方法以及資料編碼
WO2015024062A1 (en) * 2013-08-23 2015-02-26 University Of South Australia Enhanced automatic identification system
US9906799B2 (en) 2014-06-20 2018-02-27 Qualcomm Incorporated Copy from previous rows for palette mode coding
FR3037819B1 (fr) 2015-06-26 2019-06-07 Hydrostadium Riviere d'eau vive demontable

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301482B1 (en) * 2003-12-12 2007-11-27 Marvell International Ltd. Circuits, architectures, systems, methods, algorithms and software for conditional modulation coding
CN1684182A (zh) * 2004-04-12 2005-10-19 富士通株式会社 记录再生装置
CN102298953A (zh) * 2011-06-03 2011-12-28 武汉纺织大学 带保护字的二维游程长度受限约束的编解码器及使用方法

Also Published As

Publication number Publication date
KR20190037576A (ko) 2019-04-08
TWI784057B (zh) 2022-11-21
US10741144B2 (en) 2020-08-11
KR102394777B1 (ko) 2022-05-04
US20190103070A1 (en) 2019-04-04
CN109587108A (zh) 2019-04-05
TW201921902A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
JP5952072B2 (ja) 符号化装置、復号化装置及び伝送システム
TWI634535B (zh) 顯示裝置用資料傳送系統
KR100757651B1 (ko) 직렬 링크를 통해 ｎ-비트 비디오 데이터를 전송하는 방법및 시스템
KR100875340B1 (ko) 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템
US10200120B2 (en) Signal encoding and decoding method, device and system
CN109039553B (zh) 信号检测方法、组件及显示装置
EP3637652A1 (en) Encoding method and device, decoding method and device, and display device
KR100648742B1 (ko) 직렬 통신 시스템 및 방법과, 송신 장치 및 수신 장치
KR100977934B1 (ko) 송신국, 수신국, 통신 시스템 및 통신 시스템의 작동 방법
CN109587108B (zh) 数据通信系统及其数据发送装置和数据接收装置
EP4216442A1 (en) Generalized near optimal packet encoding
US7259699B1 (en) Circuitry for providing configurable running disparity enforcement in 8B/10B encoding and error detection
JP2005210695A (ja) データ伝送方式およびデータ伝送回路
CN111314020B (zh) 一种通信数据的编码方法及系统
JP4230381B2 (ja) Ｌｖｄｓシステム、その送信側回路、および、その受信側回路
JP2007533184A (ja) 通信システムを介してデータを伝送する際にエラー処理する方法および装置
KR101539438B1 (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
EP4082136A1 (en) Apparatus and method for transmitting a bit in addition to a plurality of payload data symbols of a communication pro-tocol, and apparatus and method for decoding a data signal
KR20130029643A (ko) 맨체스터 코드 복호화 장치 및 방법
KR20150045886A (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
JPH0879221A (ja) データ伝送システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant