TWI784057B - 數據通信系統及其數據發送裝置和數據接收裝置 - Google Patents

數據通信系統及其數據發送裝置和數據接收裝置 Download PDF

Info

Publication number
TWI784057B
TWI784057B TW107133819A TW107133819A TWI784057B TW I784057 B TWI784057 B TW I784057B TW 107133819 A TW107133819 A TW 107133819A TW 107133819 A TW107133819 A TW 107133819A TW I784057 B TWI784057 B TW I784057B
Authority
TW
Taiwan
Prior art keywords
data
component
command
packet
run
Prior art date
Application number
TW107133819A
Other languages
English (en)
Other versions
TW201921902A (zh
Inventor
金洺猷
全炫奎
Original Assignee
南韓商矽工廠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商矽工廠股份有限公司 filed Critical 南韓商矽工廠股份有限公司
Publication of TW201921902A publication Critical patent/TW201921902A/zh
Application granted granted Critical
Publication of TWI784057B publication Critical patent/TWI784057B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

提供了一種用於高速介面的數據通信系統以及所述數據通信系統的數據發送裝置和數據接收裝置。所述數據通信系統包括所述數據發送裝置和所述數據接收裝置，所述數據發送裝置配置包含命令和多個分量的封包、確定所述封包的數據的運行長度並執行編碼，所述數據接收裝置對編碼的封包的數據進行解碼。

Description

數據通信系統及其數據發送裝置和數據接收裝置
本發明係有關於數據通信系統，更具體地係有關於用於封包的高速介面的數據通信系統以及該數據通信系統的數據發送裝置和數據接收裝置。
液晶顯示裝置(LCD)面板或有機發光二極體(OLED)面板主要用於實現平板顯示器的顯示裝置。
顯示裝置包括時序控制器、源驅動器和顯示面板。
時序控制器向源驅動器提供顯示數據，其中源驅動器依據時序控制器提供的數據生成和輸出源信號，並且顯示面板依據源信號驅動螢幕。
顯示面板被開發以實現高解析度，並且為了支援顯示面板的高解析度，時序控制器和源驅動器需要被配置為藉由高速介面進行數據通信。
時序控制器和源驅動器可為高速介面使用基於延遲鎖定迴路(DLL)或鎖相迴路(PLL)的協議。基於DLL的協議可被理解為具有源驅動器可基於DLL恢復接收的封包的格式，基於PLL的協議可被理解為具有源驅動 器可基於PLL恢復接收的封包的格式。時脈嵌入數據信令(CEDS)協議可作為基於DLL的協定的實例。CEDS協定具有將時脈嵌入數據的格式。
當CEDS協議被使用時，時序控制器藉由將時脈和數據相互結合來配置和發送封包，源驅動器接收封包並且基於DLL恢復時脈和數據。源驅動器藉由使用恢復的數據和時脈生成和輸出源信號。
對於高速介面，與基於DLL配置封包的情況相比，基於PLL配置封包是有利的。
當時序控制器和源驅動器在前述的環境中彼此通信時，應較佳地為高速介面確保源驅動器的接收特徵和時脈數據恢復特徵。
然而，當封包以高速被發送/接收時，包含連續保持相同值的位元的封包可能影響接收器輸出跳動，並且在接收和時脈數據恢復過程中每個位元可能不易被識別。例如，當數據值在若干位元或更多位元上邏輯地且連續地保持“0”或“1”時，由於接收器可能未捕獲封包的準確時序並且在接收或時脈數據恢復過程中數據值無變化，所以難以準確地識別每個位元。
前述的問題成為了在數據發送裝置與數據接收裝置之間以及在時序控制器與源驅動器之間實現高速介面的數據通信系統的障礙。
為了解決上述問題，要求數據通信系統為數據發送裝置諸如時序控制器與數據接收裝置諸如源驅動器之間的高速介面使用改進的協定。
由此，已努力做出本發明以便解決出現在現有技術中的問題，本發明的目的是提供一種能夠提供協定且藉由該協定在數據發送裝置與數據接收 裝置之間實現高速介面的數據通信系統，該協定可限制位元連續保持相同值的運行長度，所述數據發送裝置執行能夠藉由協定限制所述運行長度的編碼，所述數據接收裝置能夠對應用有運行長度限制的封包解碼。
本發明的另一目的是提供能夠支援運行長度限制模式的數據通信系統的數據發送裝置和數據接收裝置，在所述運行長度限制模式中，可為高速介面限制連續保持相同值的位元的數量。
本發明的又一目的是提供能夠藉由使用前述協定實現顯示數據的高速介面的顯示系統及其時序控制器和源驅動器。
本發明的數據通信系統包括數據發送裝置和數據接收裝置，所述數據發送裝置包括：編碼器，配置包含命令和與顯示數據對應的多個分量的封包、對滿足運行長度限制條件的分量執行編碼並輸出所述封包；以及編碼控制單元，確定每個所述多個分量是否滿足預定數量或更多的連續位元保持相同值的所述運行長度限制條件、對滿足所述運行長度限制條件的分量提供用於編碼的運行長度限制碼並控制所述命令的變化以指示被編碼的分量，所述數據接收裝置被配置為接收所述封包、藉由使用所述命令檢查所述被編碼的分量並將所述被編碼的分量解碼為原始數據，其中所述編碼器藉由所述編碼將所述分量的原始數據變為能夠限制運行長度的運行長度限制碼並改變所述命令以指示所述被編碼的分量。
本發明的數據通信系統的數據接收裝置包括：解碼器，接收包含具有多個分量的數據和指示每個所述分量的編碼或非編碼的命令的封包並將被編碼的分量的運行長度限制碼解碼為原始數據；以及解碼控制單元，被配置為藉由所述命令控制所述解碼器對所述多個分量中的分量的解碼，並向所述解碼器提供與所述運行長度限制碼對應的所述原始數據，其中當所述原始數據滿足預定數量或更多的連續位元保持相同值的運行長度限制條件時，所述多個分量 中的所述分量具有被編碼為所述運行長度限制碼、用於限制原始數據的運行長度的數據。
根據本發明，能夠在確定封包中包含的所有數據是否滿足運行長度限制條件之後執行編碼，從而能夠防止所述封包中包含的所有數據具有滿足運行長度限制條件的運行長度。
結果，能夠防止封包的數據受所述封包的發送過程中的跳動的影響，從而能夠在數據發送裝置與數據接收裝置之間實現高速介面。
而且，根據本發明，所述數據發送裝置和所述數據接收裝置可被設置為藉由模式資訊在適於DLL模式、PLL模式和運行長度限制模式之一的狀態中可操作，從而能夠提供具有模式擴展性的數據發送裝置和數據接收裝置。
而且，能夠提供能夠藉由使用本發明的前述協定實現顯示數據的高速介面的顯示系統及其時序控制器和源驅動器。
10:時序控制器
20:源驅動器
30:顯示面板
PKT:封包
Sout:源信號
CK:時脈位元
D0~D11:數據
DM:虛位元
14UI:14個位元
CP0:分量
CP1:分量
CM:命令
CM0:指示碼位元
CM1:指示碼位元
DATA_CP:原始數據
DATA_RP:RLL碼
100:編碼器
120:發送單元
140:編碼控制單元
160:映射數據提供單元
200:解碼器
220:恢復單元
240:解碼控制單元
260:映射數據提供單元
280:接收單元
S10:步驟
S12:步驟
S14:步驟
S16:步驟
S18:步驟
S20:步驟
S22:步驟
S24:步驟
STEP_1:編碼
STEP_2:編碼
S30:步驟
S32:步驟
S34:步驟
S36:步驟
S38:步驟
S40:步驟
在閱讀下面結合附圖進行的詳細描述之後，本發明的上面目的以及其它特徵和優點將變得更加明顯，在附圖中：圖1是被配置為本發明的數據通信系統的實施方式的顯示系統的方塊圖；圖2是解釋DLL模式和PLL模式的封包結構的圖示；圖3是解釋運行長度限制模式的封包結構的圖示；圖4是圖1的時序控制器的詳細方塊圖；圖5是圖1的源驅動器的詳細方塊圖； 圖6是說明儲存在映射數據提供單元中的運行長度限制碼和原始數據的圖示；圖7是解釋時序控制器的編碼的圖示；圖8是解釋源驅動器的解碼的圖示；圖9是說明用於運行長度限制碼的封包的另一示例的圖示；以及圖10和圖11是說明用於運行長度限制碼的封包的又一示例的圖示。
現在更詳細參考本發明的較佳實施方式，其中本發明的示例在附圖中示出。只要有可能，在整個附圖和說明書中使用相同的標號以指向相同或相似的部件。
由於在本說明書中描述的實施方式和在附圖中示出的配置是本發明的較佳實施方式並且不代表本發明的全部技術範圍，由此可有在本發明應用時代替它們的各種等同和修改示例。
本發明公開了一種數據通信系統，該數據通信系統提供了一種能夠限制運行長度的協議並且可藉由如上所定義的協定在數據發送裝置與數據接收裝置之間實現高速介面，其中在運行長度中位元在數據中連續保持相同值。
本發明的數據通信系統可執行能夠藉由如上定義的協議對運行長度進行限制的編碼並且對應用有運行長度限制的封包進行解碼，由此實現高速介面。
前述數據通信系統可被實現為顯示系統，該顯示系統用封包配置顯示數據並執行封包通信。在這種情況中，可包括數據發送裝置或者數據發送裝置可對應於時序控制器，可包括數據接收裝置或者數據接收裝置可對應於源驅動器。
如上所述，被產生實體為數據通信系統的顯示系統可如圖1所示配置以實現平板顯示器。
參考圖1，顯示系統包括時序控制器10、源驅動器20和顯示面板30。顯示面板30可用液晶顯示(LCD)面板、有機發光二極體(OLED)面板等配置。
時序控制器10被配置為接收外部提供的顯示數據，生成與顯示數據對應的封包PKT，並將封包PKT提供給源驅動器20。
源驅動器20被配置為接收封包PKT，恢復封包PKT的時脈和數據，藉由使用恢復的時脈和數據生成源信號Sout，並且將源信號Sout提供給顯示面板30。說明性地示出了一個源驅動器20，但是可根據顯示面板30的解析度和尺寸提供各種數量的源驅動器20。源驅動器20輸出多個源信號Sout，以提供給顯示面板30的負責區域的像素。
在本發明的實施方式中，封包PKT可包括用於時序控制器10與源驅動器20之間的高速介面的分量和命令。
本發明的時序控制器10和源驅動器20被配置為能夠支援運行長度限制模式(下文稱為“RLL”模式)，其中時序控制器10被配置為輸出用於RLL模式的協定的封包PKT。
而且，時序控制器10和源驅動器20可被配置為藉由隨後描述的模式資訊選擇RLL模式、PLL模式、DLL模式之一。
在RLL模式中，運行長度被定義為連續保持相同值的位元的數量，RLL被定義為限制運行長度，RLL條件被定義為為了限制運行長度而定義的條件。
RLL模式是這樣的模式，其中，滿足RLL條件的數據被編碼用於發送使得運行長度在時序控制器10中被限制並且具有限制的運行長度限制的發送數據在源驅動器20中被解碼為原始數據。
對於RLL模式，時序控制器10對具有滿足RLL條件的運行長度的數據進行編碼並將編碼的數據輸出為封包PKT。
對於RLL模式，源驅動器20解碼接收的封包PKT以獲得原始數據然後執行恢復過程。
當原始數據是“000000”時，由於6個位元保持“0”作為相同值，所以原始數據的運行長度為6。在該情況中，當RLL條件為5時，由於具有運行長度6的原始數據“000000”滿足RLL條件，所以原始數據在時序控制器10中被編碼。
當假設與原始數據“000000”對應的運行長度限制碼(下文被稱為“RLL碼”)為“001001”時，時序控制器10將原始數據“000000”編碼為RLL碼“001001”。然後，時序控制器10藉由封包PKT發送編碼的RLL碼。
源驅動器20接收封包PKT的編碼數據，即RLL碼“001001”，並且將RLL碼“001001”解碼為原始數據“000000”。然後，源驅動器20藉由使用原始數據執行恢復過程。
根據本發明，當原始數據的運行長度如上所述滿足RLL條件時，原始數據被編碼為RLL碼，從而能夠防止具有滿足RLL條件的運行長度且包括連續保持相同值的位元的數據作為封包PKT被發送。
結果，根據本發明，能夠減少源驅動器20接收封包的數據的過程中的跳動的影響，或者能夠降低時脈數據恢復中的錯誤的發生。
在DLL模式或PLL模式的情況中，位於時序控制器10與源驅動器20之間的封包PKT可用如圖2中所示的協定配置。
圖2的封包PKT可具有這樣一種結構，其中時脈位元CK、數據D0至D11以及虛位元DM按順序排列以串列地發送數據。圖2的封包PKT包括14個位元14UI。圖2的封包PKT是基於DLL的協定，在該協定中，1位元的時脈位元CK被嵌入在數據D0至D11之間並且每個單元被虛位元DM劃分，且在PLL模式中可用。
然而，在RLL模式中，用於在時序控制器10與源驅動器20之間通信的封包PKT包括如圖3中所示的命令和多個分量。
圖3的封包PKT說明了每個單元被配置為如圖2所示的14個位元。為了與圖2比較，在圖3中，構成封包的位元的標號使用與圖2中相同的標號。
在圖3中，多個分量對應於數據D0至D11，在實施方式中數據D0至D11被劃分成兩個分量CP0和CP1。兩個分量CP0和CP1藉由用相同數量劃分順序連接的數據D0至D11的位元獲得。也就是說，由於數據D0至D11為12位元，分量CP0和CP1的每個以6位元為單位進行劃分。
命令CM包括多個指示碼位元。
命令CM中包含的指示碼位元的數量可與分量的數量相同，並且多個分量和多個指示碼位元可彼此一一對應。
例如，命令CM可包括如圖3所示的兩個指示碼位元CM0和CM1。在兩個指示碼位元CM0和CM1之間，指示碼位元CM0對應於分量CP0，指示碼位元CM1對應於分量CP1。指示碼位元CM0和CM1的值分別指示相應分量CP0和CP1的編碼或非編碼，稍後給出它們的詳細描述。
圖3的封包PKT說明了包括根據本發明的命令和多個分量的一個格式，根據本發明的封包PKT可具有稍後參考圖9至圖11描述的各種格式。
時序控制器10可藉由稍後描述的模式資訊配置和輸出具有圖2或圖3的格式的封包PKT，源驅動器20還可依據稍後描述的模式資訊接收和恢復封包PKT。
在RLL模式中，時序控制器10被配置為配置包括命令CM和與顯示數據對應的多個順序分量CP0和CP1的封包PKT，確定多個分量CP0和CP1的每個是否滿足RLL條件，對滿足RLL條件的分量編碼，並輸出包含編碼的數據的封包PKT。
相同的RLL條件被應用於多個分量CP0和CP1的每個，並指示為RLL設置的數量。例如，當連續保持相同值的位元的數量被限制為不等於或大於5時，RLL條件可被設置為5。
時序控制器10的編碼包括分量的原始數據DATA_CP至依據原始數據DATA_CP預先指定的RLL碼DATA_RP的編碼、以及命令CM已經被分量的原始數據DATA_CP取代的指示的變化。
對於這種操作，本發明的時序控制器10包括編碼器100、發送單元120、編碼控制單元140和映射數據提供單元160，如圖4所示。
在圖4中，編碼器100接收顯示數據DATA_ORG，配置排列有命令CM和分量CP0、CP1的串列封包PKT，對滿足RLL條件的分量進行編碼，並改變命令CM。編碼器100將滿足RLL條件的分量的原始數據DATA_CP編碼為能夠限制原始數據DATA_CP的運行長度的RLL碼，並改變命令CM以指示所選擇的分量已被編碼。編碼器100將編碼的封包PKT輸出至發送單元120。
發送單元120可包括輸出緩衝器，輸出緩衝器將編碼的封包PKT轉換為差分信號並藉由傳輸線發送該差分信號。
編碼控制單元140控制編碼器100的編碼。更具體地，編碼控制單元140檢查在編碼器100中配置的封包PKT中包含的所有分量，確定每個分量是否滿足RLL條件，提供與滿足RLL條件的分量的原始數據DATA_CP對應的RLL碼DATA_RP，並且控制與滿足RLL條件的分量對應的命令CM的變化。
編碼控制單元140控制編碼器100根據與模式資訊相對應的模式以其它格式配置封包PKT。第一模式可被定義為DLL模式和PLL模式，在第一模式中封包PKT如圖2所示被配置，第二模式可被定義為RLL模式，在第二模式中封包PKT如圖3所示被配置。
依據第一模式的模式資訊，編碼控制單元140控制編碼器100。由此，編碼器100如圖2所示配置按順序排列有時脈位元CK、數據D0至D11和虛位元DM的封包PKT，並藉由除了用於RLL的編碼之外的預定義的過程輸出封包PKT。預定義的過程可包括封包PKT被配置然後附加資訊被插入的過程。
依據第二模式的模式資訊，編碼控制單元140控制編碼器100。由此，編碼器100藉由如圖3所示在預設方法中排列命令CM和分量CP0和CP1來配置封包PKT，對封包PKT進行編碼，並輸出編碼的封包PKT。
命令CM可排列在與虛位元DM和時脈位元CK對應的位置處。
用於編碼的RLL碼可在各種方法中提供。例如，RLL碼可使用記憶體提供，可藉由使用具有RLL功能的演算法被提供作為數位設計值，或者可藉由數位化用於編碼和解碼方案的查詢表被提供作為最佳化值。為了最佳化RLL碼，可使用卡諾圖。
本發明提供一種使用記憶體的方法，映射數據提供單元160可使用該記憶體被配置。
映射數據提供單元160儲存滿足RLL條件的多個原始數據DATA_CP段和能夠對原始數據DATA_CP的運行長度進行限制的RLL碼 DATA_RP，並根據編碼控制單元140的請求向編碼控制單元140提供與所選擇的分量的原始數據DATA_CP對應的RLL碼DATA_CP。
同時，源驅動器20可被配置為接收封包PKT，檢查命令CM，並將藉由檢查選擇的一個分量解碼為原始數據DATA_CP。依據稍後描述的模式資訊，源驅動器20可封包PKT識別和處理為基於如圖2所示的DLL模式和PLL模式的封包，或者可基於如圖3所示的RLL模式識別和處理的封包。
為此，源驅動器20包括解碼器200、恢復單元220、解碼控制單元240、映射數據提供單元260和接收單元280，如圖5所示。
解碼器200藉由接收單元280接收封包PKT，其中接收單元280可包括藉由傳輸線接收作為差分信號發送的封包PKT的輸入緩衝器。
在RLL模式中，解碼器200藉由接收單元280接收包括具有多個分量CP0和CP1的顯示數據以及根據每個分量指示編碼或非編碼的命令CM的封包PKT，並對命令CM指示的分量進行解碼。
由解碼器200解碼的封包PKT被傳送至恢復單元220，恢復單元220執行用於從封包PKT恢復時脈和數據並生成源信號Sout的恢復過程。恢復單元220可將作為恢復單元220的恢復過程的結果生成的源信號Sout輸出給顯示面板30。
解碼控制單元240檢查解碼器200的命令CM並且確認封包PKT中包含的分量CP0和CP1是否具有能夠對原始數據DATA_CP的運行長度進行限制的RLL碼DATA_RP。
作為確認結果，當具有RLL碼DATA_RP的分量存在於分量CP0與CP1之間時，解碼控制單元240控制解碼器200的解碼。也就是說，解碼控制單元240根據被確認具有RLL碼DATA_RP的分量向解碼器200提供與RLL碼DATA_RP對應的原始數據DATA_CP。
由此，解碼器200可將RLL碼DATA_RP解碼為從解碼控制單元240提供的原始數據DATA_CP。
同時，解碼控制單元240可被配置為根據與模式資訊相對應的模式處理具有不同格式的封包PKT。
依據接收如圖2所示配置封包PKT的DLL模式和PLL模式的封包的第一模式的模式資訊，解碼控制單元240不對其中時脈位元、數據和虛位元按順序排列的封包PKT進行解碼，並將封包PKT輸出至恢復單元220用於數據恢復。
與此不同，依據接收如圖3所示配置封包PKT的RLL模式的封包的第二模式的模式資訊，解碼控制單元240控制對其中命令CM和分量CP0和CP1按預設方法排列的封包PKT的解碼。解碼控制單元240可控制解碼器200的操作以在解碼之後移除命令CM並將數據輸出給恢復單元220。
類似於時序控制器10，源驅動器20可被配置為接收用於以各種方法解碼的RLL碼。
本發明公開了一種使用記憶體的方法，映射數據提供單元260可使用記憶體進行配置。
映射數據提供單元260儲存滿足RLL條件的多個原始數據DATA_CP段和與原始數據DATA_CP對應的RLL碼DATA_RP，並根據解碼控制單元240的請求向解碼控制單元240提供與RLL碼DATA_RP對應的原始數據DATA_CP。
圖4和圖5的映射數據提供單元160和260可被配置為管理表，在該表中原始數據DATA_CP和RLL碼DATA_RP如圖6所示彼此一一對應，由此映射數據提供單元160和260根據編碼控制單元140的請求向編碼控制單元140提供 RLL碼DATA_RP，或根據解碼控制單元240的請求向解碼控制單元240提供原始數據DATA_CP。
圖6中的映射數據提供單元160和260的表可由廠商預先設置並且可被儲存在時序控制器10和源驅動器20的記憶體設備中。
映射數據提供單元160和260可具有表，在該表中根據分量CP0和CP1滿足RLL條件的所有原始數據DATA_CP段與能夠對所有原始數據DATA_CP段的運行長度進行限制的RLL碼DATA_RP彼此一一對應。
當分量CP0和CP1的每個包括6個位元時，64個原始數據中滿足RLL條件的原始數據DATA_CP可儲存在映射數據提供單元160和260中。映射數據提供單元160和260可儲存與滿足RLL條件的原始數據DATA_CP相同數量的RLL碼DATA_RP，其中原始數據DATA_CP和RLL碼DATA_RP被設為彼此一一對應。
例如，“000000”可作為滿足RLL條件的原始數據DATA_CP之一被儲存在映射數據提供單元160和260中，“001001”可作為RLL碼DATA_RP被儲存在映射數據提供單元160和260中以與“000000”(原始數據DATA_CP)一一對應。
顯示系統如上所述被配置，從而本發明的時序控制器10可按如圖7所示次序對滿足RLL條件的封包PKT的分量進行編碼。
也就是說，時序控制器10從外部接收顯示數據DATA_ORG(S10)，由編碼器100將接收的顯示數據DATA_ORG配置成封包PKT(S12)。
在RLL模式中，時序控制器10藉由如圖3所示的協定配置封包PKT。在此情況中，封包PKT可被配置為包括具有L位元的M個分量和N個指示碼位元。在本發明的實施方式中，圖3的封包PKT被配置為包括均具有6 (L=6)位元的2(M=2)個分量CP0和CP1以及2(N=2)個指示碼位元CM0和CM1。2個指示碼位元CM0和CM1表示1個命令CM。在此情況中，封包PKT可具有其中命令CM、分量CP0和分量CP1被順序排列的結構。
當編碼器100如上配置分量CP0和CP1時，編碼控制單元140檢查分量CP0和CP1的運行長度(S14)。
為了描述稍後描述的編碼過程，分量CP0具有“000000”作為原始數據DATA_CP，分量CP1具有“000001”作為原始數據DATA_CP。假設RLL條件為運行長度等於或大於5。命令CM的指示碼位元CM0和CM1的每個的初始值可被指定為“0”。指示碼位元CM0是用於指示分量CP0的編碼或非編碼的位元，指示碼位元CM1是用於指示分量CP1的編碼或非編碼的位元。
編碼控制單元140首先控制分量CP0的編碼STEP_1。
也就是說，編碼控制單元140確定“000000”(即分量CP0的原始數據DATA_CP)是否滿足RLL條件(S16)。
為了確定分量CP0是否滿足RLL條件，編碼控制單元140藉由位於分量CP0之前和之後的一些位元的連接以及分量CP0的位元來檢查位元。
也就是說，編碼控制單元140確定命令CM的指示碼位元CM0和CM1、分量CP0的位元和分量CP0後面的一些位元是否滿足RLL條件。編碼控制單元140確定“1”或“0”是否關於所有相應位元連續保持多於5個位元。
即使不考慮分量CP0的邊界區域，由於“000000”(即當前分量CP0的原始數據DATA_CP)的運行長度為6，所以“000000”滿足RLL條件。
當確定在包含分量CP0的邊界區域和分量CP0的前提下滿足RLL條件時，編碼控制單元140將分量CP0的原始數據DATA_CP編碼為能夠對原始數據DATA_CP的運行長度進行限制的RLL碼DATA_RP，並控制編碼器100使得指示分量CP0的編碼狀態的指示碼位元CM0變為“1”(S18)。
在此情況中，編碼控制單元140可從映射數據提供單元160接收“001001”，即能夠對原始數據DATA_CP的運行長度進行限制的RLL碼DATA_RP，並將“001001”提供給編碼器100。
當分量CP0被RLL碼DATA_RP“001001”替換時，分量CP0不滿足RLL條件。
結果，命令CM被設為“10”並且分量CP0被編碼為“001001”。
如上所述，當分量CP0的編碼STEP_1結束或分量CP0的原始數據DATA_CP不滿足RLL條件時，編碼控制單元140執行分量CP1的編碼STEP_2。
也就是說，編碼控制單元140確定“000001”(即分量CP1的原始數據DATA_CP)是否滿足RLL條件(S20)。
為了確定分量CP1是否滿足RLL條件，編碼控制單元140確定位於分量CP1之前或之後的一些位元、分量CP1的位元的連接位元、以及分量CP1的位元是否滿足RLL條件。
位於分量CP1之前的一些位元可指示分量CP0後部的連續具有相同值“0”或“1”的一些位元，位於分量CP1之後的一些位元可指示位於分量CP1後面的另一封包的命令CM中包含的指示碼位元CM0和CM1或分量的一部分。
也就是說，編碼控制單元140確定分量CP1自身和分量CP1的邊界區域是否滿足RLL條件。
即使不考慮邊界區域，由於“000001”(即當前分量CP1的原始數據DATA_CP)的運行長度為5，所以“000001”滿足RLL條件。
當確定在包含分量CP1和邊界區域的前提下滿足RLL條件時，編碼控制單元140將分量CP1的原始數據DATA_CP編碼為能夠對原始數據 DATA_CP的運行長度進行限制的RLL碼DATA_RP，並控制編碼器100使得指示分量CP1的編碼狀態的指示碼位元CM1變為“1”(S22)。
在該情況下，編碼控制單元140可從映射數據提供單元160接收“001010”，即能夠限制原始數據DATA_CP的RLL碼DATA_RP，並將“001010”提供給編碼器100。
當分量CP1被RLL碼DATA_RP“001010”替換時，分量CP1和分量CP的邊界區域不滿足RLL條件。
結果，命令CM被設為“11”並且分量CP1被編碼為“001010”。
如上所述，當分量CP1的編碼STPE_2結束時，由命令CM定義的封包PKT、分量CP0和分量CP1被編碼為“11001001001010”並且編碼器100發送編碼的封包PKT(S24)。
如上所述，時序控制器10可在RLL模式中對命令CM和分量CP0、CP1編碼，並將編碼的封包PKT提供給源驅動器20。
同時，本發明的源驅動器20可按圖8所示的次序執行解碼。
源驅動器20接收從時序控制器10發送的封包PKT(S30)。接收的封包PKT為“11001001001010”。接收的封包PKT經由接收單元280被傳送至解碼器200。
在RLL模式中，源驅動器20的解碼控制單元240檢查解碼器200中接收的封包PKT的命令CM(S32).
參考圖7，接收的封包PKT的命令CM為“11”，因此指示碼位元CM0和CM1具有被設為“1”的值。這指示由指示碼位元CM0指示的分量CP0已被編碼並且由指示碼位元CM1指示的分量CP1也已被編碼。
解碼控制單元240確定命令CM的指示碼位元CM0和CM1的值並且確定是否需要分量CP0和CP1的解碼(S34)。
由於當前命令CM具有被設為“11”的值，所以需要所有分量CP0和CP1的解碼。
由此，解碼控制單元240從映射數據提供單元260接收與分量CP0的RLL碼DATA_RP對應的原始數據DATA_CP和與分量CP1的RLL碼DATA_RP對應的原始數據DATA_CP，並且控制解碼器200的解碼(S36)。
也就是說，解碼器200將分量CP0的RLL碼DATA_RP變為“000000”(即原始數據DATA_CP)，並將分量CP1的RLL碼DATA_RP變為“000001”(即原始數據DATA_CP)。
當封包的命令CM為“00”時，解碼器200確定步驟S34中不需要解碼。在此情況中，源驅動器20不為封包PKT執行步驟S36。
解碼器200從在步驟S36中解碼的封包PKT或在步驟S34中確定不需要解碼的封包PKT移除命令CM(S38)。
解碼器200移除命令CM，然後向恢復單元220提供與顯示數據DATA_ORG對應的分量CP0和CP1(S38)。
恢復單元220可執行數據恢復過程以恢復時脈和數據(S40)。
源驅動器20可藉由使用如上所述在恢復單元220中恢復的時脈和數據生成和輸出源信號Sout。
如上所述，根據本發明，能夠用多個分量配置封包中包含的所有數據、確定每個分量是否滿足RLL條件並執行編碼。
本發明的實施方式的RLL模式的封包PKT可不同於如圖3所示順序排列構成命令CM的指示碼位元CM0和CM1和分量CP0和CP1的配置被各種配置。
例如，封包PKT可被配置為使得指示碼位元CM0、分量CP0、分量CP1和指示碼位元CM1可如圖9所示按此次序被排列。在此情況中，指示碼位元CM0對應於圖2的時脈位元CK並指示分量CP0的編碼或非編碼，指示碼位元CM1對應於圖2的虛位元並指示分量CP1的編碼或非編碼。
而且，封包PKT可被配置為使得指示碼位元CM0、分量CP0、指示碼位元CM1和分量CP1可按如圖10所示的次序被排列。
而且，封包PKT可被配置為使得分量CP0、構成命令CM的指示碼位元CM0和CM1以及分量CP1可按如圖11所示的次序被排列。
而且在圖10和圖11中，可理解指示碼位元CM0指示分量CP0的編碼或非編碼，指示碼位元CM1指示分量CP1的編碼或非編碼。
如上所述，根據本發明，能夠藉由檢查是否所有數據滿足RLL條件配置封包，以防止封包的數據受發送過程中的跳動等的影響並在接收或時脈數據恢復過程中準確識別數據值。
結果，本發明具有能夠在時序控制器(數據發送裝置)與源驅動器(數據接收裝置)之間實現高速介面的優點。
而且，根據本發明，時序控制器(數據發送裝置)和源驅動器(數據接收裝置)可被設置為在適於DLL模式、PLL模式和RLL模式之一的狀態中可操作，從而能夠提供具有模式擴展性的數據通信系統。
儘管為了說明目的描述了本發明的較佳實施方式，但是本領域技術人員將理解在不背離所附申請專利範圍公開的本發明的精神和範圍的前提下可進行各種修改、添加和替代。
DATA_CP:原始數據
DATA_RP:RLL碼

Claims (18)

  1. 一種數據通信系統，包括：一數據發送裝置，包括一編碼器和一編碼控制單元，該編碼器配置包括一命令和與顯示數據對應的多個分量的一封包、對滿足一運行長度限制條件的分量執行編碼並輸出該封包，該編碼控制單元確定該些分量的每個是否滿足該運行長度限制條件、並且控制將滿足該運行長度限制條件的分量改變為用於編碼的運行長度限制碼並改變該命令以指示一被編碼的分量，其中在該運行長度限制條件中預定數量或更多的連續位元保持相同值；以及一數據接收裝置，被配置為接收該封包，藉由使用該命令檢查該被編碼的分量，並將該被編碼的分量改變為一原始數據，其中該編碼器藉由編碼將該分量的該原始數據變為能夠限制運行長度的運行長度限制碼，並改變該命令以指示該被編碼的分量。
  2. 根據申請專利範圍第1項所述的數據通信系統，其中在該數據發送裝置中，該命令中包括的一指示碼位元的數量等於該分量的數量，並且該分量與該指示碼位元彼此一一對應。
  3. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼器配置該封包以包括該命令、一第一分量和一第二分量，當與位於該第一分量之前或之後的位元和該第一分量的一些位元中的至少一個連接的該連續位元、以及該第一分量的位元滿足該運行長度限制條件時，執行一第一編碼以將該第一分量的一第一原始數據改變為用於限制運行長度的一第一運行長度限制碼，當與位於該第二分量之前或之後的位元和該第二分量的一些位元中的至少一個連接的該連續位元、以及該第二分量的位元滿足該運行長度限制條件 時，執行一第二編碼以將該第二分量的一第二原始數據改變為用於限制運行長度的一第二運行長度限制碼，以及改變該命令的用於指示與該第一編碼和該第二編碼對應編碼的該分量的指示碼位元的至少一個。
  4. 根據申請專利範圍第1項所述的數據通信系統，其中該數據接收裝置在所述解碼之後移除該命令並執行數據恢復過程。
  5. 根據申請專利範圍第1項所述的數據通信系統，其中該數據發送裝置和該數據接收裝置包括在一顯示系統中，該數據發送裝置被配置為該顯示系統的一時序控制器並且配置與該顯示數據對應的包括該命令和連續的該些分量的該封包，以及該數據接收裝置被配置為一源驅動器，根據該命令解碼該封包，並生成與該些分量對應的一源信號。
  6. 根據申請專利範圍第1項所述的數據通信系統，其中該數據發送裝置進一步包括：一映射數據提供單元，被配置為提供該運行長度限制碼，其中，該映射數據提供單元包括一記憶體、一演算法和一查詢表的至少一個，其中該記憶體儲存與該原始數據對應的該運行長度限制碼，該演算法依據該原始數據將該運行長度限制碼提供為數位設計值，該查詢表將該運行長度限制碼提供為數位設計值。
  7. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼器配置包括該命令、一第一分量和一第二分量的封包，該第一分量和該第二分量具有相同數量的位元，該命令包括一第一指示碼位元和一第二指示碼位元，該第一指示碼位元的值指示該第一分量的編碼或非編碼，以及 該第二指示碼位元的值指示該第二分量的編碼或非編碼。
  8. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼控制單元控制該編碼器根據與模式資訊相對應的模式以不同的格式配置該封包，依據一第一模式的模式資訊配置包括一時脈位元、數據和一虛位元的該封包以藉由除該編碼之外的預定義的過程輸出該封包，依據一第二模式的模式資訊配置包括該命令和該分量的該封包並對該封包進行編碼以輸出該封包，以及該命令對應於該虛位元和該時脈位元。
  9. 根據申請專利範圍第1項所述的數據通信系統，其中該命令包括多個指示碼位元，該些指示碼位元具有預設的初始值並在該運行長度限制條件滿足時具有變化的值以指示該被編碼的分量。
  10. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼器按該命令中包括的一第一指示碼位元和一第二指示碼位元、一第一分量、以及一第二分量的順序配置該封包。
  11. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼器按該命令中包括的一第一指示碼位元、一第一分量、一第二分量、以及該命令中包括的一第二指示碼位元的順序配置該封包。
  12. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼器按該命令中包括的一第一指示碼位元、一第一分量、該命令中包括的一第二指示碼位元、以及一第二分量的順序配置該封包。
  13. 根據申請專利範圍第1項所述的數據通信系統，其中該編碼器按一第一分量、該命令中包括的一第一指示碼位元和一第二指示碼位元、以及一第二分量的順序配置該封包。
  14. 一種數據接收裝置，包括：一解碼器，被配置為接收包括具有多個分量的數據、以及指示一被編碼的分量的一命令的一封包並將該被編碼的分量的一運行長度限制碼改變為一原始數據；以及一解碼控制單元，被配置為藉由該命令檢查該被編碼的分量，並向該解碼器提供與該運行長度限制碼對應的該原始數據，其中當該原始數據滿足預定數量或更多的連續位元保持相同值的運行長度限制條件時，該被編碼的分量具有用於限制該原始數據的運行長度的該運行長度限制碼。
  15. 根據申請專利範圍第14項所述的數據接收裝置，其中該解碼器接收包括該命令、一第一分量和一第二分量的封包，該第一分量和該第二分量具有相同數量的位元，該命令包括一第一指示碼位元和一第二指示碼位元，該第一指示碼位元的值指示該第一分量的編碼或非編碼，以及該第二指示碼位元的值指示該第二分量的編碼或非編碼。
  16. 根據申請專利範圍第14項所述的數據接收裝置，其中該解碼控制單元依據模式資訊確定該封包的格式，控制該解碼器依據一第一模式的模式資訊不對包括一時脈位元、數據和一虛位元的該封包解碼，以及控制該解碼器依據一第二模式的模式資訊對包括該命令和該分量的該封包執行解碼。
  17. 根據申請專利範圍第14項所述的數據接收裝置，進一步包括：一映射數據提供單元，被配置為提供該原始數據， 其中該映射數據提供單元包括一記憶體、一演算法和一查詢表的至少一個，其中該記憶體儲存與該運行長度限制碼對應的該原始數據，該演算法依據該運行長度限制碼將該原始數據提供為數位設計值，該查詢表將該原始數據提供為數位設計值。
  18. 根據申請專利範圍第14項所述的數據接收裝置，其中該解碼器和該解碼控制單元包括在一顯示系統的一源驅動器中，以及該解碼器接收與顯示數據對應的該封包。
TW107133819A 2017-09-29 2018-09-26 數據通信系統及其數據發送裝置和數據接收裝置 TWI784057B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170127062A KR102394777B1 (ko) 2017-09-29 2017-09-29 데이터 통신 시스템 및 그의 데이터 전송 장치 및 데이터 수신 장치
KR10-2017-0127062 2017-09-29
??10-2017-0127062 2017-09-29

Publications (2)

Publication Number Publication Date
TW201921902A TW201921902A (zh) 2019-06-01
TWI784057B true TWI784057B (zh) 2022-11-21

Family

ID=65897494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133819A TWI784057B (zh) 2017-09-29 2018-09-26 數據通信系統及其數據發送裝置和數據接收裝置

Country Status (4)

Country Link
US (1) US10741144B2 (zh)
KR (1) KR102394777B1 (zh)
CN (1) CN109587108B (zh)
TW (1) TWI784057B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164881A1 (en) * 2006-01-16 2007-07-19 California Institute Of Technology Precision-resolution constrained coding scheme
TW200835184A (en) * 2006-10-17 2008-08-16 Qualcomm Inc VCO ringing correction in packet switched wireless networks
US20140294001A1 (en) * 2011-11-29 2014-10-02 Novatek Microelectronics Corp. Method of transporting data with embedded clock
US20160277145A1 (en) * 2013-08-23 2016-09-22 University Of South Australia Enhanced Automatic identification System

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007120B2 (en) * 2003-04-25 2006-02-28 Hewlett-Packard Development Company, L.P. Information transfer protocol having sync fields of different lengths
US7301482B1 (en) * 2003-12-12 2007-11-27 Marvell International Ltd. Circuits, architectures, systems, methods, algorithms and software for conditional modulation coding
JP4536412B2 (ja) * 2004-04-12 2010-09-01 富士通株式会社 記録再生装置および信号処理回路
CN102298953B (zh) * 2011-06-03 2014-04-30 武汉纺织大学 带保护字的二维游程长度受限约束的编解码器及使用方法
US10313684B2 (en) 2014-06-20 2019-06-04 Qualcomm Incorporated Copy from previous rows for palette mode coding
FR3037819B1 (fr) 2015-06-26 2019-06-07 Hydrostadium Riviere d'eau vive demontable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164881A1 (en) * 2006-01-16 2007-07-19 California Institute Of Technology Precision-resolution constrained coding scheme
TW200835184A (en) * 2006-10-17 2008-08-16 Qualcomm Inc VCO ringing correction in packet switched wireless networks
US20140294001A1 (en) * 2011-11-29 2014-10-02 Novatek Microelectronics Corp. Method of transporting data with embedded clock
US20160277145A1 (en) * 2013-08-23 2016-09-22 University Of South Australia Enhanced Automatic identification System

Also Published As

Publication number Publication date
US20190103070A1 (en) 2019-04-04
CN109587108B (zh) 2022-03-04
KR102394777B1 (ko) 2022-05-04
TW201921902A (zh) 2019-06-01
US10741144B2 (en) 2020-08-11
CN109587108A (zh) 2019-04-05
KR20190037576A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
JP5952072B2 (ja) 符号化装置、復号化装置及び伝送システム
KR100757651B1 (ko) 직렬 링크를 통해 ｎ-비트 비디오 데이터를 전송하는 방법및 시스템
KR100875340B1 (ko) 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템
TWI575488B (zh) 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置
US8588281B2 (en) Transceiver having embedded clock interface and method of operating transceiver
US10200120B2 (en) Signal encoding and decoding method, device and system
TWI459774B (zh) 非同步主從式串列通訊系統及應用其之資料傳輸方法與控制模組
WO2018223924A1 (zh) 数据传输方法、时序控制器、源极驱动器和显示装置
JP2008518545A5 (zh)
US10770026B2 (en) Display device, and source driver and packet recognition method thereof
AU2014227460A1 (en) Maximal transition hamming codes
KR100977934B1 (ko) 송신국, 수신국, 통신 시스템 및 통신 시스템의 작동 방법
US10128947B2 (en) Method for optical driving chip to control light-emitting device, and optical drive chip therefor
TWI784057B (zh) 數據通信系統及其數據發送裝置和數據接收裝置
EP2449857B1 (en) Method and device for driving a lamp
EP4216442A1 (en) Generalized near optimal packet encoding
US20220368342A1 (en) Low overhead transition encoding codes
CN111314020B (zh) 一种通信数据的编码方法及系统
US20110026544A1 (en) Signals communication apparatus
US20230098067A1 (en) Data transmission and recovery with algorithmic transition codes
KR101539438B1 (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
KR20150045886A (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법