CN1678999A - 用于处理嵌套中断的方法和设备 - Google Patents

Abstract

一种数据处理器，其中包含了一个或多个功能单元、一个或多个寄存器堆、一个数据存储器以及一个快照缓存器的数据处理器，在对中断状况进行处理的过程中，该处理器适应于将不同处理器状态部件的状态信息保存在相应的快照缓存器部件中。特别地，所述数据处理器包括控制器装置，一旦出现了后续中断状态，则所述控制器装置会在处理实际中断状况的过程中将所述快照缓存器部件的内容存入一个具有多比特存取端口设备的数据存储设备中。

Description

用于处理嵌套中断的方法和设备

堆栈式快照缓存器对嵌套中断进行处理

标题专利申请：一种数据处理器、一个内嵌了此类数据处理器的数据处理设备以及一种对处理嵌套中断的数据处理器进行操作的方法，其中所述处理器具有一个功能单元、一个寄存器堆、一个数据存储器以及一个快照缓存器的数据处理器，在中断处理过程中，该处理器将处理器状态信息保存在快照缓存器中，当出现后续中断时，该处理器会在处理实际后续中断的过程中将快照缓存器的内容保存在一个具有多比特存取端口设备的数据存储设备中。

发明背景

本发明涉及一种数据处理器，如权利要求1的前序部分所述，该处理器包括一个或多个功能单元、一个或多个寄存器堆、一个数据存储器、以及一个允许在中断状况下将处理器状态信息存入相应缓存器部件的快照缓存器。为了能在VLIW及其他现有技术的处理器中实现高质量的操作调度，较为理想的是，所有那些与编译器有关的硬件特征对编译器而言都是可视的。虽然这种信息的某个相关类别与各自关联的操作的不同等待时间有关，但是并不局限于此。高性能的流水线处理器使用的是大于1的等待时间值，并且由此提高了性能。此外，在操作过程中还应该精确规定等待时间。这意味着不但要规定总的操作持续时间，而且还应该了解特定操作通过占用特定硬件而使用操作对象、处理数据和产生结果的准确时刻。由此可以实现寄存器压力最小的高质量调度。

上述调度方法称为NUAL-EQ(Non Unit Assumed Latency WithEqual)语义学(没有单元被假定同样延迟)。对那些支持基于NUAL-EQ语义学的编译时间调度的可中断可编程处理器而言，它们总是需要从内部处理器的流水线中获取一个作为中断处理调度的一部分而被恢复的精确快照。实际上，对这个冲洗处理器流水线状态的更常用的过程而言，它随后将会导致处理器实施错误的行为。正如在转让给目前受让人并由本发明发明人共同发明的已公开PCT专利申请WO02/33570A2中所公开的那样，此类快照将被保存在一个快照缓存器中，而所述申请则在此引入作为参考。

现在，发明人适时地认识到了所谓的嵌套中断(nestedinterrupt)相关性，其中在出现后续中断的时候并没有完成针对先前中断状态所进行的处理。在这种情况下，可以保存和恢复多个同时快照。虽然原则上存在着解决这个问题的多种不同方法，但是其中一种费用最低的方法是，允许加载/存储控制器单元对快照缓存器进行读写，由此可以将开始处理当前中断时获取的最新快照保存在一个后台存储器中，以便让位于在出现新中断时获取的新的快照。

现在，已经可以促使快照缓存器来执行类似于寄存器堆的行为，从而在不必改变处理器指令集结构(ISA)的情况下实现上述功能。然而，要想将快照缓存器添加到处理器的寄存器堆的地址空间中，则意味着在指令编码中需要附加的寄存器寻址比特。由此，需要一种方法，以便通过仔细实施快照缓存器以及将其引入处理器架构来减少甚至完全消除寻址开销。

上述参考文献并未解决这个非常特别的问题。在该文献中，节约地址比特是通过使用串行扫描链来实现的。这些串行扫描链允许将快照数据移动到快照缓存器中或是从快照存储器中移出，而不必对快照缓存器内部的寄存器单元进行精确寻址。然而，使用扫描链将会存在一个明显的缺陷：那就是必须通过使用很多布线而从所有不同的缓存触发器中有效建立所述链。最终，在从快照缓存器中读取数据和将数据写入快照缓存器时，必要的移动将会导致不必要的交换活动，由此将会加大功耗。

发明人已经认识到了为可中断数据处理器提供包含阴影触发器的快照缓存器的有利特征。与上文引用的参考文献相对应的是，每一个阴影触发器都具有处于其中一个资源之中的相应的标准触发器，在中断处理前后，处理器硬件必须保存和恢复该资源的状态。

现在，在这里还提出让快照缓存器能像基于堆栈的寄存器堆那样工作，其中所述寄存器堆可以由标准的加载/存储单元读取。由于快照缓存器的行为与堆栈相似，因此这其中不需要使用寄存器索引来对其进行寻址。此外，与参考文献解决方案中基于扫描链的情况一样，在这里也不需要移动快照数据。取而代之的是，在快照缓存器内部保持了一个栈指针。在为了将快照存入后台存储器而对快照缓存器进行读取的操作中，该操作会弹出栈顶并且递减栈指针的值，由此所述指针将会指向先前的栈顶。而在为了重新加载来自后台存储器的快照而对快照缓存器进行写入的操作中，该操作会将新数据推送到堆栈上并且递增栈指针，由此所述指针将会指向下一个栈顶。应该指出的是，只有在终端实际嵌套的时候，才需要以这种方式来执行快照缓存器的读写。否则，使用常规程序同样可以满足需要。

发明概述

特别地，这样一来，本发明的目的是提供一个旨在存储除了最新快照之外的所有快照的辅助数据存储等级，以便允许出现多个嵌套中断。

这样一来，依照本发明的一个方面，本发明是依照权利要求1的特征部分来表征的。

此外，本发明还涉及一种内嵌了此类数据处理器的数据处理设备，并且涉及一种用于对依照上述方式处理嵌套中断的数据处理器进行操作的方法。而在从属权利要求中则对本发明的其他那些的有利的方面进行了阐述。

附图简述

在下文中将参考优选实施例的公开内容、尤其是附图来论述本发明的这些和其他方面和优点，其中所述附图显示的是：

图1显示的是一个具有基于堆栈的快照缓存器的VLIW处理器的框图；

图2显示的是一个基于堆栈的快照缓存器的框图；

图3显示的一个与标准的资源触发器互连的阴影触发器。

优选实施例详述

图1描述的是一个具有基于堆栈的快照缓存器的VLIW处理器的框图实施例。在这个图中，实际显示的互连接数目尽可能少，由此在仅仅实际显示这些互连的同时得到一个清晰的图形，其中所述互连被视为是说明结构机能所必需的。现在，该装置包括两个寄存器堆(RF0，RF1)22、24，四个发送槽(issue slot)(UC0，UC1，UC2，UC3)32、34、36、38，一个将寄存器堆与发送槽互连的互连网络(CN)28，以及一个控制器(SQ)26。第一个发送槽(UC0)32是在中断处理中实际使用的唯一的槽。在这个中断处理中，相关资源的不同状态以及序列器的相关状态全都拷贝到快照缓存器(SS)20的阴影触发器中。后者则只连接到一个处于UC0 32内部的加载/存储单元(LSU)30，并且是作为上述寄存器堆RF0 22和RF1 24之外的一个附加寄存器堆来工作的。与任何常规加载/存储单元相似，部件LSI30能够访问后台数据存储器(DM)40，以便在处理嵌套中断时将快照数据存入该存储器，或者从中加载快照数据。

图2描述的是基于堆栈的快照缓存器的内部结构的框图。该缓存器由多个并未分离显示的阴影触发器构成，这些触发器组织在一组50个并行字中，但在图中则仅仅指示了字52。字长量度是依照需要以及诸如数据通路宽度之类的可用处理器设备来执行的。每一个阴影触发器都与一个表示处理器资源中的触发器的相应状态相关联。与下文中的图3相比较，在这里有必要在处理中断的过程中保存所述状态。而在快照缓存器中，不同阴影字的输入全都连接到一个解复用器54，从而允许在任何时候都能准确写入一个字。同样，在快照缓存器中，来自不同阴影字的输出将会馈送到一个复用器56，由此允许在任何时候准确读取一个字。

解复用器54和复用器56全都受控于一个来自同处在快照缓存器中的栈指针寄存器58的栈指针。实际上，只有在嵌套中断开始的时候，才有必要在线路62上对快照缓存器62进行读取，而从线路60进行的快照缓存器的写入只在嵌套中断结束的时候是必需的。因此，这两个操作永远不会同时进行，并且使用单个指针寄存器58就足以对栈缓存器中不同的字的交织寻址进行控制。而指针值则在线路62上反向耦合到指针更新控制器66，以便后续再加载指针寄存器58。如所示，相对于指针值而言，三操作控制线68提供了相应的读取、写入和无操作模式。而有效操作则是在递减部件(-1)、递增部件(+1)和无操作部件(通过直接反向耦合)中执行的。

在本实施例中，由于快照缓存器保持了自身的内部栈指针，因此上述读/写命令都不需要寄存器地址，但对标准的随机存取寄存器堆而言，该地址是必需的。因此，在这里不必使用附加指令比特来寻址快照缓存器中的寄存器。并且应该指出的是，实际的堆栈指针值并未涉及中断电平，而是涉及一个序列，对特定中断而言，数据是根据该序列写入状态寄存器的。一旦出现后续中断，则阴影寄存器组的内容将被写入堆栈。一旦后续中断到达，则将阴影寄存器拷贝到DM40中，以便让位于更新的数据。

与上述已公开的参考专利文献WO02/33570A2相比，图3描述的是一个与标准的资源触发器70互连的阴影触发器72。其中左侧虚线(a)将具有标准或原始触发器70的标准操作硬件与输入门设备74分隔开来。输入门设备74接收消耗数据78，而触发器70则输出处理数据82。阴影触发器72在线路84上输出存储数据。而阴影触发器的输入则是由受控于控制信号86的保存/存储复用器76馈送的。如所示，图中的两个部分是相互交叉耦的。

当开始执行各次中断处理时，在单个时钟周期内部，完整的快照是通过将各个标准触发器值即时拷贝到相应的阴影触发器中，而从相关的处理器状态中获取的。同样，在结束每一次中断处理的时候，完整的快照是通过将各个阴影触发器即时拷贝到其相应的标准触发器中，而从快照缓存器恰当恢复给处理器的。

在能够嵌套中断之前，通过使用一个能从堆栈中弹出的字的形式组织的快照数据的加载/存储单元，可以将快照缓存器的内容保存在数据存储器中。然后，该特征将会释放快照缓存器，以便在开始处理每一个嵌套中断的时候获取一个新的快照。一旦从嵌套中断中返回，则可以在恢复当前快照缓存器内容之后，从数据存储器中加载来自所中断的服务程序的原始快照数据，并且可以使用一个将那些以字的形式组织的快照数据推送到堆栈中的加载/存储单元，来将原始快照数据写入快照缓存器。

通过尽可能多地停用快照缓存器，可以获得很低的功率。该处理是通过如下方式执行的。快照缓存器中的所有阴影触发器都仅仅在实际获取快照的时候计时，这意味着仅仅在单个时钟周期中激活快照缓存器。此外，在栈推送操作中，仅仅对由作为栈顶加一的栈指针所指向的阴影触发器进行计时。最后，栈指针自身只在栈指针更新的时候才会计时，而所述更新则分别是通过弹出和推送快照缓存器堆栈来执行的。

本发明的一个优势应用领域是嵌入式数字信号处理器(DSP)。此外，对使用了基于NUAL-EQ的调度并且由此需要流水线快照而不是流水线冲洗的不同的可中断嵌入式处理器架构而言，本发明同样是适用的。本发明的具体应用领域可以是视频处理、视频编解码、音频编解码、声波图形、3G电信、经由分组的语音传输以及其他众多领域。

Claims (14)

1.一种数据处理器，其中包括一个或多个功能单元、一个或多个寄存器堆、一个数据存储器以及一个快照缓存器，在对中断状况进行处理的过程中，该处理器将不同处理器状态部件的状态信息保存在相应的快照缓存器部件中，

所述数据处理器的特征在于：它包括控制器装置，其中一旦出现了后续中断状态，则所述控制器装置会在处理实际中断状况的过程中，将所述快照缓存器部件的内容存入具有多比特存取端口设备的数据存储设备中。

2.如权利要求1所述的数据处理器，其中所述控制器装置被调整成，在结束处理实际中断的时候，通过所述多比特存取端口设备而将来自所述数据存储器设备的较早存储的所述快照缓存器部件内容再现到所述快照缓存器部件中。

3.如权利要求2所述的数据处理器，其中所述控制装置被调整成，在执行所述再现的时候恢复较早存储的不同处理器状态部件的状态信息，由此允许所述数据处理器继续处理早先的未完成中断，或者根据具体情况来继续执行主要处理线程。

4.如权利要求1所述的数据处理器，其中所述状态信息包括当前操作的等待时间数据。

5.如权利要求1所述的数据处理器，其中所述快照缓存器包括输出复用器装置，该装置具有所述多比特存取端口设备，以便顺序保存选定的快照缓存器部件，从而将其内容转移到所述数据存储器设备中。

6.如权利要求1所述的数据处理器，其中所述快照缓存器包括输入复用器装置，该装置具有所述多比特存取端口设备，用于顺序选择快照缓存器部件，以便回送来自所述数据存储器的存储内容。

7.如权利要求1所述的数据处理器，其中所述数据存储器设备是作为堆栈工作的。

8.如权利要求7所述的数据处理器，其中所述堆栈具有一个允许在各个快照中具有多个堆栈位置的栈指针。

9.如权利要求7所述的数据处理器，其中所述堆栈中的读写操作是在相互排斥的时刻执行的。

10.如权利要求1所述的数据处理器，其中所述快照缓存器实质上至少是由用于存储其快照信息的阴影触发器构造的。

11.如权利要求1所述的数据处理器，其中所述快照缓存器仅仅是在实际获取快照的时候，通过一个或多个计时阴影触发器以很低的功率操作的，这意味着只在一个时钟周期中激活所述快照缓存器，由此在栈推送操作中，只对栈顶加一的栈指针所指向的阴影触发器进行计时，并且只在通过弹出和推送快照缓存器堆栈所导致的栈指针更新过程中，对栈指针自身进行计时。

12.如权利要求1所述的数据处理器，该处理器具有多个并行的发送槽(32～38)，其中只有一个单独的发送槽被用于执行这种嵌套中断处理。

13.一种数据处理设备，其中包含了权利要求1所述的嵌入式数据处理器。

14.一种用于对权利要求1所述的数据处理器进行操作的方法，其中所述处理器被调整成对嵌套中断进行处理。