CN1124546C - 一种超标量处理器及在该超标量处理器中完成指令的方法 - Google Patents

一种超标量处理器及在该超标量处理器中完成指令的方法 Download PDF

Info

Publication number
CN1124546C
CN1124546C CN99106952A CN99106952A CN1124546C CN 1124546 C CN1124546 C CN 1124546C CN 99106952 A CN99106952 A CN 99106952A CN 99106952 A CN99106952 A CN 99106952A CN 1124546 C CN1124546 C CN 1124546C
Authority
CN
China
Prior art keywords
instruction
finish
central authorities
processor
old
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99106952A
Other languages
English (en)
Other versions
CN1237732A (zh
Inventor
D·Q·恩古延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1237732A publication Critical patent/CN1237732A/zh
Application granted granted Critical
Publication of CN1124546C publication Critical patent/CN1124546C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

超标量处理器中的每个执行单元都有一个关联的完成表，该关联的完成表中含有一份所有已调度但未完成的指令的状态数据。用一个中央完成表来保存按调度单元和各执行单元所报告的每个已调度指令的状态。指令单元向完成表发送结束信号，完成表负责退役某特定类型的指令。中央完成表退役可能引起中断的指令和其结果要送到相同目标寄存器的指令。各执行单元关联的完成表退役余下的指令，并且执行单元将指令状态发送到中央完成表和每个执行单元。这就减少了要由中央完成表退役的指令的数量，增加了每个周期被退役的指令的数量。

Description

一种超标量处理器及在该超标量处理器中完成指令的方法
本发明一般涉及超标量处理器，具体来说涉及每个周期完成更多指令，更具体来说，本发明涉及对超标量处理器的指令完成方案和完成单元的改进。
微处理器被分类为超标量的，如果该微处理器(“处理器”)每个时钟周期能够完成多条指令。超标量处理器的体系结构采用处理器内部的多个并行处理单元，以便能在每个时钟周期完成更多的指令。这些处理单元一般包括多个并行操作的执行单元、一个向执行单元发送指令和数据的调度单元、一个含有一个用于跟踪及退役(retire)指令的(“完成表”)的完成单元和用于为执行单元预加载指令的重命名缓冲器(重命名寄存器)。完成表的跟踪和退役特性提供了不按顺序完成指令的能力。
为了效率和速度而采用多个并行的处理单元，要求指令被“流水线化”。流水线是这样一种提取和解码指令的方法，它使得一个执行单元不必等待指令；执行单元在第一个指令已经完成之前就处理第二个指令。此外，当前的体系结构采用推测性执行(执行来自不同分支路径的指令)和分支预测(branch prediction)来提高处理器的性能。分支预测用于预测某指令下一次被执行时要转移的途径，这种预测90％的时候都是正确的。
图4是表示超标量处理器中指令流的简化框图。多个指令被提取器402从指令高速缓存中提取出来后置于分支处理单元404或指令队列406。进入指令队列406之后，指令被调度单元408发送到各种执行单元。调度速率的相关因素中包括执行单元的忙状态、重命名(未予显示)的可用性以及完成表缓冲器的可用性。在当前处理器中，指令完成逻辑是在处理器内的一个单一单元—完成单元中执行的。完成单元418对指令在从调度到执行直至完成的过程中进行跟踪，允许不按顺序地执行指令。当执行单元结束指令时，指令的状态被执行单元410、412、414或416传送到完成表418。完成单元然后就完成或退役该指令并向其余执行单元发送一个完成信号，以便将结束的数据写回到结构化寄存器中。
然而，完成单元每个周期所能完成或退役的指令的数目是固定的；这是一种可能导致在指令调度逻辑中产生瓶颈的限制因素。所有指令都由完成单元418跟踪、完成并提交给特定的结构化寄存器。如果完成单元418停顿，处理器400的效率和速度就会降低，其一个原因是执行单元410、412、414和416不能发出结束信号来更新完成单元418中的对应指令状态。执行单元410、412、414和416由于结束信号不能被传送到一个完整的完成表418队列而停顿。由于重命名缓冲器(未予示出)现在不能向执行单元410、412、414和416传送指令，而继续阻塞(backup)。调度单元408作出判定，即重命名缓冲器已满，没有位置存放其它指令。所以，除非重命名缓冲器中有空间可用，否则调度单元408将不调度指令，导致处理器停顿。
完成单元418瓶颈的第二个原因是，尽管完成单元418能同时退役多条指令，但完成单元必须按程序顺序来退役指令，如果完成表418条目0(第一个指令退役位置)的指令因为某指令仍然在执行而不能被退役，这指令完成就可能会停顿。
处理器每时钟周期能执行多条指令的速度，受到处理器的完成表完成或退役指令的能力的限制。
因此，人们希望提供这样一种完成指令的方法与装置，它要排除常规完成单元产生的瓶颈。人们也希望每个周期能完成更多指令。人们进一步希望提高完成表在退役指令时的效率。
因此，本发明的一个目的是通过每周期完成更多指令来提高处理器性能。
本发明的另一个目的是消除由常规完成单元引起的指令完成瓶颈。
本发明的另一个目的是提供一种提高完成表在退役指令时的效率的方法和装置。
现在来说明上述目的是如何实现的。超标量处理器中的每个执行单元都有一个关联完成表，关联完成表中含有一份所有已调度但未完成的指令的状态数据。用一个中央完成表来保存按调度单元和各执行单元所报告的每个已调度指令的状态。指令单元向完成表发送结束信号，完成表负责退役某特定类型的指令。中央完成表退役可能引起中断的指令和其结果要针对相同目标寄存器的指令。各执行单元关联的完成表退役余下的指令，并且执行单元将指令状态发送到中央完成表和每个执行单元。这就减少了要由中央完成表退役的指令的数量，增加了每个周期被退役的指令的数量。
以下的详细说明，透彻地阐述了本发明的以上以及其它目的、特点和优点。
后附的权利要求书中陈述了被视为本发明特有的新颖特征。然而，欲完全理解本发明本身和优选应用方式及其进一步的目的和优点，就要参阅以下结合各附图对示意性实施例的详细说明。附图简介：
图1A是表示能在其中实现本发明的优选实施例的处理器和数据处理系统有关部分的高级框图。
图1B是按照本发明优选实施例的具有多个执行单元和多个完成表的数据处理器的高级框图。
图2表示按照本发明优选实施例的中央完成表指令队列。
图3是表示按照本发明优选实施例的分布式完成逻辑的方法的高级流图。
图4表示的高级流图表示经过超标量处理器内完成单元的指令流。
现在参考各图，特别是参考图1A，该图是表示能在其中实现本发明的优选实施例的处理器和数据处理系统有关部分的框图。处理器100是一个单一的集成电路超标量处理器，诸如(位于美国纽约州Armonk的)IBM公司提供的PowerPCTM处理器。因此，处理器100包括的各种单元、寄存器、缓冲器、存储器和其它部分，所有都是由集成电路形成的。处理器100也按照精简指令集计算(RISC)技术操作。
处理器100包括一级(L1)指令高速缓存和数据高速缓存(I高速缓存和D高速缓存)102和104，各自分别都有关联的存储管理单元(“I MMU”和“D MMU”)106和108。如图1中所示，处理器100通过总线接口单元114与系统地址总线110和系统数据总线112相连。指令通过总线接口单元114从系统存储器(未于示出)被检索到处理器100并被存储在指令高速缓存102，而通过总线接口单元114检索的数据则被存储在数据高速缓存104。指令是由指令单元116从指令高速缓存102中按需提取的，指令单元包括指令提取逻辑、指令转移预测逻辑、指令队列和调度单元。
指令单元116内的调度单元将适当的指令调度到各执行单元，诸如系统单元118、整数单元120、浮点单元122或加载/存储单元124。系统单元118执行条件寄存器逻辑、专用寄存器转移以及其它系统指令。整数或“定点”单元120对整数进行加法、减法、乘法、除法、移位或循环操作，从整数或通用寄存器(“GPR文件”)126检索操作数并在其中存储结果。浮点单元122进行单精度和/或双精度的乘法/加法操作，从浮点寄存器(“FPR文件”)128检索操作数并在其中存储结果。
加载/存储单元124按需要将指令操作数从数据高速缓存104加载到整数或浮点寄存器126或128，并将能从整数或浮点寄存器126或128得到的指令结果存储到数据高速缓存104。加载与存储队列130被用于在数据高速缓存104与整数或浮点寄存器126或128之间的这些转移。完成单元132包括重定序缓冲器，它与指令单元116联合操作来支持无序的指令处理，也与整数和浮点寄存器126或128内的重命名缓冲器联合操作以避免指令结果对于特定寄存器的冲突。公用片上处理器(“COP”)和联合测试行动组(“JTAG”)单元134为进行边界扫描互连测试而提供一个连接到系统的串行接口。
图1所示的体系结构完全是为示意和解释本发明而给出的，并不意味着隐含有结构性的限制。本领域的熟练人员会认识到，许多变化都是有可能的。例如，处理器100可包括多个整数和浮点执行单元以提高处理的吞吐量。所有这类变化都在本发明的精神和范围之内。
现在参见图1B，该图是一个按照本发明优选实施例的具有多个执行单元和多个完成表的处理器的高级框图。中央完成表132控制所有的指令退役。中央完成表132有一个指令队列，指令队列有固定数量的退役位置限制输出。在本发明中，向处理器添加了额外的完成表，每个执行单元都有一个指令完成表，用于完成中央完成表132没有完成的指令。
每个执行单元都负责完成其自己类型的指令。执行单元将完成信息广播给其它执行单元以及中央完成表。多个完成表的并行操作会使指令完成的速率更高。通过减少由中央完成表132处理的指令的数量，完成的速率得到提高，中央完成表132队列被清空的速度更快；完成速率越提高，完成表队列被清空的速度就越快，从而使得每周期的指令调度速率更高，因为重命名缓冲器也以更快的速度被释放。
在图1A中，描述了处理器主要部件的操作。在图1B中，处理器的操作基本上是相同的，其例外之处是增加了完成表136、138、140和142。每个执行单元—整数单元120、加载/存储单元124、浮点单元122和系统单元118—都有一个关联的完成表。如果重命名缓冲器126和128是开放的，则指令就从指令单元116发出，被某执行单元例如浮点单元122接收。个别的指令单元—此例中是浮点单元122—确定指令的类型，结束指令并将结束信息发送到中央完成表132和浮点单元122关联的完成表140。根据指令的类型，中央完成表132或完成表140将把该指令退役到特定结构的寄存器。
通过将通常由中央完成表132退役的指令转移到执行单元完成表136、138、140和142，中央完成表132中的指令完成队列变得更加宽松。中央完成表132中指令的这种减少，提供了更高的总体吞吐量。
参见图2，该图展示了一个按照本发明优选实施例的中央完成表指令队列200。中央完成表指令队列200用于保存机器中所有指令的状态。指令可以相对于彼此不按顺序地完成，在处理器流水线中存在一条可能引起中断的先前指令的情况下，指令不得被允许完成。防止指令无序完成的方法，是由调度单元为中央完成表指令队列200中每个可能引起中断的条目施加一个“可中断位”给该指令。
在本发明中，探听逻辑202被应用到输入指令，诸如204，以允许探听中央完成表指令队列200，判定是否有任何老指令有中断位206置位。
输入指令204有多个部分，它们其中的作用是确定要为指令作什么、何时完成指令以及队列中是否有相关指令。图2中展示了对于本发明来说是重要的指令部分。例如，ID 208是指令标识符，由它来识别队列中的特定指令。指令体在图示表中是以标题“指令”标识的。“Int”(“可中断”)206是在结束的指令中包含的一个“可中断位”，用于标识可能在指令流中引起中断的较老指令。处理器通过使用可中断位，就能不按指令之间的相互顺序来完成指令并仍然保持程序的顺序。
转移待定位BP 214表示指令处于未分辨的转移路径。当转移得到分辨时，这个位被清除以表示指令不再是推测性的。TC 218是一个由调度单元在调度单元探听中央完成表、确定已经有老指令将相同寄存器作为目标寄存器之后而设置的位。当TC 218位置位时，老指令必须有中央完成表来完成。等待位216是输入指令内的一个位，在发现某可中断指令诸如指令208时被置位。然后，通过将输入指令204的等待位216置位，使指令ID 208与输入指令204的等待ID 212被锁存。当老的、可中断指令ID 208完成时，它现在就能简单地被指令204探听。指令ID 208与指令204的等待ID 212进行比较，如果ID匹配，指令204的等待位216就被清除。然后，如果准备就绪，指令204就能被完成。
输入指令204简单地探听中央完成表指令队列200去寻找可中断指令ID，本例中是指令208。当老指令208被完成时，就将指令208的ID 210与完成队列中的指令204的等待ID 212比较。如果存在有匹配，则等待位216被清除，指令204就能被完成。
参见图3，该图表示了一个按照本发明优选实施例的分布式完成逻辑的方法的高级流图。处理从步骤300开始，该步骤表示调度单元向某执行单元发送一条指令。在调度单元向执行单元发送指令的同时，过程前进到步骤302，该步骤表示一个指示指令调度到执行单元的信号被发送到中央完成单元。过程继续到步骤304，该步骤表示执行单元将指令状态写到其本地完成表。
然后，过程继续到步骤306，该步骤表示执行单元执行所接收的指令。过程然后前进到步骤308，该步骤表示执行单元结束该指令。过程下一步前进到步骤310，该步骤表示执行单元向中央完成表发送一个结束信号。该步骤更新中央完成表中的指令状态。同时，过程前进到步骤312，该步骤表示结束信号也被发送到执行单元的完成表。过程继续到步骤313，该步骤表示执行单元将结束的指令的结果写到其完成表。
过程下一步前进到步骤314，该步骤表示执行单元检查关联的完成表以判定已经执行的指令的类型。然后，过程前进到步骤316，该步骤表示执行单元为判定指令类型所作的三项检查之一。步骤316表示为判定指令是否处于推测性路径的检查。如果指令处于推测性路径，过程就继续到步骤317，该步骤表示执行单元等待推测性路径去分辨自身。过程然后返回步骤316继续，直到推测性路径被分辨出来。
如果指令不处于推测性路径，过程下一步就前进到步骤318，该步骤表示执行单元检查在其完成表中是否有尚未完成但是可能引起中断的老指令(诸如加载或存储指令)。如果执行单元的完成表中的老指令可能引起中断，则过程就前进到步骤322，该步骤表示中央完成表完成(退役)该结束的指令。中央完成表清除已完成指令的方法是将该指令委托给某个目标地址，或者因中断或错误的转移预测而丢弃该指令。当中央完成表完成指令时，它将完成信息广播给该执行单元以更新处理器中的所有完成表。完成了所结束的指令之后，过程下一步前进到步骤324，该步骤表示中央完成表用完成信息来更新执行单元的各个完成表。如果老指令不会引起中断，过程就前进到步骤320，该步骤表示执行单元检查老指令是否与该指令有相同的目标寄存器。如果是，过程就前进到上面讨论过的步骤322和324。
过程下一步前进到步骤326，该步骤表示执行单元更新其完成表和所有其它完成表，包括中央完成表。
过程然后前进到步骤328，该步骤表示执行单元完成该指令。执行单元也将完成数据发送给所有其它执行单元和中央完成表。如果该指令能被执行单元的完成表退役，则执行单元就完成它。过程然后前进到步骤330，该步骤表示执行单元更新适当的结构寄存器(architected register)并释放所有与该指令关联的重命名缓冲器。
过程在中央完成表与执行单元的各个完成表之间划分指令。通过调度时为每个指令增加一个转移待定位的方法，每个完成表都能处理来自不同路径的指令。转移待定位如果处于置位状态，则表示指令处于一个未分辨的转移路径。当转移被分辨出后，该位就被清除，表示指令不再是推测性的。通过将特定指令发送到本地完成表去完成而不是发送到中央完成表，减少了中央完成表必须跟踪和退役的指令的数量。这就释放了中央完成表指令队列的空间，从而提高了指令流的速度。
总之，可能被处理器内常规完成单元禁止的指令流，在本发明中可以通过分布式完成方案和多完成表而得到改善。多个完成表并行操作，会使指令完成的速率更高。每个执行单元完成自己类型的指令并将完成信息广播给其它执行单元和中央完成表。由于由中央完成表处理的指令数量的减少，完成速率得到提高。中央完成表被清空的速度更快，提高了指令完成的速率。由于中央完成表队列以更快的速度被清空，所以就获得了每周期指令调度速率更高的效果。
尽管本发明是结合优选实施例而具体展示和说明的，本领域的熟练人员会明白，在形式和内容上可以对其作出各种修改而不超出本发明的精神和范围。

Claims (26)

1.一种在超标量处理器中完成指令的方法，包含：
向执行单元调度指令；
将该指令的状态写到与该执行单元关联的完成表；
将该指令的状态写到中央完成表；
结束该指令并向该中央完成表发送结束信号；
将该结束信号发送给与该执行单元关联的完成表；以及
将指令完成信号发送到与该执行单元关联的完成表以及中央完成表。
2.权利要求1的方法，其中，向执行单元调度指令的步骤进一步包含：
探听该中央完成表内的指令队列，以检查是否有任何老指令有关联的可中断位被置位；
置位该指令的等待位；
将具有任何有可中断位的老指令的ID的指令的等待ID锁存。
3.权利要求2的方法，其中，探听该中央完成表内的指令队列以检查是否有任何老指令有关联的可中断位被置位的步骤进一步包含：
判定该老指令是否可能引起中断。
4.权利要求2的方法，进一步包含：
响应比该指令更老的指令的完成：
将该指令的等待ID与任何更老指令的ID比较；
如果该指令的等待ID与任何更老指令的ID匹配，就清除该等待位；
完成该指令；
5.权利要求4中的方法，其中，向执行单元调度指令的步骤进一步包含：
判定该指令是否处于推测性路径。
6.权利要求5中的方法，进一步包含：
如果判定该指令处于推测性路径，则等待要分解的推测性路径。
7.权利要求5中的方法，进一步包含：
判断是否有第二个老指令会与该指令针对相同的寄存器。
8.权利要求7中的方法，进一步包含步骤a)：
如果判定有第二个老指令与该指令针对相同的寄存器，则将结束信号写到与该执行单元关联的该完成表。
9.权利要求8中的方法，进一步包含在步骤a)之后执行的步骤b)：
更新与该执行单元关联的完成表。
10.权利要求9中的方法，进一步包含在步骤b)之后执行的步骤c)：
完成该指令；
将完成数据发送给所有执行单元和该中央完成表。
11.权利要求7中的方法，进一步包含：
如果判定没有第二个老指令与该指令针对相同的寄存器，则执行单元检查在其完成表中是否有尚未完成但可能引起中断的老指令。
12.权利要求11中的方法，进一步包含：
如果判定有任何老指令可能会引起中断，则执行步骤d)：将第二个、与该老指令关联的结束信号发送到该中央完成单元。
13.权利要求12中的方法，进一步包含在步骤d)之后执行的步骤：
e)完成该指令或该老指令或该第二个老指令；
f)更新与该执行单元关联的该完成表以及该中央完成表。
14.一个处理器，包含：
一个指令单元；
多个执行单元；
多个完成表；
一个中央完成表；
用于响应接收调度指令的命令而将指令从指令单元调度到多个执行单元之一去执行的装置；
用于将该指令状态写到与多个执行单元之一关联的多个完成表之一的装置；
用于将该指令状态写到中央完成表的装置；
用于结束该指令并向该中央完成表发送结束信号的装置；
用于将该结束信号发送给与多个执行单元之一关联的多个完成表之一的装置；
用于检查与多个执行单元之一关联的多个完成表之一的装置；以及
用于将指令完成信号发送给与多个执行单元之一关联的多个完成表之一的装置。
15.权利要求14中的处理器，进一步包含：
用于探听该中央完成表内的指令队列以检查是否有任何老指令有关联的可中断位被置位的装置；
用于置位该指令的等待位的装置；
用于将具有任何有可中断位的老指令的等待ID的指令ID锁存起来的装置。
16.权利要求15的处理器，进一步包含：
响应比该指令更老的任一指令的完成，
用于将该指令的ID与任何更老指令的等待ID比较的装置；
用于如果该指令的ID与任何更老指令的等待ID匹配，就清除该等待位的装置；
用于完成该指令的装置；
17.权利要求16中的处理器，进一步包含：
用于判定该指令是否处于推测性路径的装置。
18.权利要求17中的处理器，进一步包含：
用于判定是否有任何老指令可能引起中断的装置。
19.权利要求18中的处理器，进一步包含：
用于判断是否有第二个老指令会与该指令针对相同的寄存器的装置。
20.权利要求19中的处理器，进一步包含：
用于将结束信号写到与该多个执行单元之一关联的多个完成表之一的装置。
21.权利要求20中的处理器，进一步包含：
用于更新与该多个执行单元之一关联的多个完成表之一的装置。
22.权利要求21中的处理器，进一步包含：
用于完成该指令的装置；
用于将完成数据发送给所有执行单元和该中央完成表的装置。
23.权利要求22中的处理器，其中，用于判断该指令是否是推测性路径的装置进一步包含：
用于将该结束信号发送到该中央完成单元的装置。
24.权利要求23中的处理器，其中，用于判定该老指令可能引起中断的装置进一步包含：
用于将第二个、与该老指令关联的结束信号发送到该中央完成单元的装置。
25.权利要求24中的处理器，其中，用于判定一个不同的老指令可能与该指令指向相同的寄存器的装置进一步包含：
用于发送一个与该第二个老指令关联的结束信号到该中央完成单元的装置。
26.权利要求25中的处理器，进一步包含：
用于完成该指令或该任一老指令或该第二个老指令的装置；
用于更新与多个执行单元之一关联的多个完成表之一以及该中央完成表的装置。
CN99106952A 1998-06-01 1999-05-31 一种超标量处理器及在该超标量处理器中完成指令的方法 Expired - Fee Related CN1124546C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/087886 1998-06-01
US09/087,886 US6134645A (en) 1998-06-01 1998-06-01 Instruction completion logic distributed among execution units for improving completion efficiency
US09/087,886 1998-06-01

Publications (2)

Publication Number Publication Date
CN1237732A CN1237732A (zh) 1999-12-08
CN1124546C true CN1124546C (zh) 2003-10-15

Family

ID=22207854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99106952A Expired - Fee Related CN1124546C (zh) 1998-06-01 1999-05-31 一种超标量处理器及在该超标量处理器中完成指令的方法

Country Status (7)

Country Link
US (1) US6134645A (zh)
EP (1) EP0962857A3 (zh)
JP (1) JP3182741B2 (zh)
KR (1) KR20000005685A (zh)
CN (1) CN1124546C (zh)
CA (1) CA2271533C (zh)
TW (1) TW493140B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469469B2 (ja) 1998-07-07 2003-11-25 富士通株式会社 情報処理装置
US7472258B2 (en) * 2003-04-21 2008-12-30 International Business Machines Corporation Dynamically shared group completion table between multiple threads
US7278011B2 (en) * 2004-04-08 2007-10-02 International Business Machines Corporation Completion table configured to track a larger number of outstanding instructions without increasing the size of the completion table
JP4499123B2 (ja) * 2007-02-23 2010-07-07 富士通株式会社 受付制御方法及び受付制御システム
WO2013014779A1 (ja) * 2011-07-27 2013-01-31 富士通株式会社 電子装置、デバイスアクセス方法、およびプログラム
CN102722341B (zh) * 2012-05-17 2014-12-24 杭州中天微系统有限公司 存储载入单元投机执行控制装置
CN104604256B (zh) 2012-08-31 2017-09-15 杜比实验室特许公司 基于对象的音频的反射声渲染
US9384002B2 (en) 2012-11-16 2016-07-05 International Business Machines Corporation Speculative finish of instruction execution in a processor core
US10713049B2 (en) * 2014-04-25 2020-07-14 Avago Technologies International Sales Pte. Limited Stunt box to broadcast and store results until retirement for an out-of-order processor
US10423423B2 (en) 2015-09-29 2019-09-24 International Business Machines Corporation Efficiently managing speculative finish tracking and error handling for load instructions
US10761856B2 (en) * 2018-07-19 2020-09-01 International Business Machines Corporation Instruction completion table containing entries that share instruction tags

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318173A (en) * 1980-02-05 1982-03-02 The Bendix Corporation Scheduler for a multiple computer system
US5388219A (en) * 1992-03-02 1995-02-07 International Business Machines Corporation Efficient channel and control unit for host computer
US5481683A (en) * 1992-10-30 1996-01-02 International Business Machines Corporation Super scalar computer architecture using remand and recycled general purpose register to manage out-of-order execution of instructions
TW295646B (zh) * 1995-01-25 1997-01-11 Ibm
US5802340A (en) * 1995-08-22 1998-09-01 International Business Machines Corporation Method and system of executing speculative store instructions in a parallel processing computer system
US5758117A (en) * 1995-12-14 1998-05-26 International Business Machines Corporation Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor
US5841999A (en) * 1996-04-17 1998-11-24 International Business Machines Corporation Information handling system having a register remap structure using a content addressable table
US5764971A (en) * 1996-12-11 1998-06-09 Industrial Technology Research Institute Method and apparatus for implementing precise interrupts in a pipelined data processing system
US5913048A (en) * 1997-03-31 1999-06-15 International Business Machines Corporation Dispatching instructions in a processor supporting out-of-order execution
US5887161A (en) * 1997-03-31 1999-03-23 International Business Machines Corporation Issuing instructions in a processor supporting out-of-order execution
US5875326A (en) * 1997-04-25 1999-02-23 International Business Machines Corporation Data processing system and method for completing out-of-order instructions

Also Published As

Publication number Publication date
CA2271533C (en) 2001-12-04
CN1237732A (zh) 1999-12-08
TW493140B (en) 2002-07-01
EP0962857A3 (en) 2001-01-03
CA2271533A1 (en) 1999-12-01
KR20000005685A (ko) 2000-01-25
JP3182741B2 (ja) 2001-07-03
EP0962857A2 (en) 1999-12-08
JP2000020307A (ja) 2000-01-21
US6134645A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
US5809268A (en) Method and system for tracking resource allocation within a processor
US6988186B2 (en) Shared resource queue for simultaneous multithreading processing wherein entries allocated to different threads are capable of being interspersed among each other and a head pointer for one thread is capable of wrapping around its own tail in order to access a free entry
EP0638183B1 (en) A system and method for retiring instructions in a superscalar microprocessor
JP2597811B2 (ja) データ処理システム
US5867684A (en) Method and processor that permit concurrent execution of a store multiple instruction and a dependent instruction
US5611063A (en) Method for executing speculative load instructions in high-performance processors
US6996821B1 (en) Data processing systems and method for batching tasks of the same type in an instruction cache
EP0735463A2 (en) Computer processor having a register file with reduced read and/or write port bandwidth
JP3531167B2 (ja) 命令実行を制御するため命令にタグを割り当てるシステム及び方法
US5898882A (en) Method and system for enhanced instruction dispatch in a superscalar processor system utilizing independently accessed intermediate storage
JP2007515715A (ja) 命令キャッシュからラベル境界上のトレースキャッシュに遷移させる方法
KR20010053622A (ko) 가상 레지스터 번호들을 이용하여 논리적 레지스터번호들을 물리적 레지스터 번호들로 대응시키도록 구성된프로세서
CN101027636A (zh) 连续流程处理器流水线
JP2006228241A (ja) プロセッサ、およびプロセッサにおいて命令演算をスケジューリングするための方法
CN1124546C (zh) 一种超标量处理器及在该超标量处理器中完成指令的方法
JPH096611A (ja) データ処理システムにおけるデータをバッファリングする方法およびシステム
US5872950A (en) Method and apparatus for managing register renaming including a wraparound array and an indication of rename entry ages
US5974522A (en) Machine for processing interrupted out-of-order instructions
JP3207124B2 (ja) カウント／リンク・レジスタ変更命令の投機実行をサポートする方法及び装置
KR100864890B1 (ko) 데이터 처리장치에서의 소스 레지스터 록킹
US6209081B1 (en) Method and system for nonsequential instruction dispatch and execution in a superscalar processor system
US7302553B2 (en) Apparatus, system and method for quickly determining an oldest instruction in a non-moving instruction queue
JP3779012B2 (ja) 分岐による中断のないパイプライン化されたマイクロプロセッサ及びその動作方法
US5850563A (en) Processor and method for out-of-order completion of floating-point operations during load/store multiple operations
RU2828600C1 (ru) Процессор с загрузкой команд в составе кэшлайна и предсказанием перехода

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031015