JPS59132049A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は一般にデータ処理システムによる命令の実行を
制御することに関し、更に詳細には複数個のオペレーテ
ィング・システムを分割出来るデータ処理システムに関
するものである。

単一のオペレーティング・システムの制御の下で命令の
組を実行出来るデータ処理システムを提供することは関
連技術において公知である。名オペレーティング・シス
テムにはオペレーティング・システムの容易な可搬性を
狭止する特異のアドレス・フォーメーションと命令処理
特性を含む内部ディコアが備えである。複数個のオペレ
ーティング・システムを利用する目的でオペレーティン
グ・システムを変更したり又は付加的な装置を作動させ
るため付加的な装置を加えることが必要であった。その
他、異なるオペレーティング・システムが励起される度
にデータ処理システムを再びイニシャライズすることが
しばしば必要である。

オペレーティング・システムを改良するにはしばしば装
置の変更を必要とし、そのためデータ・システムに諸問
題を生せしめる場合がある。その他メモリ・ユニット内
に存在する欠陥処理方法は特殊化されたオペレーティン
グ・システムの特性を有している。

従って、複数個のオペレーティング・システムを分割出
来るデータ処理システムに対する必要性があった。

発明の目的 従って、本発明の目的は、改良されたデータ処理システ
ムを提供することにある。

本発明の他の目的はデータ処理システムを複数個のオペ
レーティング・システムの制御の下で作動可能ならしめ
ることにある。

本発明の特別の目的は、複数個のオペレーティング・シ
ステムの個別化を可能にすることにある。

本発明の他の特別、の目的は、許可されていない命令が
現在作動中のオペレーティング・システムによシ実行さ
れないことを確実にすることにある。

本発明の更に他の目的は、現在作動中のオペレーティン
グ・システムのオペレーションを終了させる処理方法を
提供し、′異なるオペレーティング・システムのオペレ
ーションをイニシャライズサせることにある。

発明の概要 本発明゛の前掲の目的と他の目的は１．複数個のオペレ
ーティング・システムから命令を実行することを指示す
る装置を設けることによシ達成される。

オペレーティング・システムを個別化し、現在作動中の
オペレーティング・システムの命令のみが実行されるこ
とを確実にする装置も設けられる。

複数個のオペレーティング・システムに利用不可能なメ
モリ・スペースがオペレーティング・システムの秩序あ
る交換を可能にするよう各オペレ−ティング・システム
に対し利用可能である。

本発明のこれらの特徴及び他の特徴については図面と併
せて本明細書を読むことにより明らかとなろう。

第１図を参照すると、中央処理ユニ、ト１は情！（ｉ号
グループの操作を行なうデー、夕処理ユニットの主要部
分である。中央処理ユニットにはユニット全体を順序付
ける中央ユニットが含まれ、更にキャッジ−・ユニット
と命令ユニットも含まれている。Ａ−ヤッシュ・ユニッ
トは命令信号グルーフトデータ信号グルーゾを制御イン
ターフェイス・ユニット２を介して主メモリ・ユニット
３から得る。命令信号のグループは命令キャッジ一部内
に保持され、オ波ラード信号グループはオベランドキャ
、シ一部内に保持され、ベージング・清報はに一ジング
・バッファ内に保持される。命令ユニットは先取り（ｐ
ｒｅｆｅｔｃｈ　）された命令と信号のグループを命令
スタック円に格納する。命令は現在の命令の流れを表わ
し、パッチ・テーブルにょシ予報（予測）される別の流
れ又は間接ワードを先取しする。命令はデコードされ、
オペランド又はブランチ・ターゲット命令のアドレスは
命令スタックに対する命令を受は取る・やイブ・ライン
内で発生される。パイプ・ラインの最終段階は命令とオ
ペランドを特殊化された実行ユニットのグループの１つ
のユニ、トに送る。パイプ・ライン、アドレス加算器及
び命令スタックは命令ドレス又は状態関連状況と同様移
送りラス命令を処理する他の論理実行ユニットとして考
えることが出来る。

主メモリ・ユニット３は中央処理ユニ、ト１に中央処理
ユニットによシ使用される情報信号グループの主要格納
部を提供する。情報信月は制御インターフェイス・ユニ
ット２の制御の下で主メモリユニット内に書込まれたシ
又は主メモリ・ユニットから読出される。

制御インターフェイス・ユニット２は主メモリユニット
３、入出力マルチプレクサ４及び中央処理ユニット１の
間での情報信号の移送を制御する。従って、制御インタ
ーフェイス・ユニ、ト２は制御インターフェイス・ユニ
ットに対するリクエストを優先化させ、入出力マルチプ
レクサに対する出力を優先化させる。制御インターフェ
イス・ユニット２は描該ユニットを介して移送される情
報信号のためのバッファ・ユニｙトを提供する。

その他に、制御インターフェイス・ユニット２は他の割
込み作動と同様、ワードを主メモリ・ユニット内に格納
させるシステム割込みに対する列を制御する。主メモリ
・ユニット３に対し、入出力の移送がされるデータに関
するエラー検出と訂正処理は制御インターフェイス・ユ
＝　７　ト２　内に含まれて因る。出力インターフェイ
ス・ユニットも階級コマンドの間にブロック・アクセス
の争いがないことを確実にする装置を提供する。

入出力マルチプレクサ４はデータ処理システムの全体の
要求を満たすため利用される。オペレーティング・シス
テムは要求された制御ワードを準備し、移送すべきデー
タに対するパッンア・エリアを割シ当てる。制御ワード
が準備された後オペレーティング・システムは接続命令
を発行するととによシ入出力作動を開始させる。制御イ
ンターフェイス・ユニット２は接続命令を認識し接続情
報を入出力マルチプレクサ・コントローラーに送る。入
出力マルチプレクサはメール・ボックス・アドレスと他
の関連ある情報をアドレスされたチャンネルのスクラッ
チ・・ぐラド・メモリ同の接続制御ワードから保持し、
接続コマンドをチャンネル・アダフ０り・ユニ、ト５内
のアドレスされたチャンネルに送る。

アドレスされたチャンネルは指定された周辺装置にチャ
ンネル・プログラムが持っていることを通告する。確認
された周辺装置への通告後にチャンネル・アタゞブタ・
ユニット５は入出力マルチプレクサにチャンネル・メー
ル・ボックスを引′辞せるよう要求する。このリクエス
トに応答して入出力マルチプレクサはチャンネル・メー
ル・ボックスの最初の８ワードをスクラッチ・パッド・
メモリ内にロードする。チャンネル・フ０ログラムは引
続き入出力マルチプレクサに「ポインタを前進させる」
よう要求する。このリクエストに応答して入出力毎ルチ
プレクサはリスト・サービスを実行し、命令データ制御
ワード（ＩＤＣＷ）をチャンネル・アダプタ・ユニット
５へ送る。チャンネル・グログラムの最初のＤＣＷはＩ
ＤＣＷでなければならない。

チャンネル・アダプタ・ユニットはＩＤＣＷを周辺装置
に送り、２周辺サブ・システムからの要求がしればデー
タ・リスト・サービスを要求する。チャンネル・メール
・ボックスからのリスト・ポインタ・ワード（ＬＰＷ　
）を使用して入出力マルチプレクサは次のＤＣＷＶを横
系する。入出力マルチプレクサはＤＣＷをスクラッチ・
パッド・メモリ内に保持し、関連ある情報をＤＣＷから
チャンネル・アダプタ・ユニ、ト５へ送る。ＤＣＷ情報
でチャンネル・アダプタ・ユニ、ト５はチャンネル・プ
ログラムを満足させる必要なデータ・サービスを要求す
る。入出力マルチプレクサ４は現在のＤＣＷとＰＴＷを
スクラッチ・・母、ド・メモリ内に維持することによシ
データ・サービスを実行し、付加的なりＣＷに対する要
求されたリスト・サービスを行なう。チャンネル・プロ
グラムが満足された後にチャンネルは状態格納サービス
を要求する。入出カマルチン０レクサ４は終了状態全チ
ャンネル・メール・ボックス内に設定し、メール・ボッ
クスをメモリに回復させる。状態サービスの完了後にチ
ャンネルは終了割込みサービスを要求する。サービスの
実施にあたシ入出力マルチプレクサ４はメール・ボック
ス・リンク−・ラードに質問する。割込み禁止ピントが
「オン」である場合には割込みは報告されない。割込み
禁止ビットが「オフ」である場合には割込みはメール・
ボックス・リンク・ワードに指定された割込みレベルを
使って報告される。リンク・ワードが連続状態を指定す
る場合には入出力マルチプレクサはチャンネルに対する
接続を発行する。

チャンネル・アダプタ・ユニット５は入出力マルチブレ
フサ４と周辺サブ・システム６０間のインターフェイス
を提供する。入出力マルチプレクサに関連して説明した
作動に加えて、チャンネル・アダプタ・インターフェイ
ス・ユニ、トは論理実行変換即ち入出力マルチフ０レク
サ４内のＣＭＬとチャンネル・アダプタ・ユニット５内
のＴＴＬを提供する。チャンネル・アダプタ・ユニット
５は周辺サブ・システム６と入出力処理装置の間のバッ
ファ装置として作用し、入出力マルチプレクサで情報を
効率的に且つ多数の周辺サブ・システム６と非同期的に
移送させることが出来る。

周辺サブ・システム６は磁気データ０・ユニット、ディ
スク記憶ユニット、端本インターフェイスといった典型
的なサブ・システムの任意のシステムにすることが可能
である。周辺サブ・システムは大量記憶装置及びデータ
処理システムとの外部連絡を行なう装置として作用する
。

第２図を参照すると、大型般用ディジタル・コンピュー
タの中央処理ユニッ）１０の主要構成ユニット又はサブ
・システムが図示されている。中央処理ユニット１０は
第１図の中央処理ユニッ！・１を実施したものとするこ
とが出来る。中央パイプ・ライン・ユニヘット又は中央
パイプ・ライン構造１２は中央処理ユニッ）１０の全体
的な作動をｒｆｆｉＪ飴Ｊする。命令取出しユニット１
４は命令ワードのアドレスを命令キャッシュ部１６に供
給又は移送する。命令取出しユニット１４からの命令キ
へ・ッシ一部１６による命令アドレスの受は取シに応答
して命令ダブル・ワードが命令取出しユニ、ト１４の一
部分を成している命令スタック内に一連の命令を格納又
は蓄積する命令取出しユニット１４へ命令キャッジ一部
１６から移送される。中央パイプ・ライン・ユニット１
２は好適には中央処理ユニット１０のシステム・ブロッ
クのクロ。

り期間あたシ１つの割合で命令取出しユニ、ト（ＩＦＵ
　）　１４の命令スタックからプログラムの順序で命令
を得る。中央・タイプ・ライン・ユニ／１−１２は５段
階のパイプ・ラインであシ、第１段階では第３図に図示
した命令ワード１８のオペレーション・コードたるビッ
ト１８ないし２７がデコードされ、第３図にＹで表わさ
れだビ、）位置０ないし１７の１８個のビット、ビット
２９及びＴＡＧと示されている６個のビットを使用して
オペランドのアドレスの形成が開始される。第２段階に
おいて千ドビス・フォーメーションが完了する。

第３及び第４段階において、オＲランド・キャッジ一部
２０のディレクトリはオペランドがオペランド・キャッ
ジ一部２０内にあるか否かを決定するためサーチされ、
オペランドはキャッシュ・′データ格納部刀）らアクセ
スされ又は得られる。然し乍ら、オにランドがキャッシ
ュ部内に格納されていない場合にはオペランドを含む８
ワードのブロックが主メモリ５１から取出され、所望の
オペランドをディストリビーータに送った後オペランド
・キャッジ一部内に格納される。第５段階においてディ
ストリビーータ２２は各命令及びそのオペランドを中央
実行ユニッｌ−，（ＣＥＵ　）　２４、バーチャル・メ
モリー・セキーリティ・マネーツヤ−（ＶＭＳＭ　）　
２６．２進演算実行ユニｙ　ト（ＢＩＮＡＵ　）２８又
は１０進文字ユ＝　、’ｌ−（ＤＥＣＣＵ　）　３０　
トイった適当な実行ユニットに分配又は配布する。その
他、以後説明する如く、命令及び他の関連ある情報はプ
ログラムの順序で命令実行待ち行列１８に移送される。

各実行ユニ、）２４，２６，２８．３０は命令とオペラ
ンドを受は取ることが出来、それらを他の実行ユニット
とは独立的に処理することが出来る。各実行ユニット２
４，２６，２８．３０−には各ユニットに割シ描てられ
た命令の組を実行するのに最適な論理回路が含まれてい
る。好適実施態様（（おいて、中央実行ユニット２４は
簡単なロード、加算、減算等といった基本的なコンビー
ータ作動及びその他のも種の命令を行なう。中央実行ユ
ニット２４は受は取った名翁令を通常１クロック期間内
で実行する点で４つの実行ユニット２４゜２６．２８．
３０の間では特異のものである。その結果、中央実行ユ
ニット２４には第２図に図示されている他の実行ユニッ
トの如く入力スフツクは備えられていない。バーチャル
・メモリ・セキーリティ・マネーツヤ−２６は確実なオ
ペレーティング・システムに特異のパーチャル・メモリ
・セキュリティ命令と特別の命令に関連した命令を実行
する。このユニットは又中央処理ユニットに提供される
各ディスクリブタに対する複合ディスクリブタを作成す
る。２進演其実行ユニ、ト２８は乗算、除算及び浮動小
数点命令といった２道演舞命令を実行する。１０進／文
字実行ユニットだる１０進文字ユニッ）３０は英数字、
１０進演舅及びビーット・ストリング命令を実行する。

実行二二ノｌ−２６には入力スフツク３２が備えられ、
（又はそれと組合せて設けられ）、実行ユニ、Ｆ２８に
は入力スフツク３４が備えられ、実行ユニッｌ−３０Ｋ
（ａそれと組合せた入カスタ、り３６がイｌ１ｉｉえで
ある。入力スフツク３２．３４及び３６の桜能は各人カ
スタ、りの対しの実行ユニ／ｉ・にょる実行を待ってい
る命令のオペレーション・コードとオペランドを格納す
ることにある。

各人力スフツク３２　＋　３４及び３６は１６レベルを
有する慣用的なファースト・イン、ファースト・アウト
・スフ、りであシ、各レベルはダブル・データ・ワード
を格納するよう適合している。

好適実施態様において各ワードは３６ビ／１゛を有して
いるのでダブル・ワードは７２ビ、トを有している。そ
の他に行なわれる又は実行される命令ワードのオペレー
ション・コードから得られる実行コードはオペランドと
共に入力スタック内に格納される。実行ユニット２６．
２８及び３００Åカスタツク３２．３４及び３６はｆｉ
ｆｏ即ちファースト・イン、ファースト・アウト・スタ
ックであるところから、与えられた実行ユニットに対し
適用される谷オにレーション・コー）’　Ｋ　ｘ”ｌし
て５　Ｊ＜サレルオペレーション・コードとオペランド
はそのユニ、トにより実行のため入カスタ、りから読み
出される最初のものである。各実行ユニットには績未ス
タ、りも備えである。結果スフ、り３８は中失笑行ユニ
ット２４と組合せられ、結果スタック４０はＶＭＳＭ実
行ユニット２６と組合せられ、結呆スタ、り４２１値２
進演算実行ユニ、ト２８と組合せられ、結呆スタ、り４
４はＤＥＣＣＵ実行ユニット３０と糾合せられている。

好適実施態様において結果スフ、りは通常のファースト
・イン、ファースト・アウト・スフ、りであり、各スタ
ックは１６レベルを有している。命令のオペレーション
の結果はその実行される順序でスタック内に格納される
。結果スタックの各レベルはダブル・ヲ−ドに関連する
付加的な情報と同様ダブル・ワードを格納する能力を有
している。他の情報と共に実行中の各命令ワードのオ被
し−ション・コード＼ は好適実施態様において１６レベルの通常のファースト
・イン、ファースト・アウト・スタックである実行待行
列部１８内に格納された命令実行待ち行列ワード（ＩＥ
Ｑ　）の一部分である。

パーフォーマンスの関係から中央処理ユニット１００Ｍ
要な特徴は共にキャッシュ・ユニ、トを形成するオペラ
ンド・キャッシュ部２ｏと命令キャンシュ部１６及び主
メモリ５１が８１固の３６ビツト・ワードのブロックで
構成されるアドレス・スペースを確認することにある。

主メモリとオペシンド格納部２０、命令格納部１６の間
の全てのデータ移送は単位として当該ワード又はプロ、
りを８個にて行なわれる。中央処理ユニッ）１０内、特
にキャッジ−・ユニットと実行ユニットの間のデータの
移送はダブル・ワード又は対のベースで１ゴなわれ、そ
のため要求されるダブル・ワードのみが移送される。デ
ィストリビーータ２２はオペランドをキャッシュ部２０
から各種の実行ユニ。

トに供給し、中央・（イブ・ライン・ユニット構造に対
し１組あるＡＱレジスタの多数のコピー、ＣＵＰＳ及び
ＢＩＮＡＵのみを維持する。命令取出しユニット１４は
５段階の命令先取シ・（イブ・ラインで構成されている
。命令取出しユニット１４は先取シされた命令とデータ
をその命令スタック内に格納する。命令は現在の命令の
流れと命令取出しユニット１４の飛越しく　ｔｒａｎｓ
ｆｅｒ　）　／間接予報テーブルによシ予□報（予測）
される１個以上の先ＱＣされた別の流れ又は間接ワード
を表わす。命令取出しユニ、トは命令を中央・ぐイノ・
ライン・ユニット１２に供給する。中央パイプ・ライン
・ユニット１２において、命令は中央パイプ・ライン・
ユニット１２のＩサイクル即ち命令サイクル中にデコー
ドされる。命令先取りパイプ０・ラインたる命令取出し
ユニット１４Ｉ′ｉ当該命令取出しユニットによシ先取
シされる命令の命令オにレーション・コードは調べず、
むしろ与えられた命令が新しい命令ロケーションに対す
るブランチ命令であるか又は間接アドレシングを要求す
る命令であるかを決定するため飛越し／間接予報テーブ
ルのサーチの目的でその命令カウンタ・レジスタの命令
カウントを使用する。

命令先取シパイゾ・ラインは命令実行パイプ・ラインた
る中央パイプ・ライン・ユニット１．２に実行すべき命
令を供給する。これは新しい命令の順序を予報し、次に
新しい命令の流れの命令を１回に２ワードの割合で命令
キヤ、ノ一部又は時（Ｃはオ啄うンドキャッシュ部から
先取シするため飛越し／間接予報テーブルを使用し、当
該命令又は間接ワードを命令スタック内に設定すること
によシ達成される。こうした新しい命令の順序を先取り
命令スタ、り内にロードすることは飛越し／間接予報テ
ーブルが各対の当該１つの命令が飛越しに成功したか又
は命令が実行される前に間接サイクルを要求したことを
示す場合にのみ発生する。

これが生ずると、飛越し命令又は間接命令のターケ゛ッ
トワードを呼出すため現在の命令順序を分割する。そう
でない場合には命令実行パイプ・ラインは連続的に命令
を取出し、それらをその命令スタ、り内に格納する。命
令取出しユニ、ト１４の命令先取シバイブ・ラインは問
題の命令が実際に実′行されている場合に予すした飛越
し命令が非飛越しに変わる場合には又連続的な先取りに
戻る。

先取シされた飛越し又は間接ターケ゛ットはそれらが取
出されて命令取出しユニット１４の命令スタックに格納
されると直ちに中央ユニット・・やイノ・ライン構造た
る中央パイプ０・ライン・ユニ、ト１２による処理のた
め利用可能となる。従って、ＩＦＵ　ｊ　４が新しい命
令の流れの命令をＩＦＵ　１４の命令スタック内に格納
し始める前に完了すべき中央・やイブ・ライン構造ユニ
ットによる飛越し又は間接命令の実際の実行を待つ必要
はない。この様にして、飛越し命令と間接オペランド付
き命令の有効な実行時間が最低にされる。

命令先取シ・母イブ・ラインは中央・ぐイノ・ライン１
２の５つのサイクルと同様の様式で５サイクルで作動す
る。１つの相違点はＩＦＵ　１４が命令を１回につきダ
ブル・ワードの対の割合でその命令スフ、り内に格納す
ることによシ命令を処理し、−万、ＣＵＰＳ１２は命令
を中央実行ユニット２４に進めるか又は実行ユニ、）２
６，２８及び３０の入カスク、りに進めることによし１
回につき１つのワ：ドの割合で命令を処理することにあ
る。その他の相違点は飛込し又（／′ｉ間接アドレスが
実行されるべきか否かを決定するためＩＦＵ　１４がそ
の飛越し／間接予報テーブルでチェックし、一方、中央
・ぐイブ・ライン・ユニット構造はＩＦＵ　１４の飛越
し／間接予報テーブルを更新する点にある。

ＩＦＵの命令先取シバイブ・ラインの第１サイクル又は
段階中に中央処理ユニッ）１０の命令カウンタは２だけ
りｔ１加される。第２サイクル中に命令の対のアドレス
は飛越し／間接予報テーブルと命令／オ被うンドキャッ
シュ部に分配される。第３サイクル中に飛越し／間接予
報テーブルと命令キャッシュ部１６がアクセスされる。

命令キャッジ一部のアクセスはダブル・ワードの組、好
適冥施態＠？ておいてｔユ４個とこれらのダブル・ワー
ドと組合さっているフィジカル・システム・メモリ・ロ
グ−ジョンを表わすフィジカル・ページ・アトゞレスを
加えたもので構成されている。第４サイクル中に所望の
命令の対のフィジカル・ページ・アトゞレスは格納部ア
クセスされたダブル・ワードゝの各ワードのページ・ア
ドレスと比較される。一致〃；生じた場合にはその一致
に関連あるタ゛フ゛ル・ワードが命令ダブル・ワードと
して選択される。一致が生じない場合にはオにランド格
納部が命令りフ。

ル・ワードに対しサーチされる。命令′フ゛ル・ワード
が命令キャッシュ部又はオペランドゝ・キヤ。

シュ部のいずれにも見出されない場合には所望の命令ダ
ブル・ワードを含む８ワードゞのン゛ロ、クカ：主メモ
リ５１から一呼出され、命令キャッジ−音［’９に格納
される。

アクセス中の命令のいずれか一方若しく（は両方が比較
／選択サイクル又は第４サイクル中に飛越し／ゴー命令
であるか否かを見るため飛越し／間接予報テーブルがア
クセスされる。命令の対は現在の命令の流れのディレク
トリからの実ページ番号との一致に対応する４つの格納
レベルの１つ力為ら選択される・キャッジ一部力・ら読
出された命令の対は命令取出しレジスタ内に格納され、
実ぺ一〕番号が格ｐ５され、飛越し／　ｉＭＪｋ予叛テ
ーブル刀）らの応答が命令のいずれか一方が飛越し／ゴ
ーとしね飛越し／間接予報テーブル内に記録されるか否
かを見るためチェックされる。飛崖し／間ｊ妥予報テー
ブルからの応答（鷺それが質問された後に２サイクルに
工ｌＩ達する。実行サイクルＪ、’ｌＪち先取りパイプ
・ラインの第５１−イクル中に命令の対は命令スフ、り
内に格納されるので、Ｍ越し／　ｔａｊｋ予報デープル
が命令のいずれか一方が飛越しでりるこ七を示す場合に
は命令先取シ・母イブ・ラインは・命令を新しい命令の
流れから取出すよう準備する。

そのタイミングは現在の命令の流れから２つのダブル・
ワード対がキヤ、シュ部から読まれるまでのタイミング
である。予報された飛越し／コ゛−がノー・ゴーに変化
する場合には余分のダブル・ワードの幻（ｄ依然命令ス
フ、りＰヨに利用可能でめる〇命令スフ、りと関係する
ポインタは中天命令先取りユニ、１・たる館令取出しユ
ニ、ｌ−１４で８令を正しい順序又はプログラムの順序
で命令スタックから読めるようにする〇 命令スフ、りは命令先取シュニットたる命令取出しユニ
、ト１４と命令実行ユニ／１・又は中央ユニット・バイ
ア°・ライン構造たる中央パイプ・ライン・ユニット］
２の１間の命令の待ち行列（１ｎｓｔｒｕｃｔｉｏｎ　
ｑｕｅｕｅ　）として桜能する。好適実施態様において
命令スフ、りは１５レベルである。

命令又は間接ワードが命令取出しユニット・パイプ・ラ
イン構造によって命令スタック内に格納されると、これ
らはその実行迄又はそれらが実行すべきでないと決定さ
れる迄とどまる。飛越し命令又は先取シ中に飛越し／間
接予報テーブルにヒス）・リーが見出される間接ワード
を要求する命令の場合には命令スタック制御にはター／
ｆット命令又は山」接ワードのアドレスを保持する命令
スフ、り・ロケーションに対するポインタが含まれてい
る。

命令スフ、りは周ル」的なラウンド・ロビン・スタック
である。命令ダブル・ワードの対をパ、ファさせるのに
使用される１６番目のエントリが存在している。命令と
間接ワード又はオペランｐ゛（はＩＦＵ　２４の命令ス
タックから１回に１つのワードの割合で中央パイプ・ラ
イン・ユニット１２のべτス命令しノスフを介して中央
パイプ・ライン・ユニット１２に流れる。

中央パイプ・ライン・ユニット１２も５段階即ち５サイ
クルがある。第１段階では命令のオペレーション・コー
ドがデコードされてオペランド・アドレスのフォーメー
ションが開始され、第２段階ではオにランドのアドレス
が完了され、第３段階ではアドレスがバーチャル・メモ
リ・スペース表示カラ実際のフィジカル・アドレス・ス
ペース表示に変換され、候補オペランドの組がオペラン
ドキャッジ一部から各オペランド疾補のアクセスされた
システム・メモリ・ロケーションを識別すルフィジカル
・ページ番号と共にアクセスされ、第４段階ではライン
カル・アドレスのオ綬ランド・被−）番号部分がキャッ
ジ一部アクセスされたオーｅ　ランド候補の＠鉄桶と対
応しているページ番号と比較され、比較の結果、一致が
生じたと仮定すれば第５段階で（はその選択されたオペ
ランドと実行コマンド・コードが命令を特異に実行出来
る実行ユニ、トに移送される。注記すべき点は実行され
る一部のミ名動（ａｃｔｉｖｉｔｙ　）が指定の如り・
クイズ・ライン段階を斜めに処理されることである。

ＩＦＵ　１４の飛越し／間接予報テーブルへのエントリ
を行なうのは中央パイプ・ライン・ユニット１２である
。中央パイプ・ライン・ユニット構造が飛越しゴー命令
を実行する場合にはいつでも中央・ぐイブ・ライン・ユ
ニット１２は飛越し／間接予報テーブル内にあＱ得る対
応するエントリを指定する。予報された飛越しがノー・
コ゛−又は非飛越しに変化する場合にはＴＩＰテーブル
内のそのエントリが消去される。例えば、不規則的な処
理の場合には飛越し命令のターゲット・アドレスが修−
俊すしているが、オペレーション・コートハ依然飛越し
状態にとどまっておシ、飛越し／間接予報テーブル内の
適当なエン）ＩＪはこの事実を反映するよう訂正される
。以前記録されていない飛越しゴーの場合、その特別の
命令に対する命令カウンタに対応する４つのレベル全て
が占拠される場合には他のエントリを置換させるＴＩＰ
テーブル内に新しいエントリが行なわれる・侮是ル／間
接予報テーブルのミスか発生することは稀れであるので
最近時便用エントリを置換させる目的で必要な複雑々回
路を加える点での利点は少ないため置換算術はランダム
になされる。中央ユニットは他の方法で飛越し／間接予
報テーブルと相互に作用する。

オペレーション・コードが変えられるも、飛越し／　＋
ｒｔ］接予ネｔ２テーブルが飛越しを予報するような不
規則的処理の場合には中央パイプ・ライン・ユニット１
２は命令が最初にデコードされる命令サイクルでの事実
を検出することになろう。間接命令の場合、中央パイプ
・ライン・ユニ、ト１２は又これらの命令に対する飛越
し／間接予報テーブル内へのエントリも行なう。キャッ
ジ一部ユニ、ト内に存在していないデータ、ｋｌ」ち予
期されない飛越し等による割込みか四組される迄、当該
割込みが中火パイプ・ライン・ユニットの作動を停止さ
せるので、命令実行パイプ・ライン１２１１−ｉ：パー
フォーマンスの必要な高いレベルを達成する点で中央処
理ユニット１０では重要な役割シを有しているＯ 飛越し／間接予報テーブルは各々４つのエントリの１０
２４組に分割される４０９６のエンド１ノで構成され−
ている。ＴＩＰテーブルは間接の第ルベルに対するター
ゲット・アドレスを記録し、又、条件付き飛越しと無条
件飛越しの両方に対するターゲツト・アドレスを予報す
る作用もある。成功した第１英行中即ち飛越しコ゛ー命
令又は間接ワードを要求する命令中には中央・ぐイブ・
ライン構造の／ぐイブ・ライン内に中断が生じ、一方、
ターケ＋７ト・アドレスカニ形成されてターゲットがキ
ャッシュ部からアクセスされることになる。最初の実１
１時に情報はキャッジ−・ユニット内のターケゝツト命
令のロケーションを定める飛越し／間接予報テーブルに
対し準備される。飛越し命令又は間接ワードを要求する
命令の次の先取シ中に命令先取ジノ４イノ・ラインは飛
越し／間接予報テーブルにアクセスし、又、別の命令流
れ又は間接ワードの先取りの目的でターゲット・ロケー
ションを決定スる。飛越し又は間接命令をチェックする
ことは先取シのターケゞット・アドレスが変えられなか
ったことを表わすため中央パイプ・ライン・ユニットの
１クロック期間のみを占拠する。飛越し命令の後続の実
行中に飛越し／間接予報テーブル゛エントリは飛越しが
期待通シに行かない場合にのみ更新される。飛越し／間
接予報テーブルは間接の１つのレベルのみのトラックを
保つ。間接ワードの格納アドレスは間接ワードが倍変さ
れない場合にのみＴＩＰテーブル内に入れられる。

キャッシュ・ユニットは２個の別々の−８にのキヤ、シ
一部、即ち命令キヤ、シ一部１６及びオペランド・キヤ
、シ一部２０で構成されている。データは８ワード・ブ
ロック単位で各キャッジ一部内に保持される。ブロック
は８個の連続した２６ビ、）・主メモリ・ワードで構成
され、その最初のワードは２進数表示で０００のアドレ
スを有している。ブロック内の任意のフードに対する参
照は、そのプロ、りが既に適当なキヤ、シ一部内に存在
している場合を除き、全体のブロックを主メモリから読
出させる。キャッジ一部内の任慧のプ０７りはそれが他
のブロックにより直換される迄又はそれがキャッジ一部
クリア命令によってキャッシュ部からクリアされる迄保
持される。命令キう・ツシ一部１Ｇは改変（ｍｏｄｉｆ
ｙ　）されていない命令と間接ワードのブロックを保持
し、オペランドキへ・ソシュ部はオぜランド、改変され
た命令と間接ワードのブロックを保持する。オペランド
・データは命令キャッジ一部から取出せず、又、テ゛−
りは命令キャッジ一部門で改変不能である。然し乍ら、
命令をオペランドキャ、シ一部から取出すことが出来る
が、オペレーションの通常の所望のモートゞは命令を命
令キャッジ一部のみから取出すことである。命令キ１．
／シ一部内に含まれているブロックが格納又はデータ取
出しオペレーションのために参照された場合にはそのプ
ロ、りは命令キャッジ一部・からクリアされ、主メモリ
５１かｂ再び取出されオ被うンドキャッジ一部２０日に
格納される。要約すると、オペランドはオペランド・キ
ャッシュ部のみから取出され、オペランド・キャッジ一
部内にのみ格納可能である。命令はいずれか一方のキヤ
、シ一部から取出されるがパーフォーマンス上は命令キ
ャッシュ部からの方が好ましい。

各キャッシュ部は８にの３６ビツト・ワードの付加的蓄
積部の／ζめ４レベル・セット・アソシエート・ディレ
クトリを有している。各キャッシュ部は４つの８ワード
・プロ、りの２５６列として組織化されている。フィジ
カル・メモリの最初の８ワードはキャッジ一部の最初の
列即ち列Ｏにマツプされる。陀２の列即ち列１にはワー
ド８かいし１５がマツプされ、こうしてワード２０４０
ないし２０４７が最後の列ＪｋｉＪち列２５５上にマツ
プ０される。フィジカル・メモリの各連続する２Ｋか同
様の様式でキヤ、シ一部にマツプされる。従って、８ワ
ード・ブロックのギャッシーの列番号がそのフィジカル
・メモリ・アドレスから判る。各列は４レベルで４つの
８ワード・プロ、り用のス＜　−スを有しているので、
与えられるキャッシュ・ユニ、部内の特定の列に対する
レベルはその列内のスペースに対する競合が生ずる前に
満たされることになろう。列内の全てのレベルが渦たさ
れた後、その列内の古い方のブロックが最近時使用基阜
で置換される。従って、８ワードの入力プロ、りが８の
前のブロックを置換出来るようになる前に同じ列に対す
る５回の処理（ｈｉｔｓ　）か要求される・今季の８ワ
ード・プロ、りがオペランド・キャッジ一部内にある場
合には、命令取出しユニット１４は１回にダブル・ワー
ドの対の割合で、しかも、オペランド・キヤ、シ一部か
ら命令を除去せずにオペランド・キヤ、シ一部から命令
を取出すことが出来る。通常、命令取出しユニ、　ｌ−
１４は中天パイプ・ライン・ユニット１２の命令実行１
？イブ・ラインのはるか先で作動するので、このペナル
ティは常時見れるとは限らないが、こうした状態は命令
先取シ・ぐイノ・ラインたる命令取出しユニットを遅延
させることが出来、その場合、適当な命令の欠除の結果
、中央・ぐイノ・ライン・ユニット構造のパイプ・ライ
ンに中断が生ずることにナロウ。パーフォーマンスはキ
ャッシュ部を介シてのストアとは異なシ、キャッジ一部
内へのストアによシ増強される。全てのストア・オペレ
ーションはオペランド・キャッジ一部へ行くが、直ちに
主メモリ５１へは行かない。けれンもストアの発生した
プロ、りの置換はそのブロックの曹込みを主メモリ５１
（即ち第１図の王≠メモリ８）へ行くことを強いること
になる。ストア中のプロ。

りが既にオペランド・キャッシュ部門にあって卸」御情
報が８ワード・プロ、りが既に改変（ｒｎｏ　ｄ　ｉ　
ｆ　ｙ　）さｎたことを示す場合にはそのストアはオペ
ランド・縫−ヤッシ一部に対して完了され、それ以上の
作動は生じない。然し呈ら、プロ、りがオペランド・キ
ャッシュ部門に見出されていても未だ改変されていない
場合には中央処理ユニ、ト１０ばそのブロックに組合っ
ている制御インターフェイス・ユニット２にそのプロ、
りが改変中であることを通告する。次に制御インターフ
ェイス・ユニ。

トは七−込み通知を存在し得る他の中央処理ユニットの
任、はのユニ、トに発行する。次に中央処理ユニットは
そのオ梨ランド・キャッジ一部又はおそらくはその命令
キャッシュ部のいずれか一方に有する８ワード・ブロッ
クのコピーを評価しなければならない。データ・ブロッ
クがストア・オペレーション時にオペランド・キヤｙシ
ュ部内に見出されない場合には、そのブロックはメモリ
から取出される。中央処理ユ三−ソ）１０はそのメモリ
からの取出しがプロ、りの改変のために行なわれること
をインターフェース・ユニット２に指示する。

そうすると処理装置がブロックを受は取ったとき、その
ブロックをユニット間のそれ以上の連絡を伴なわずに改
変出来る。読取シ格納ミスのみが中央パイプ・ライン・
ユニット構造のノやイブ・ラインでデータを待たせるこ
とになる。キャッシュ部のストア・ミスが生ずると、・
母イブ・ラインはデータを待たずに続行する。

各キャ、シ一部は二重ディレクトリを有しているのでプ
ロ、りのクリア若しくはシステム・メモリへのプロ、り
の移送のいずれか一方のためシステム・リクエストが受
は取られている場合には、処理装置は中央パイプ・ライ
ン・ユニット１２の作動に干渉せずにブロックが存在す
るか否かを法定するためその二重格納ディレクトリをサ
ーチ出来る。リクエストされたブロックが読出された場
合には、処理装置は適当な作動を行なう。そうでない場
合には二重ディレクトリはリクエストに応答し、処理装
置は遅延されない。

中央・ぐイブ・ライン・ユニット１２は各命令のオペレ
ーション・コードが受は取られる際当該コードをプログ
ラムの順序で命令実行待ち行列部１８へ送って描該命令
ワード内に格納する。命令実行待ち行列部１８内には１
６個迄の命令実行列ＩＥＱワード８を格納出来る。コレ
クタ・コントロール４７は各実行ユニ、ト２４．２６．
２８及び３０の結果スタック３８．４２及び４４内に位
置伺けられ又は格納された結果の読出しを制憐するため
各ＩＥＱワードのオペレーション・コードヲ使用し、そ
のため適当なプログラム順序になった結果ハマスター・
セーフ・ストア部ＭＳＳ　４８又はストア・スタック゛
５０のいずれか一方に格納出来る。

ストア・スタック５０内に格納される結果はメモリへの
オペランドの書込み用である。中央処理ユニットｌＯの
プログラム・アドレス可能なレジスタを変える命令はマ
スター・セーフ・ストア部４８内に格納される結果を発
生させるので割込み、欠陥又はバードウェアのエラーの
発生といった時点で中央処理ユニット１０のプログラム
・アドレス可能なレジスタの内容はマスター・セーフ・
ストア部４８で得られる。プログラム・アドレス可能な
レソスフ全ての現在有効な内容を利用出来ることで欠陥
の回彷、割込みの処理及び命令の角実施等が適当な状態
で著しく容易にされる。中央処理ユニッ）１０がサブ・
システムになっているデータ処理システムの主メモリ５
１は命令キャッシュ部１６に対する命令及びオペランド
キャッジ一部２０に対するオペランドを提供する。主メ
モリ５１に対する全ての格納又は書込みはオペランドキ
ャッジ一部２０内に格納されたデータから得られる。従
って、命令の実行の精呆、データがメモリ内に書込まれ
る場合にはいつでも必要データ、オペランドはプログラ
ムの順序でストア・スタッり５０内に格納され、プログ
ラムの順序でオペランドキャッジ一部２０内に発行又は
書込ｌれる。

オペランド・キャッジ一部２ｏのブロックに新しいデー
タを書込めるよう当該ブロックが解放されると、オペラ
ンド・キャッジ−制御は、新シいデータが描該ブＯ／り
内に書込まれる前に、主メモリ５１へ書込捷れるキャッ
ジ、部の当該ブロック中のデータを有することになろう
。

中央パイプブ・ライン・ユニット１２は中央処理二ニッ
ト１０の全体の作動を制個ノし、各オにランド・コード
の実際の実行が行なわれる各種の実行ユニット２４，２
６．２８及び３ｏにオペレーション・コート又７ｔコマ
ンド及び関連あるオペランドを送る機能を有している。

命令取出しユニット１４は中央パイプ・ライン・ユニ、
　ト１２　（７）制ｔｌｌの下で主として命令キャッシ
ュ部１６から命令を取出し命令取出しユニット１４の一
部を成す命令スタック内に命令の対を１６個迄ロードす
る。中央・母イブ・ライン・ユニ、ト１２は命令を命令
先取シュニットの命令スフ、りがら得る。中央パイプ・
シ〈ン・ユニット１２は一連の即ち５段階のシーケンス
でオペランドキャッジ一部からオペランドのアドレスを
準備シ、オにレーション・コードとオペランドを実行す
る能力を備えた実行ユニット２４，２６．２８又は３ｏ
のいずれか１）（／（’１７　Ｄオペレーション・コー
ドとオペランドゞを送る。

中央・ぞイブ・ライン・ユニット１２内ではオにラント
キャッシュ部の関連あるメモリのベージングとサーチを
含む、命令予備処理、命令デコード、オペランド・アド
レス・フォーメーションが実施される。実行ユニ／ｌ□
　２４−　、２６　、２８及び３゜ハコマントラ中央バ
イン０・ライン・ユニ＞ト−１２から受は取シ、ディス
トリビーータ２２によって＠種の実行ユニ、トに分配さ
れるオにランドをオペランドキャッシュ部２ｏがら受は
取る。命令の実行には一般に、現在のレジスタの内容及
び７°ログラム・ピノプル・レジスタ又はメモリに対す
る変更を生ぜしめる入力オペランドに基づく結果のフォ
ーメーションが含まれる。

中央処理ユニ：ｙ　ｈ　１０　Ｋｈ　４つの主たる実行
ユニットが備えてあシ、各実行ユニ、トは１個以上のサ
ブ・ユニ、トから成っている。これらのユニットは中央
実行ユニット２４、浮動小数点、乗算及び除算命令を実
行する２進演算ユニツト（ＢＩＮＡＵ）２８．１０進文
字ユニッｈ３０．バ〜チャル・メモリ・セキュリティ・
マネージャー・ユニット（ＶＭＳＭ　）　２６である。

各実行ユニット２４，２６゜２８．３０は命令とオペラ
ンドを受は取シ、次にそれらを他の実行ユニ、トのいず
れが実行している場合でもそれとは無夏係（（処理する
。各実行ユニット２６及び２８は入力スタック３２及び
３４．１つのダブル・ワードを保持出来るスタックの各
レベルヲ有スる１６レベルのｆｉｆｏスタックを有して
いる。実行ユニット３０は２つの１６レベルｆｉｆｏス
タツク３６を有し、各スタックは１つのダブル・ワード
を保持出来る。好適実施態様におけるダブル・ワードは
７２ビツトに〕やリティ・ビットを加えたものである。

その他、各実行ユニ、トは付属のコマン１゛・スタック
を有している。実行ユニット２６人び２８は実行を待っ
ているコマンドを１６迄保持出来、実行ユニット３０は
実行を待っているコマンドを４個迄保持出来る。注記ず
べき点はどの実行ユニットが受は取り、又は与えられた
命令とその対応オペランドが割ジ尚てられるかについて
の決定が各命令のオペレーション・コードを調べること
により中央パイプ・ライン・ユニット１２によシ決定さ
れることである。好適実施態様で使用される特別の方法
（は通常のテーブル、・ルックアップ技法である。入カ
スタ、り３２．３４．３６は中央）’？イブ・ライン・
ユニ、ト１２でオペランド及び関連あるオペレーション
・コードを例えば先行する多数の実行サイクル命令の実
行完了を待たずに１クロック期間あたシ１つの最大割合
で実行ユニ。

トに発行出来る。こうした配列は又、異なる実行ユニッ
ト内での命令の実行を重複可能にする。各命令コードは
それが中央パイプ・ライン・ユニット１２から受は取ら
れる順序で常時実行される。

中央処理ユニ、ト１０のシステム構成即ち多数の実行ユ
ニットを有する構成は主要レジスタ例えばＡレジスタと
Ｑレジスタの多数のコピーが保たれると吉を要求する。

処理が進むのに伴ない特定のレジスタの有効コピーは実
行ユニットの任意の１つ又は中央処理ユニッ）１０内の
多数の異なるレジスタ・バンクの任意のパンクに設ける
ことが出来る・中央・母イブ・ライン・ユニ７　）　１
２Ｂ’４ｖノスタに対する現在有効なコピーの記録を維
持し、次の命令の実行がレジスタの内容のコピーを１つ
の実行ユニットから他の実行ユニ、トへの移送を要求す
る時点を認める。然し乍ら、特定のレジスタの内容の有
効コピーを維持することは５つの命令又はりｏ７り期間
の長さになっている中央・悩ゾ・ライン・ユニット１２
の長さにょ）複雑化される。各アドレス可能なレジスタ
の内容を欠陥発生の直前に決定する能力は欠陥からの速
やかな回復に対する必要条件である。

任意の・ぐイ°プ・ライン・コンビーータにおいて、１
つの命令の処理は実行の異なる段階で他の多数の命令を
処理することと重複する。その他、中央処理ユニット１
ｏにおいては多数の命令が異なる実行ユニ、部内で同時
に実行可能である。その結果、任意の時点において中央
パイプ・ライン・ユニット１２及び実行ユニット２４，
２Ｇ、２８及び３０のレジスタは多数の異なる命令コー
ドの処理と実行から生ずるレジスタの変更を含むことが
出来る。命令プログラムの欠陥、命令処理エラー又は割
込みが発生する際ユニット３８，４０゜４２．４４，７
０，１８，４７．４８及び５ｏを含む集合装置は実行が
成功した最後の命令の終了時に休止されなければならな
い。欠陥、エラー又は割込み前の命令のノログラムノ順
序における実行の結果生ずる全てのレジスタ変更は完了
すべきであり１その後のプログラム順序での命令の実行
の結果生ずるプログラム・ピップル・レジスタの変更又
はメモリに対する変更はキャンセルするが又は消去され
なければならない。集合装置は欠陥とエラーの回復を容
易にし且つ割込みを処理するためプログラム・アドレス
可能なレジスタの各レジスタの有効な現在のコピーを提
供する。中央処理ユニット１０によって処理されている
実行中の全ての命令に対する適当なプログラム順序の記
録は命令実行待ち行列部１８内に維持される。命令実行
待ち行列部１８は処理中の各命令に対する１つのエント
リを含んでいる。マス９り〜・セーフ格納部４８及び格
納スタック５０内へのエントリーは適肯なプログラムの
）＠Ｆｆ、ル１ノち命令妙５中表パイノ０・ライン・ユ
ニットのディストリビーータ２２によって命令実行スタ
ック１８内に格納される同じ順序又はノータンスでアン
ロードされるよう埴序有けられる。命令実行列ワードは
命令のオにレーション・コードヲ含み、テーブル・ルッ
クアップ技法によって実行時（・ておけるその命令の結
果が入力されるか又は将来久カ′される実行結果ヌクア
クを示す。実行された各命令の結果は次に適当な結果ス
フ、りからマスター・七−）格納部４８又は格納スタッ
ク５ｏヘプログラムの順序で移送される。

従って、集合装置において命令は完了され、各命令の結
果は適当な即ちプログラムの順Ｒで受げ取られ配列され
る。集合装置は又全てのメモ１ノ格納命令の実際の実行
を行なう。マスター・セーフ格納部４８はプログラム・
ピノプル・レジスタ全てのコヒーを含んでいるので当該
マスター・セーフ格納部はメモリ内に書込むべきプログ
ラム・ビジプル・レジスタの内容を得る簡便な場所であ
る。

格納スタック５０を介してマスター・セーフ格納部４８
若しくは実行ユニｙトの結果スタックのいずれか一方か
ら来る主メモリ５１円に（−込むべきデータで集合装置
内の格納命令を処理するとプログラムの順序が維持され
、実行ユニッ）２’４゜２６．２８及び３０に対する必
要性がストア命令に含捷れることが回避される。従って
、この意味において集合装置はストア命令を処理する他
の実行ユニ、１・である。その結果、簡単なストアは２
個以上のクロック期間を採る他の命令の実行と重複可能
である。マスター・セーフ格納部４８内に格納された情
報は中央処理ユニット１０が必要とみなされるハードウ
ェアの命令を再び実行するのを比較的容易にする。

次に、第４Ａ図、第４Ｂ図、第４ｃ図及び第４Ｄ図を参
照すると、複合ディコア・ディスクリン。

りとともに各種のオペレーティング・システムによシ使
用されるディスクリブタの語例が示されている。ベージ
、り・ディコアに対するディスクリフ０りが第４Ａ図に
示されている。このディスクリン０りには２個の３６ビ
、１・・データ・フィールドが含まれている。第１デー
タ・フィールドにおいて０ないし７はベース番号を表わ
し、ビットタないし１６はパウンド番号を表わし、残り
のビットはこの説明には関係がない。第２テ゛−タ・フ
ィールドにおいてヒツト１ｏないし１７は延長番号であ
り、ビット位置の残夕はこの説明には関係系ない。第４
Ｂ図には２個の３６ビツト・フィールドを含むバーチャ
ル・ディコア・ディスクリブタが示されている。最初の
３６ビツトの中、ヒツト〇ないし１９はパウンドを表わ
し、ピッ）２０ないし２８はフラグを表わし、ビット２
９ないし３１はワーキング・スペース・レジスタ（ＷＳ
Ｒ）ヲ！わし、ビット３２ないし３５はディスクリブタ
の形式を表わす。第２の３６ビツト・フィールドにおい
て全てのビットはベース・アドレスを表わすため使用さ
れる。第４．０図において、マルチ、クス・ディコア・
ディスクリブタは２個の３６ビツト・ンイールドによシ
表わされる。フィールド１においてビットＯないし２５
は被−ノ・テーブルベース・アドレスであり、ヒツト２
６はフラグでアク、ヒツト２７ないし３５はリング・ア
クセス情報を有している。第２フイールドにおいてビッ
ト０ないし７はパウンドを表わし、ビット３ｏないし３
６はフラグを表わし、残りのビット位置は関係かない。

第４Ｄ図において、ＶＭｓＭユニ、トによし発生する複
合ディコア・ディスクリフ０夕には３６ビツト・フィー
ルドと３８ビ、ト・フィールドが含壕れている。第１フ
イールドにおいてビットＯないし１９はパウンド番号で
あυ、ビット２０ないし２８はフラグであシ、ビット２
９ないし３１はフルキング・スペース・レジスタでアシ
、ビア）３２ないし３５はディスクリブタの形式を表わ
す。この第２フイールドにおいて、３８ビツト・フィー
ルド全体がベース−・アドレスに対し利用可能である。

第５図を参照すると、ＶＲ４ＳＭユニ、トのブロック図
が示されている。ダブル・ワード（２Ｘ４０ビ７ト３６
ビ、トｐｗ３　ｙソリティ）が中央ユニ、ト・パイプ・
ライン構造からＶＭＳＭユニ、１・へ移送され、入力バ
ッファ・ユニット５１１とディスクリブタ取出しユニノ
）５１２に適用される。入カバ、ノア・ユニッｌ−５１
１，（はＶＭＳＭユニットの′、火°を中央ユニット・
パイプ０・ライン構造とＶｉＶＩＳＭユニットの実行速
度に同期化させるため１６コケーノヨンを有するツアー
スト・イン、ファースト　アウト・スタックで構成され
ている。１４ビツトの実行コードは中央ユニ、ト・パイ
プ・ライン構造からＶＭＳＭユニ、トヘ移送さ九、ＶＭ
ＳＩ辺制御ユニッＩ−５］、　０に適用される。実行コ
ードはＶＭＳＭ制御ユニ、１・５１０により分析される
。一般に３形式のオペランドが’ＶＭＳＭユニット、デ
ィスクリブタ又はディスクリブタに対するポインタ、又
はディスクリブタ位置更新オペランドにより受は取るこ
とが出来、この形式のオペランドがこの与えられた実行
コードによシ特異に決定される。ディスクリブタに対す
るポインタが示される場合にはＶＭＳＭ制御ユニット５
１０がディスクリフ０夕取出しユニッｌ−５１２に報告
する。テ゛イスクリプク取出しユニットはダブル・ワー
ド・ポインタと制・茸ユニ、トからの信号に応答して読
み取ｐ命令を発生し、この命令を中央ユニ、ト・・やイ
ブ・ライン構造に送ってポインタにより参照さノｔたｆ
４スクリプクをＶＭＳＭユニットに送る。■’ＩＳＭユ
ニットに入るダブル・ワードがディスクリフ０夕である
場合、ＶＭＳＭ制御ユニット５１０はどのオ被し−ティ
ングーノステムにディスクリブタが所属しているかを決
定するため実行コードを分析する。ディスクリフ０りが
所属しているテ゛イコアを決定した時点でＶｌ、／ｉｓ
Ｍ制御ユニッ）・５１０は示されたディコアにより決定
される様式でディスクリプク再４Ａ成ユニット５１３内
の論理を調節する。然る後、元のディスクリブタは複合
ディスクリブタ・フォーマットに再フォーマット化され
、直接中央ユニ、ト・／Ｆイブ・ライン構造内のアドレ
シング装置に適用される。（第８図参照）。複合ディス
クリシタのフォーメーション後に■ＳＭ制御ユニット５
１０はフォーマット化されていない即ちディコア所属デ
ィスクリブタを発生するためディスクリブタ再構成ユニ
ット５１３内の論理を調節する。フォーマット化されて
いないこのディスクリゲタの発生は前記ディスクリブタ
に対応しているプログラムを見れるデータ・フォーマッ
トを維持するため要求される。ディスクリブタ再構成ユ
ニット５１３により発生されるこのフォーマット化され
ていないディスクリフ０夕は次に同時に出力バッファ・
ユニット５１５及びディスクリフ０り・マスター・コピ
ー・ユニッ）５１’４に適用される。出力バラツブ・ユ
ニット５１５には中央処理ユニットの残りの構成要素と
ＶＭＳＭユニットの非同期作動を行なうファースト・イ
ン、ファースト・アウト・スタックが含まれている。次
に、フォーマント化されていないデ（スクリノクはデー
タ処理システムへの分配のためコレクタに移送される。

ディスクリゲタ・マスター・コピー・ユニット５１４は
ＶＭＳＭのディスクリブタ再構成ユニット５１３内で使
用するプログラムを見れる全てのディスクリシタ・レジ
スタのローカル・コピーを含む内容にアドレス可能なレ
ジスタ・・くンクである。ディスクリブタ・スタックの
位置更新が示されると各ディスクリシタのコピーを含む
ディスクリブタ・マスター・コピー・ユニット５１４が
アクセスされ、説明したディスクリブタは抽出されてデ
ィスクリシタ再構成ユニノＩ＝　５１３に適用される。

ＹＭＳＭ制御ユニット５１０には更新するリクエストが
報告されディスクリブタ再構成ユニットの組合せ論理を
準備していることになる。ディスクリブタ・マスター・
コピー・ユニット５１４から抽出されたディスクリブタ
は最初に複合ディスクリブタ・フォーマットに再２オー
マ、ト化され中央ユニット・パイプ・ライン構造アドレ
シング装置に適用されよう。（第８図参照）。次に、デ
ィスクリブタ再構成ユニット５１３内の論理が調節され
フォーマット化されていないディスクリブタが作成され
る。次に、このディスクリブタは前述した如く出力バッ
ファ・ユニット５１５とディスクリブタ・マスター・コ
ピー・ユニット５１４に適用される。更新されたディス
クリブタはコレクタへの移送のため出力バッファ・ユニ
ット５１５へ移送されよう。組合せ論理を制御するのに
加えてＶＭＳＭ制御ユニ、）５１０は装置のシーケンシ
ング、スタック・アドレシング及び時間開路Ｔ１　。

Ｔ２　、Ｔ３により示されるＶＭＳＭユニットのノやイ
ブ・・ライン作動のノーケンスを行なう適当なスイッチ
位置を制御する。次に、第６Ａ図、第６Ｂ図、第６Ｃ図
及び第６Ｄ図を参照すると、ベーシック・ディコア、マ
ルチックス・デーイコア、バーテヤル・ディコア及び複
合ディコアのアドレス・フォーメーションの比較が示さ
れている。各ディコアにおいて、イニシャル・アドレス
は命令ワードからのＹフィールド、命令ワードのタグ・
フィールドにより決定されるＡＱＸレジスタ及び好適実
施態様において命令ワードのＹフィールドの３つの最も
重要なビットにより決定されるＡＲｎレジスタの組合せ
を含む有効アドレスと称する中間アドレスを得るよう機
能する。次の段階は・マーチャル・アドレスと称する中
間アドレスを提供することである。

第６Ａ図を参照すると、バーチャル・アドレスは有効ア
ドレスを（ディスクリシタ・ベース・フィールドから得
られる）　ＢＡＲフィールドと（ディスクリシタの延長
フィールドから得られる）ＢＥＲフィールドを組合せる
ことにより形成される（第４Ａ図参照）。第６Ｂ図を参
照すると、マルチンクス・ディコア・アドレスは有効ア
ドレスをマルチックス・ディスクリブタ・ベース・フィ
ールドからのベース・フィールドと組合せることにより
形成される。（第４Ｃ図参照）。・マーテヤル・アドレ
スには啄−ジ番号と梨−ジ・オフセットが含まれている
。第６Ｃ図を参照すると、ノクーチャル・アドレス（ハ
（ディスクリブタ・ベース・フィールドからの）ベース
・フィールドとワーキング・ス被−ス番号を有効なアド
レスと組合せることによＶ　バーチ１．ル・ディコア内
に形成される。・ぐ−チャル・アドレスには有効なワー
キング・スペース（ｗＳ　）フィールド、ページ番号フ
ィールド及びワード・フィールドが含まれている。第６
Ｄ図において複合テ゛イコア・アドレス・フォーメーシ
ョンに対するバーチャル・アドレスは有効アドレスを（
ディスクリブタ・べ−９ス・フィールドカラ得られる）
ベース・フィールドとワーキング・スペース番号を組合
せることにより得られる。複合テ゛イコアのバーチャル
・アドレスには有効ワーキング・スペース・フィールド
（ＥＷＳ　）　、−＝−シ番＝フィールド及びワード番
号フィールドが含捷れている。好適英雄態様においては
図解されていないがマルチックス・ディコア、パーチャ
ル・ディコア及び複合ディコアのバーチャル・アドレス
は全て実際のアドレスを・得るためページが付けられて
いる。ベーン、り・ディコアに対してはバーチャル・ア
ドレスは実際のアドレスと同じである。その他好適実施
態様においては、Ｒ−ジ・オペレーションはフィジカル
・アドレス即ちメモリのフィジカル格納アドレス内Ｄア
ドレスを得るため実際のアドレスで行なわれる。

次に第７図を参照すると、バーチャル・アドレス・フォ
ーメーションに対する構成要素の模式図が示されている
。命令レジスタ８１８はＹアドレス・フィールドを含む
。Ｙアドレス・フィールドの最も高い順位の３ビツトは
ＶＭＳＭからロードされた複合ディスクリゲタで以前ロ
ードされた１６レベルのディスクリブタ・スタック８０
２及び８レベルのＡＲｎスタック８０３をアドレスする
目的に一使用される。命令ワードのビット２９は２個の
スタックが実際にアドレスされるか否かを決定するため
グー）８０１を制御する。同様にして、タグ・フィール
ドと称スる命令ワードのビット３０ないし３５はＡＱＸ
　８１０のスタックのアクセシングを制御する。ビット
１８ないし２７のフィールド内に含丑れているＯＰ　Ｃ
０ＤＥはアドレスを形成するため各種のフィールドが結
合される方法を決定する。

この図はＶＭＳＭユニットがディスクリブタ・マスター
・コピー・スタック６２６を含むディスクリブタ　スタ
ックの位置を図解している。

ディスクリブタが主メモリ・ユニット３カ）ら抽出され
、中央処理ユニット１へ移送される度にディスクリフ０
夕はＶＭＳＭユニ、／　トによって複合ディスクリブタ
・フォーマ、トに再フォーマント化される。この様にし
てアドレス・フォーメーションに必要とされるデータは
それが必要な場合に示すことが出来る。例えば、複合フ
ォーマ、部内のベース・アドレスは常時同じロケ〜７ヨ
ンにある。従って、各アドレンタグ技法に対し装置は必
要とされないが、全てのディスクリノ０り・フォーマッ
トを包含する複合アドレンタグ機構が可能でアル。

同様にして通常、フラグの如きディスクリブタ内に見出
される他の制御因子はディコア所属装置とは異なって複
合装置を使用可能ならしめる構成ディスクリブタ内に標
準位置を見出すことが出来る。

各種のディコアては典型的にはアドレス・フォーメーシ
ョンが処理される方法に各種のものがある。本発明の方
法における改変内容の処理例を力８図に示す。段階８０
１を参照すると、ここで（ｄプリペーノング・アドレス
作動が実施される。段階８０２では被−）・テーブル・
ワードが被−ジ・テーブル・バッファ内にあるか歪力・
（（ついての決定を行なわなければならない。ページ・
テーブル・ワードが要求されない場合には形成されたア
ドレスはここでクーｉＰ−バイザ・Ｋ−フラグ技法を使
ってフィジカル・アドレスに変換され、被−フラグ・バ
ッファ内に格納される。本発明の装置においてはフィジ
カル・アドレス（は被−ジ・テーブル・ワードが参照さ
れる２回目にベーソング処理が要求されないように一ジ
・テーブル・ワード・・ぐッファ内に格納される。従っ
て、段階８０２において、ページ・テーブル・ワードが
バッファ内にあった場合に汀、このアドレスは既にフィ
ンカル・アドレスであり、これは示されたフィジカル・
メモリ・ロクーンヨンからのデータの検索のため格納部
へ移送可１１巨となる。波−ジ・テーブル・ワードが要
求される場合には段階８０５はその命令がどのディコア
に所属しているかを決定する。本例においては、マルチ
ックス・ディコア内の被−フラグは１段階処理であり、
一方、バーチャル・ディコアでの４−フラグは２段階の
処理である。

マルチ、クス・ディコアにおいては、これがマルチック
ス・アイコアであることの決定がされた後に段階８０９
かに一ノ・テーブル・ワードのアドレスを表わすためア
ドレスの最高位２６ビツトニアクセスする。然し乍ら、
フィシガル・アドレスを得るだめスーパーバイザ・ペー
ジングを実行シなければならない。段階８１０において
、Ｋ−ノ・着　　　テーブル・ワードは当該メモリから
検索され、段階８１１においてページ・テーブル・ワー
ドはフィジカル・アドレスに変換され、将来の参照のた
めバッファ内に格納される。次に、フィジカル・アドレ
スは指定のロケーションでデータを検索するためキヤ、
シ一部に送られる。バーチャル・ディコア・モードにお
いて、段階８０６にはぜ一ノ・ディレクトリ・ベース・
レソスフ内の量とワーキング・４スペ一ス番号の使用を
組合せることにょシ形成されるページ・テーブル・ベー
スノア１’Ｌ／スが含まれる。これらの番号が組合わさ
れた後スーパーバイザ・Ｓ　−シンクはフィジカル・７
ドレスを得るため使用される。段階８．０７において、
段階８０６で示されたフィジカル・アドレス内の量はペ
ージ・テーブル・ベースから検索され、波−ジ・テーブ
ル・ワードを得るためパーチャル・ページ番号と組合わ
される。この量にょシ示されるフィジカル・アドレスを
得るだめ、スーパーパイプ・波−フラグ技法が使用され
る。段階８０８において、ページ・テーブル・ワードは
段階８０７で形成されたフィシガル・アドレスでメモリ
から検索され、段階８１１においてに一ジ・テーブル・
ワードはフィジカル・アドレスに変換されページ・テー
ブル・バッファに格納される。フィジカル・アドレスも
段階８１２における示されたメモリ・ロケ土ジョンの量
を検索するためキャッジ一部に送られる。然し乍ら、注
意すべき点はパーチャル・ディコア・アドレス・フォー
マットとマルチックス・アドレス・フォーメーションヲ
ペーフラグ・モードで識別する際本発明で利用しなけれ
ばならない唯一の付加的な機器がパーチャル・ディコア
内に被−ジンクの第２レベルを提供スるページ・ディレ
クトリ・ベース・レジスタになっていることである。

次に第９図を参照すると、現在作動中のオペレーティン
グ・システムに命令を組合せる装置が示され、命令の実
行が許可されているが否かの決定がなされる。命令（ｄ
命令取出しユニット又は中央ユニット・パイノ・ライン
構造のいずれが一方かう命令レジスタ９１０にロードさ
れる。オにレーション・：ｆｆ　−）’　（ＯＰ　Ｃ０
ＤＥ）に向けら九るこの命令の部分はＯＰ　Ｃ０ＤＥレ
ジスタ９１１にロードされる。ＯＰ　Ｃ０ＤＥレノスタ
はＲＡＭメモリで横積さ几てＲＡ’Ｍメモリのロケーシ
ョンに対するアドレスを提供する制御格納部９１２に接
続される。制御格納部内の各ロケーションにはオペレー
ティ７　／／”・システム又はＯＰコード命令を実行可
能なシステムを示す３ビ、ト番号が設けである。各種の
オにレーティング・システムの命令し・９−　ｔ＋リ−
と組合っている命令の組の間には重複するエリアのある
ことは明らかであろう。然し乍ら、制御格納部内のデー
タはこの重複を考慮に入れるようコード化出来る。以前
及び現在作動中のオペレーティング・システムの・ぐラ
ノータが中央処理ユニット内でイニシャライズされる際
、オプション・レジスタ９１３はコレクタからロードさ
れていた。オプション・レジスタの出力は組合せ論理ユ
ニット９１４に接続される。組合せ論理ユニットの目的
はオ被レーティング・システム又は（命令レジスタ内の
）命令の実行を可能にするシステムがオプション・レジ
スタの指定された部分内に位置付けである信号により示
されるオ被レーティング・システムと同じであることを
確実にすることにある。オプション・レノスフ内の情報
と制御格納部内のアドレス・ロケーションからの情報が
同一でない場合には欠陥が欠陥レジスタ９１５内に位置
付けられ、欠陥レジスタ９１５の出力がコレクタに向け
られる。コレクタにおいては通常の欠陥処理が欠陥状態
の受は取９時（で行なわれる。

次に第１０図を参照すると、各種のオペレーティング　
システムに割り当てられたフィジカル・メモリを分離さ
せるのに使用する装置が示されている。データ処理シス
テム内で現在作動中のオ被レーティング・システムのイ
ニシャライズ−７ヨン中にデータはスーツや−パイプ・
パウンド・レジスタ９４５及びスーパーバイザ・ベース
・レジスタ９４３に入れられる。その他、スーパ−バイ
ザ・被−ノ・テーブルには各種のオペレーティング・シ
ステムに割り当てられた各種のフィジカル・アドレス・
ロケーションが備えである。実際のアドレス・フォーメ
ーンヨン中に実際のアドレスはスイッチ／レジスタ組合
せ体９４４に適用される。

レジスタの内容とクー・ぐ−バイザ・パウンド・レジス
タ９４５の内容はオにレーティング・システムに割り当
てられた限界値を結果のアドレスか越えないことを確実
にするため結合される。組合せ論理ユニット９１４に含
まれた実際のアドレスも加算器９４７内でス−・ぐ−バ
イザ・ベース・レジスタ９４３内のデータと組合わされ
る。その結果のアドレス（はスーパ−バイザ・ページ・
ブイレフ１−　！Ｊ　−９４９に適用される。基本的に
はレジスタたるスイッチ／レジスタ組合せ体９４４内の
数値は、＜−パーバイザ・ベース・レジスタにより提供
されるベース・アドレスのオフセ、１・を提供する。

スーパーバイザ・被−ジ・テーブル・ディクトリ９４９
内のアドレス・ロケーションは次にレジスタ９５０内に
格納され１、ページを確認するのに要求されない下位ア
ドレス・ビット信号と共（Ｃ％形成ずみアドレスによう
示されるラインカル・メモリ・ロケーションでのオペレ
ーションのため格納メモリに向けられる。

第１１図を参照すると、クー・や−パイヂ欠陥可能化し
ノヌタ９６０の使用について示しである。

欠陥レジスタ９１５内に格納された如き欠陥状態は欠陥
レジスタ９６１に移送される。イニゾヤライゼーンヨン
中又は再励起中にリザーブ・メモリ・ロケーションカラ
ロードさり、たスーパーバイザ欠陥可能化レジスタ９６
０の内容は欠陥レジスタ９６１の内容と比較される。比
較器９６２によって信号間の一致が確認された場合には
スーパーバイザの処理方法を要求する欠陥の存在が適当
な作動のため中央ユニ、ト・バイブ・ライン構造に連絡
される。

第１２図及び第１３図を参照すると、現在励起中のオぜ
レーティング・システム≠１を非励起化し、−他のオペ
レーティング・システムを励起化する段階が図解しであ
る。段階２０１においてデータ処理システムはオペレー
ティング・システムを１の制［Ｉ下で現在、命令を実行
している。スーパーバイザ処理に対する欠陥又は割込み
状態は段階２０２で示される。示された状態（・ま結果
かデータ処理システムを開側ｊするオにレーティング・
システムの変換となる予め選択さ、ｈだ状態でなけれは
ならない。予め選択された欠陥又は割込み状フッ、まオ
ペレーティング・／ステム≠１のリーダープ・メモリ・
スペース円の所定のロケーションを第」２図の段階２０
．うで示さｒ、た如くアドレスさせる。

この処理（ｄオペレーティング・システム≠１のノモｌ
）　３１．２からオにレーティング・システム・リザー
ブ・メモリ３１０への径ｆ５３０１として示されている
。リザーブ・メモリ１へのロケーションは一連の段階を
有してお９、最も重要な段階は中央処理ユニッｌ−円の
レジスタ内容を格納する段階２０５であり、レジスタの
パラメータは現在励起中のオペレーティング・システム
の如きオペレーティング・システム寺１の回復時にデー
タ処理ユニットがこの状態に戻されるようリザーブ・メ
モリ内に格納される。欠陥エンドす・プログラムの実行
後にオペレーティング・システム・リザーブ・メモリ３
１　’Ｏのスイッチング・エノトり部分のロケーション
が実行される。このロケーションＱておける命令はオペ
レーティング・システム≠２のリザーブ・メモリをオペ
レーティング・システム≠２スイッチング・エントリ・
口）１　７ヨン内ノロケーション即ち段階２０６でアド
レス可能とする。

オペレーティング・システム≠２へのこの移送（１第１
３プで径、洛３０２として示されている。オペレーティ
ング・システム＃２のスイッチング・エントリ部分内の
命令；ｄ段階２０７においてオ〈レーティング・システ
ム４Ｆ２の格納された・やラメークをデータ処理の適当
なレソスフ内に入力させ、こうしてシステムをイニシャ
ライズするか又はシステムをオペレーティング・システ
ム≠２の前の最後の状態に回復させる。最終段階２０８
と径路３０３は中央処理ユニットの制御をオペレーティ
ング・システム＋２に移送する。この様にして、中央処
理ユニット１の制御はオペレーティング・システム寺１
からオペレーティング・システム≠２へ移送された。第
１３図において、径路３０４゜３０５及び３０６は中央
処理ユニット１の制御がオペレーティング・システム≠
１へ戻される７０ロセスを図解している。又、第１３図
には各オペレーティング・システムが複数個の中央処理
ユニットを制御出来る可能性も示されている。その状態
に対し他の中央処理ユニットはオペレーティング・シス
テムの間を同様の様式で切換える。

オペレーティング・システムを分割するデータ処理ユニ
ットを取シ扱う際、各オペレーティング・システムに割
ジ当てられたメモリ・スペースは他のオペレーティング
・システムに対しアンセス不能であることが必要である
。第１４図は、これを達成可能な様式を示す。オペレー
ティング・システムに対するページ・テーブルは各オペ
レーティング・システムと組合ったロケーションと共に
示されている。オペレーティング・システム′＋１と組
合っているアドレスはフィジカル・メモリ４０３内のロ
ケーションのグループを指す。同様にして、オペレーテ
ィング・システム寺２と組合っているロケーションのグ
ループ内に格納されたアドレスはメモリ・ロケーション
の異なるグループを示す。

従って、フィシカル・メモリ４０３はページ・テーブル
３０２内のページング作動の結果であるメモリ・アドレ
スのグループ内に分割される。従って、オペレーティン
グ・７ステムナ１又はオにレーティング・システム寺２
は連続的なロケーション（既、ちオペレーティング・シ
ステムに対する）でアドレス出来るが、各４−ジ・テー
ブル・アドレスと組合っているフ（ノカル・メモリ・ア
ドレスのグループはフィジカル・メモリ・アトし／ス・
ス被−ス全体を通じて位置付けることが出来る。

ページングの１つの利点はフィジカル・メモリ・スペー
ス内の「ホール」（即ちメモリ・ユニット内のエラーか
ら生ずる如きもの）がイニシャライゼ−７ヨン・プロセ
ス中にページ・テーブルが形成される際回避可能となる
点である。第１４図は、オペレーティング・システム＋
−１とオペレーティング・システム≠２に対するリザー
ブ・メモリ・ス又−ス４１０と４１１がオペレーティン
グ・システムに利用不可能である重要な特徴を図解して
いる。その上、更にリザーブ・メモリ・４ス被−スはフ
（ジカル・メモリ内の任意の個所に位置例けることが″
出来る。

次に、第５図を参照すると、クー・４−　ｔＺイザ・ベ
ース・アドレスとオペレーティング・システムの分離化
に使用されるクー・クー・クイザの使用が示されている
。スーパーパイプ・ページ・テーブル・ディレクトリ７
６４はイニシャライゼーション中に提供され、オペレー
ティング・システム・アドレスとフィシカル・メモリ内
のアドレスの閣の連絡を提供する。各オペレーティング
・システムのイニ／ヤライゼーション中又ｔｒｉ　非＝
ｇ軸中にクー・ぐ−パイプ・ベース・レジスタ７６１　
及ｏニス−）ｅ　−バイザ・パウンド・レノスタフ６２
は内部にデータを入れている。好適実施態様においては
命令の通常の実行中に形成されたアドレスの最初の１２
ビツトがベース・アドレスからのオフセットを提供する
。ベース・アドレスは現在作動中のオペレーティング・
システムによって決定され、即ち各オペレーティング・
システムはスーツｆ　、　／々イザ・ページ・ディレク
トリ内に所定のベース・アト“レスを有することになる
。クー・９−ノぐイザ・ノクウンド量はオペレーティン
グ・システムに割ｐ当てられたページ・テーブル・ディ
レクトリ・ロケーションの個数を決定する。従って、２
６ピツトの実際のアドレス７６３がスーツぐ一ノぐイザ
・イー・ソング装置に適用される際最初の１２ビツトは
ロケー７ョン７７ｏＦ！ｎち−＜−ノ・アドレス・レジ
スタ内のアドレスに実際のアドレスの最高位ビ、）によ
シ定められるオフセットを加えたものを出す。・ぐラン
ド・レジスタ内の量はロケーション７７０カニオペレー
テイング・システムに割り当てられた連続のディレクト
リ・ロケーションと共にあることを確実にする。ロケー
ション７７０の内容はフィジカル・メモリ内にアドレス
を提供するためアドレス内の１２ビン！・のオフセント
量を置換する１２ビツトの量である。

第１６図を参照すると、各オにレーティング・システム
に対するリザーブ・メモ’ｌ　６５０の全体的なフォー
マットが示されている。リザーブ・メモリのスーパーバ
イザ・スイッチャ６５１の部分は割込み又はオにレーテ
ィング・システムのイニシャライゼーノヨンに対し必要
とされるプログラムを含んでいる。このメモリ・エリア
の更に詳細な説明を行なう。割込み列６５２というラベ
ルの付けられたリザーブ　メモリ部分は現在非緒蝕状態
にあるオペレーティング・システムにょ９受は取られる
ハードウェアでロードする優先化された割込みである。

第４レーテイング・システムが貼勧状態になる際こ°れ
らの列は質問されて応答が可能化される。リザーブ・メ
モリのハードウェア構成６５３の部分はイニシャライゼ
ー／ヨンＲＫロードされ、オペレーティング・システム
に利用可能なリソースの記録（即ちデータ処理システム
の構成要素）を提供する。リザーブ・メモリの接続テー
ブル６５４の部分は現在オにレーティング・システムに
対して利用可能なリソースのリストを提供する。要約す
ると、リザーブ・メモリはオペレーティング・システム
の個別化を維持するのに必要な情報を格納することに向
けられる。リザーブ・メモリ６５０のクーｉ’？−バイ
ザ・スイッチャ６５１を参照すると、その内部に格納さ
れたテ゛−タは一方のオペレーティング・システムから
別のオペレーティング・システムへの変更を処理するコ
ード化された信号を提供する。その内部には（リザーブ
・メモリ・スイッチ内への）エントリ・ロケ−７ヨンと
リザーブ・メモリからの出口ロケーションが含まれてい
る。中央処理ユニ、ト・レジスタの内容をセーフ格納す
るロケーションが含まれる。従って、セーフ格納ロケー
ションはイニレーティング・システムが務→される際こ
れらのロケーションはイニンヤライゼーションヲ提供す
る。リザーブ・メモリに組合っているオペレーティング
・システムが非駆動状態にされると、これらのロケーシ
ョンは中央処理ユニットの内容で充填されるのでオペレ
ーティング・システムが再び近軸される際中央処理ユニ
ットはそれが非；：’ｘ　＊ｈ状態にされた時点で存在
していた状態に戻る。又、リザーブ・メモリのクー・ぐ
−バイザ・スイッチ内部ｌｄ　スーパ−パイｆ　、ベー
スとスーパーパイ−ｒ−バウンドに対する量が格納され
ている。中央処理ユニ、トのイニシャライゼーション中
ニス−ｔＲ−パイプ・ページ・ディレクトリが確立され
る。

各クー・Ｐ−バイザ・Ｋ−ジは全体的に多数の通常のに
一ノから構成さ几ている。クー・ぐ−バイザ・Ｋ−ノ　
ディレクトリはクー・ぐ−バイザ・被−ノ・ディレクト
ｌ）を介して行なわれるオペレーティング・システムに
よシ使用されるアドレスからフィジカル・メモリ内のロ
ケー７ョンへの最終的な変換で使用される。クー・Ｑ−
バイザ・ページ・ア］゛レスｉｄ　ス−ｉ８−　バイザ
・Ｋ−ジ・テーブル−ロケ−７ヨノ内の一連の連続（〜
だロケーション内の最初のロケ−７ヨンを指す。オペレ
ーティング・システムのアドレスは連続的なスーパーバ
イザ・被−ジ・テーブル・ディレクトリ内のどのロケー
ションをアドレスが指しているかを示すオフセットを含
んでいる。クー・ぐ−バイザ・バウンドはオペレーティ
ング・システムに割り当てられたスーパーバイザ・被−
ジ・テーブル・ディレクトリ内のロケー７ョンをオフセ
ットが越えないことを確実にする。これが発生する場合
にはアドレスされたフィジカル・メモリ・ロケーション
はオペレーティング・システムに対しリザーブされたエ
リアの外アドレス（はオペレーティング・システムが原
始される際中央ユニット・パイプ・ライン構造内のレジ
スタに格納される。リザーブ・メモリ・スーパーバイザ
・スイッチにはリザーブ・メモリ・ベース・アドレスと
バウンドが含まれている。再び、これらの量は（好適実
施態様（・ておけるディスクリブタ・スタック内の）中
央ユニット・ｉＲバイザライン構造内（Ｃ格納され、所
定の欠陥が検出された際リザーブ・メモリのアドレスを
提供する。実際、好適実施態様においては、欠陥を取シ
扱うすザープ・メモリ内のベース・アドレスからのオフ
セットは通常の欠陥処理方法で使用されるのと同じアド
レスされたオペレーティング・ベースからのオフセット
でヌー・ぐ−バイザ処理の注意を必要とする。又、リザ
ーブ・メモリには接続テーブル内へのエン）　ｌ）を可
能にするコードも含まれている。メモリ・ロケーション
はスーパーバイザ欠陥可能化レジスタ内にロードされる
ような量を保持する。その量はクー・ぐ−バイザ処理方
法からの応答を要求する全ての欠陥状態を定めるパター
ンを備えている。欠陥状態が信号・ｐターンで定められ
る場合、この・ぐターンはその状態に応答する目的テク
ーハーハイザ処理方法又は通常のオペレーティング処理
方法を使用すべきか否かを決定するためクー・ぐ−バイ
ザ欠陥万能化レノスフの内容と比較される。欠陥波ンデ
ィング・レジスタを格納するためリザーブ・メモリ・ロ
ケーションが使用される。元来、オにレーティング・シ
ステムに対シて存在している状態が回復されるようこれ
らの内容はオペレーティング・システムが再貼勤される
際欠陥綬ンディング・レジスタ内に再び入れられる。ス
タック・サイクルの所定の個数の終了時に現在兆ｔｎ中
のオペレーティング・システムが欠陥状態を受は入れて
新しいオペレーティング・システムを；’ｂ　勤させる
よう他のリザーブ・メモリ・ロケ−、ジョンはクー・や
−バイザ・タイマを使用する。

従って、ロケーションの１つのロケーションはオペレー
ティング・システムが貼転される時間を決定する（クロ
、り）カウントを有することになる。

更に別のロケーションはオプション・レジスタに入れら
れるデータを含む。このレジスタは成るディコア依存変
数を制御する信号を含む。例えば、データ・コードが含
まれる。このコードは命令がオペレーティング・システ
ムのディコア内で許可されることを確実にするためオペ
レーティング・コード内で比較される。格納出来る他の
量は（クー・Ｅ　−７バイブ・ページングでない）中間
ページング゛が採用されるか否かである。他のレジスタ
・ロケーションには中央処理ユニット・ディコアを皓転
中のオペレーティング・システムと一致させるたメハ’
−トウエアの装置にロードされる他のディコア飼属デー
タが含まれている。例えば、パーチャル・アドレス・フ
ォーメーションにおいては、ワーキング・スに一ス番号
が要求され、一方、他のオペレーティング・システムで
はオペレーティング・システムに利用可能な即ち予め選
択されたレジスタ・ロケーションに格納されるこｐ量を
必要としない。最後にハードウェア構成テーブル（τ対
するオフセットが存在スル。

前掲の要約はリザーブ・メモリ内に入れら几るデータの
部分リストである。オペレーティング・システム・スー
パーバイザ処理方法に対しては他のデータと処理方法が
第１」用可能であることが朗らかであろう。

ここで−例として、スーパーバイザ処理方法の更に詳細
な使用方法を説明する。スーパーパイプのクロックが予
め決められたカウント数に到達し、オペレーティング・
システムが随意、中央処理ユニットの制御を中止する点
に到達する等といった適当な状態が中央処理ユニット内
で発生する場合には欠陥状態を示す１組の信号が欠陥レ
ジスタ内に入れられる。欠陥レジスタ内の信号は以前ス
ーパーバイザ欠陥可能化レジスタ内に入力された信号と
比較される。一致が検出されると異なるオペレーティン
グ・システムがクーｚＰ　−ｉＺイサ処理方法を介して
建初され、クー・や−バイザ欠陥処理方法が可能化され
る。クー・ぐ−バイザ欠陥処理方法は現在５宿性」中の
オにレーティング・システムのリザーブ・メモリ・ユニ
ッ１を入力するだめ一定のオフセット番号で結合された
中央ユニット・・ぐイン０・ライン構造内（即ちディス
クリブタ・スタック内）に格納されたリザーブ・メモリ
・ベース・アドレスを使用した。エントリ・アドレスか
ら始匠る処理方法はリザーブ・メモリ内の適当なロケー
ションにおいて中央処理ユニット内のレジスタ内で格納
量を生じさせる。その他、欠陥啄ンデイング・レジスタ
の内ぎが格納される。これらの量は非励起中のオペレー
ティング・システムをオペレーティング・システムが再
び昂φ〃される時の状態で開始可能とする。この格納が
完了した時点でリザーブ・メモリは第２オ被レーテイン
グ・システムのリザーブ・メモリ内のエントりをアドレ
スするロケーションから出る。クー・や−・ぐイザ処理
方法を使って実行される命令が適幽々アドレス・フォー
メーションを持てるよう第２オ波レーテイング・システ
ムは第２オペレーテイング・システムと組合っているリ
ザーブ・メモリのベースと・ぐランド・アドレスを中央
ユニット・ノやイブ・ライン構造（即ちディスクリブタ
・ツク、り）にロート−Ｊ−ル。スーパーバイザ・ベー
スとバウンドは最終的なに一フラグ・レジスタ内にロー
ドされ、こうして第２オにノーティング・システムと組
合っているフィジカル・メモリのみをアドレシングし且
つ組合っていないフィジカル・メモリを第２オペレーテ
イング・システムから効果的に分離化させる機構を提供
する。リザーブ・メモリの処理方法はオフ０ジヨン・レ
ジスタをロードし当該レジスタは他のディコア所属情報
に那えて（例えば不正確なディコア要求が原因で）許可
さ゛れでいない命令が実行を行なった時点を決定するコ
ードを提供する。リザーブ・メモリの処理方法は欠陥被
ンディング・レジスタをロードさぜ、ディコア依存量が
中央処理ユニット内の適当なレジスタ内に入力される。

中央処理ユニットがここで第２・オにレーティング・シ
ステムに対して相対的にイニシャライズされるか若しく
は第２オ被レーテイング・システムが出る前の状態が再
び確立されている。ここで第２オペレーテイング・シス
テムのリザーブ・メモリは第２オ被レーテイング・シス
テムと組合っているメモリを入力させる処理方法を実行
し、このデータ処理ユニットの制御はここで第２オ被レ
ーテイング・システムと共に行なわれる。

前掲の説明は好適実施態様の作動を説明する目的で含丑
れでおり、本発明の範囲を限定する意味はない。本発明
の範囲は前掲の特許請求の範囲によってのみ限定される
べきである。前掲の説明から当技術の熟知者には本発明
の技術思想と範囲で更に包含される多くの改変例が明ら
かとなろう。

【図面の簡単な説明】

第１図は、データ処理システムのブロック図。 第２図は、本発明のＶＭＳＭ実行ユニットを含む中央処
理ユニ、トのブロック図。 第３図は、データ処理ユニットのメモリ・ユニ７１・内
に格納さ′ｊする典型的な命令のフォーマットの図。 第４Ａ図は、典型的なベーシック・ディコア・ディスク
リフ０り・フォーマ、トの図。 第４Ｂ図は、典型的なパーテヤル・ディコア・テ゛イス
クリゲタ・フォーマットの図。 第１ＩＣ図は、典型的なマルチックス・ディコア・ディ
スクリブタ・フォーマットの図。 第４Ｄ図は、典型的な複合ディコア・ディスクリブタ・
フォーマ、トの図。 第５図・は、ＶＭＳＭユニットの主要溝成要素のブロッ
ク図。 ｍ　６　Ａ図は、ベーンツク・テ゛゛イコア内のアト゛
し７・ノブ槻＋１４の模式図。 向′ｚ６Ｂ図、ハ、マルチックス・ディコアのアドレシ
ング槻溝の模式図。 ＯＩＩ、ＧＣ図は、バーテヤル・ディコアのアドレシン
グ機構の模式図。 ｉ６Ｄ図は、複合ディコアのアドレシング機構の模式図
。 第７図は、バーチャル・アドレス・フォーメーションに
使用する構成要素の模式図。 第８図は、パーテヤル・ディコアでのベーンツクとマル
チノクス・ディコアでのベーンツクの相違点を示す流れ
図。 第９図は、命令を可能にする中央処理ユニットによる実
行制御する装置の模式回路図。 第１０図は、アドレス・フオーメーシヨンに対する最終
的な゛被−ソング作動を提供する装置の模式的回路図。 第１１図は、スーパー・ぐイザ欠陥可能化しノスフの使
用を示す。 第１２図及び］３図は、現在シ名・１力中のオペレーテ
ィング・システムを非辻如状態にし、他のオペレーティ
ング・システムを化１ｊ］状態にする段階を示す。 第１４図は、各オペレーティング・システムに割９”３
てられたメモリ・スに一スが他のオペレーティング・シ
ステムに対しアクセス不能となる様式を示す。 第１５図は、オペレーティング・システムの個別化に利
用されるクー・ぐ−バイザ・べ〜ス・アドレスとスーパ
ーバイザの使用を示す。 第１６図は、各オペレーティング・シス７ムに対するリ
デープ・メモリの全体的なフォーマットを示す。 １・・・中央処理ユニット、２・・・制御インターフェ
イス・ユニット、３・・・主メモリ・ユニット、４・・
・入出力マルチプレクサ、５・・・チャンネル・アダプ
タ・ユニット、６・・・周辺システム、１ｏ・・・中央
処理ユニット、１２・・・中央パイン０ラインユニツト
、１４・・・命令取出しユニット、１６・・・命令キャ
ッジ一部、１８・・・命令実行待ち行列部、２０・・・
オペランド・キヤ、シ一部、２２・・・ディストリビー
ータ、２４・・・中央実行ユニッ）’（ＣＥＵ　Ｌ　２
６・・・バーチャル・メモリ・セキーリティ・マネージ
ャー・ユニ７　）　（ＶＭＳＭ、　）、２８・・２進演
算実行ユニット（ＢＩＮＡＵ　）、３０・・・１０進文
字ユニット（ＢＥＣＣＵ　）。 特許　出　願人　：　ハネウェル・インフォメーション
。 第１頁の続き （ゆ発　明　者　フィリップス・エイ・エンジェル アメリカ合衆国８５３０６アリゾナ 州グレンデイル・ウェスト・ポ ート・オウ・プリンス・レイン ６１５ （７２）発　明　者　マリアン・ジー・ポーターアメリ
カ合衆国８５００３アリシナ 州フイーニクス・ウェスト・イ ンカンドウ・ブ゛ルヴ゛アート３２２ ＠）発明　　者　ジョセフ・シー・サーチェロアメリカ
合衆国８５０２９アリシナ 州フイーニクス・ウェスト・マ ーナー・レイン３２０９ 手続補正書（方式） ％式％ ■　事件の表示　　％Ａｈ昭５８−１９１１０５　号事
件との関係　　出ｆｉｔ人 １１、．１．〒　　　　アメリカ合衆国０２１５４マサ
チユ→７ソ州−万ルリーム。 スミス・ストリート２００ ７、　　ｉｌ；　　　　　ハイ、ウェル・インフォメー
ション・システムズ・インコ＝ホレーテノド・＜＆＜Ａ
　　　ウィリアム・ダンリュー・ホロワエイ　ジュニア
５　手続補正指令沓の日付 ８　補正の内容　別紙のとおり正式図面を提出し甘す。 以　　上

Claims (3)

【特許請求の範囲】
1. （１）　　データ処理システムにおいて、一部のメモリ
   ーロケーションが命令を含む複数個のアドレス可能なメ
   モリ・ロケーションのグループを有するメモリ・ユニッ
   トと、 命令の順序を実行する実行装置と、 前記メモリ・ユニットと、前記データ処理ユニットが所
   定の状態を検出する迄前記アドレス可能なメモリ・ロケ
   ーションの現在活動中のグループからの命令を実行し続
   ける前記実行装置との間で、命令を転送するため、前記
   実行装置によシ形成されたアドレスに応答する転送装置
   と、 更にリザーブ・メモリ・ロケーションの複数個のグルー
   プを含む前記メモリ装置と、前記メモリグルーツ０の所
   定の１つのグループと組合っている前記Ｇ　’Ｊザーブ
   ・メモリ・グループと、前記メモリ・グループ内の命令
   によりアドレス不可能になっている前記リザーブ・メモ
   リ・グループと、前記組合ったメモリ・グループを活動
   化する命令および非活動化する命令を含む前記リザーブ
   ・メモリ・グループと、更に前記アドレスを含む前記各
   リザーブ・メモリのロケーションを示すアドレスを含む
   前記各リザーブ・メモリ・グループと、前記現在活動中
   のメモリ・グループと組合っているリザーブ・メモリ・
   グループに対するｉ−１記リザーブ・メモリ・グループ
   ・アドレスの１つを格納するレジスタ装置と、 前Ｓ［Ｌ　’Ｊ在活動中のリザーブ・メモリ・グループ
   全アドレスするため前記ル１定の状態と前記レジスタ装
   置に応答する装置と、 前記組合ったメモリ・グループが活動化されているとき
   、前記リザーブ・メモリ・グループ・アドレスを前記レ
   ジスタ装置に格納する装置との組合せから成るデータ処
   理システム。
2. （２）　　前記各メモリ・グループかオペレーティング
   ・システム・プログラムを格納する特許＃’ｒ４　Ａ＜
   の範囲（１）項に記載のデータ処理システム。
3. （３）　　データ処理システムにおいて、アドレス可能
   なメモリ・ロケーションの一部のロケーションがオペレ
   ーション・コード部分ヲ含む命令を含むようにした前記
   メモリ・ロケーションの複数個のグループを備えたメモ
   リ・ユニットと、 ディコア・コードを格納するレノスフ装置を含み、更に
   関連ある命令の実行が許可されているか否かを決定する
   ため前記オペレーション・コードと前記ディコア・コー
   ドを比較する比較装置を含む命令のアドレシング順序を
   実行する実行装置と、更にリザーブ・メモリ・ロケーシ
   ョンの複数個のグループを含む前記メモリ・ユニットと
   、前記メモリ・グループの所定のグループと組合ってい
   る前記各リザーブ・メモリ・グループと、前記メモリ・
   グループによってアドレス不能の前記リザーブ・メモリ
   ・グループと、前記組合ったメモリグループの命令の実
   行を可能にするディコア・コードを含む前記各リザーブ
   ・メモリ・グループと、所定の状態が前記データ処理シ
   ステムによシ示される迄現在活動中のメモリ・グループ
   からのみ命令の実行を続ける前記実行装置と、 玲動中の前記メモリ・グループの１つのグル−プと組合
   っているディコア・コードを転送する転送装置の組合せ
   から成るデータ処理システム。