CN1673842A - 画素结构及其修补方法 - Google Patents

Abstract

一种画素结构，包括主动元件、画素电极、下电极、多个上电极、第一介电层以及第二介电层。其中，画素电极与主动元件电性连接，下电极配置于画素电极下方，而上电极配置于下电极与画素电极之间，且上电极与画素电极电性连接。上电极与下电极重迭的总面积为A，而画素电极与每一上电极重迭的部分包括接触区以及备用区，且备用区的总面积为B。另外，第一介电层配置于下电极与上电极之间，而第二介电层配置于上电极与画素电极之间，其中第一介电层的介电常数与厚度分别为ε₁、d₁，而第二介电层的介电常数与厚度分别为ε₂、d₂，且0.5＜(ε₁·d₂·A)/(ε₂·d₁·B)＜1.5。

Description

画素结构及其修补方法

技术领域

本发明是有关于一种画素结构及其修补方法，且特别是有关于一种可避免微亮点产生的画素结构及其修补方法。

背景技术

过去阴极射线管(Cathode Ray Tube，CRT)一直独占显示器市场，然而因为阴极射线管的体积庞大、且有辐射与消耗能源的议题，无法满足消费者对于轻、薄、短、小以及低消耗功率的需求。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器(TFT-LCD)主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个阵列排列的画素结构所构成，每一画素结构是由一薄膜晶体管、一画素电极(pixelelectrode)以及一储存电容器(storage capacitor)所组成。当画素结构中的储存电容器因颗粒或介电层破洞而发生异常泄漏时，此画素结构便会成为点瑕疵(dot defect)。因此，许多激光修补技术已相继被提出，以将点瑕疵修复，如台湾专利公告第516225号。

图1绘示为正常画素结构与异常画素结构的馈通电压(feed throughvoltage，V_ft)的示意图。请参阅图1所示，画素结构中的馈通电压V_ft＝C_gd·(V_gh-V_gl)/(C_st+C_LC+C_gd)，其中C_gd为薄膜晶体管中闸极与汲极的寄生电容值；V_gh为闸极开启电压；V_gl为闸极关闭电压；C_st为画素结构中的储存电容值；而C_LC为液晶电容值。由上述的公式可知，当修补后的画素结构中其储存电容值C_st′变小或变大时，馈通电压V_ft便会变大或变小。值得注意的是，大部分的习知激光修补技术虽可修复异常的画素结构，但修补后的画素结构其储存电容值C_st′与正常画素的储存电容有差异，因此正常与修补后的画素结构其馈通电压V_ft会有差异，进而使得修补后的画素结构成为微亮点。

发明内容

本发明的目的就是在提供一种画素结构，其在修补前与修补后的馈通电压差异不大，可有效避免微亮点的产生。

本发明的另一目的是提供一种画素结构的修补方法，其可修补因上电极与下电极短路所造成的瑕疵点。

本发明的又一目的是提供一种画素结构的修补方法，其可修补因上电极与画素电极短路，或上电极同时与下电极及画素电极短路所造成的瑕疵点。

本发明的再一目的是提供一种画素结构的修补方法，其可修补因上电极与资料配线短路所造成的瑕疵点。

本发明的另一目的是提供一种画素结构的修补方法，其可修补上电极因导体残留(residue)而与相邻画素结构内的其中一个上电极短路所造成的瑕疵点。

本发明提出一种画素结构，适于与一扫瞄配线以及一资料配线电性连接。画素结构包括主动元件、画素电极、下电极、多个上电极、第一介电层以及第二介电层。其中，画素电极与主动元件电性连接，下电极配置于画素电极下方，而上电极则配置于下电极与画素电极之间，且上电极是与画素电极电性连接。值得注意的是，上电极与下电极重迭的总面积为A，而画素电极与每一上电极重迭的部分包括一接触区以及一备用区，且备用区的总面积为B。另外，第一介电层至少配置于下电极与上电极之间，而第二介电层至少配置于上电极与画素电极之间，其中第一介电层的介电常数为ε₁，第一介电层的厚度为d₁，而第二介电层的介电常数为ε₂，第二介电层的厚度为d₂，且0.5＜(ε₁·d₂·A)/(ε₂·d₁·B)＜1.5。举例而言，(ε₁·d₂·A)/(ε₂·d₁·B)是介于0.7至1.3之间。在本发明另一较佳实施例中，(ε₁·d₂·A)/(ε₂·d₁·B)＝1。

在本发明一实施例中，画素电极可具有多个间隙(gap)，且这些间隙是位于对应的接触区以及备用区之间。

在本发明一实施例中，第二介电层可具有多个接触窗，以分别将对应的上电极的部分区域暴露，且画素电极可透过接触窗与上电极电性连接。

在本发明一实施例中，上电极例如包括上电极E₁、E₂、…、E_N，上电极E₁、E₂、…、E_N与下电极重迭的面积分别为A₁、A₂、…、A_N，而对应于上电极E₁、E₂、…、E_N的备用区的面积分别为B₁、B₂、…、B_N，且0.5＜(ε₁·d₂·A_x)/(ε₂·d₁·B_x)＜1.5，且x＝1、2、…、N-1或N。举例而言，(ε₁·d₂·A_x)/(ε₂·d₁·B_x)是介于0.7至1.3之间。在本发明一较佳实施例中，(ε₁·d₂·A_x)/(ε₂·d₁·B_x)＝1。另外，在本发明另一实施例中，可使A₁＝A₂＝…＝A_N，且B₁＝B₂＝…＝B_N。

在本发明一实施例中，上电极的数量可为2个，每一上电极与下电极重迭的面积分别为A₁与A₂，对应于每一上电极的备用区的面积分别为B₁与B₂，而0.5＜(ε₁·d₂·A₁)/(ε₂·d₁·B₂)＜1.5，且0.5＜(ε₁·d₂·A₂)/(ε₂·d₁·B₁)＜1.5。举例而言，(ε₁·d₂·A₂)/(ε₂·d₁·B₁)是介于0.7至1.3之间。在本发明一较佳实施例中，(ε₁·d₂·A₁)/(ε₂·d₁·B₂)＝1，且(ε₁·d₂·A₂)/(ε₂·d₁·B₁)＝1。另外，在本发明另一实施例中，可使A₁＝A₂，且B₁＝B₂。

本发明提出一种画素结构的修补方法，适于修补前所述的画素结构，当上电极E₁与下电极短路时，此画素结构的修补方法包括：切除画素电极，以使上电极E₁上方的接触区与画素电极的其他区域电性隔离，其中上电极E₁上方的备用区、第二介电层以及上电极E₁是构成一储存电容器。此外，在本发明一实施例中，此画素结构的修补方法可进一步使上电极E₁、上电极E₁上方的接触区以及下电极熔接(welding)。

本发明提出一种画素结构的修补方法，适于修补前述的画素结构，当下电极与画素电极短路时，或上电极E₁同时与下电极以及画素电极短路时，此画素结构的修补方法包括：切除画素电极，以使上电极E₁上方的接触区、上电极E₁上方的备用区以及上电极E₂上方的备用区与画素电极的其他区域电性隔离，其中上电极E₂上方的备用区、第二介电层以及上电极E₂是构成一储存电容器。此外，在本发明一实施例中，此画素结构的修补方法可进一步使上电极E₁、上电极E₁上方的备用区以及下电极熔接。

本发明提出一种画素结构的修补方法，适于修补前述的画素结构，当上电极E₁与资料配线短路时，此画素结构的修补方法包括下列步骤。首先，切除画素电极，以使上电极E₁上方的接触区、上电极E₁上方的备用区以及上电极E₂上方的备用区与画素电极的其他区域电性隔离，其中上电极E₂上方的备用区、第二介电层以及上电极E₂是构成一储存电容器。接着，使画素电极与下电极熔接。

本发明提出一种画素结构的修补方法，适于修补前述的画素结构，当上电极E₁因导体残留而与相邻画素结构内的其中一个上电极短路时，此画素结构的修补方法包括下列步骤。首先，切除画素电极，以使上电极E₁上方的接触区与画素电极的其他区域电性隔离。接着，使上电极E₁、上电极E₁上方的接触区以及下电极熔接，以使上电极E₁上方的备用区、第二介电层以及上电极E₁是构成一储存电容器。

本发明的画素结构在多种异常短路的情况下，皆可进行修补，且修补后的画素结构(repaired pixel structure)的馈通电压与一般正常画素结构(normal pixel structure)的馈通电压差异不大，故可有效避免微亮点的问题。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为正常画素结构与异常画素结构的馈通电压的示意图。

图2A绘示为依照本发明一实施例画素结构的示意图。

图2B绘示为依照本发明另一实施例画素结构的示意图。

图3A与图3B绘示为图2中的画素结构经过修补以克服上电极与下电极短路的示意图。

图4A绘示为图2中的画素结构经过修补以克服上电极E₁同时与下电极以及画素电极短路的示意图。

图4B绘示为图2中的画素结构经过修补以克服下电极与画素电极短路的示意图。

图5A与图5B绘示为图2中的画素结构经过修补以克服上电极E₁与资料配线短路的示意图。

图6绘示为图2中的画素结构经过修补以克服导体残留(residue)的示意图。

100、100’：画素结构             110：主动元件

120：画素电极                    122：间隙

124：狭缝                        130：下电极

140：第一介电层                  150：第二介电层

152：接触窗                      200：扫瞄配线

300：资料配线                    A₁、A₂、…、A_N：重迭面积

B₁、B₂、…、B_N：备用区        C₁、C₂、…、C_N：接触区

d₁、d₂：厚度                  ε₁、ε₂：介电常数

E₁、E₂、…、E_N：上电极

Cst1、Cst2、Cst3、Cst4：储存电容器

具体实施方式

画素结构

图2A绘示为依照本发明一实施例画素结构的示意图。请参照图2A，本实施例的画素结构100，适于与一扫瞄配线200以及一资料配线300电性连接。由图2A可清楚得知，画素结构100包括主动元件110、画素电极120、下电极130、多个上电极E₁、E₂、…、E_N、第一介电层140以及第二介电层150。其中，画素电极120是与主动元件110电性连接，下电极130是配置于画素电极120下方，而上电极E₁、E₂、…、E_N则配置于下电极130与画素电极120之间，且上电极E₁、E₂、…、E_N是与画素电极120电性连接。

图2B绘示为依照本发明另一实施例画素结构的示意图。请参阅图2B所示，为了便于说明，本发明仅以具有2个上电极E₁、E₂的画素结构100’为例子进行说明，而值得注意的是，在图2B中所叙及的所有特征皆可设计于图2A的画素结构100中，以达到类似或是更佳的效果。

请同时参阅图2A与图2B所示，各个上电极E₁、E₂(或上电极E₁、E₂、…、E_N)与下电极130重迭的面积例如分别为A₁、A₂(或A₁、A₂、…、A_N)，且各个重迭面积A₁、A₂、…、A_N的总和为A，而画素电极120与每个上电极E₁、E₂(或上电极E₁、E₂、…、E_N)重迭的部分包括一接触区C₁、C₂(或接触区C₁、C₂、…、C_N)以及一备用区B₁、B₂(或备用区B₁、B₂、…、B_N)，且各个备用区B₁、B₂(或备用区B₁、B₂、…、B_N)的总和为B。另外，第一介电层140至少是配置于下电极130与上电极E₁、E₂(或上电极E₁、E₂、…、E_N)之间，而第二介电层150至少配置于上电极E₁、E₂(或上电极E₁、E₂、…、E_N)与画素电极120之间。本实施例中，第一介电层140的介电常数为ε₁，第一介电层140的厚度为d₁，而第二介电层150的介电常数为ε₂，第二介电层150的厚度为d₂，且0.5＜(ε₁·d₂·A)/(ε₂·d₁·B)＜1.5。举例而言，(ε₁·d₂·A)/(ε₂·d₁·B)是介于0.7至1.3之间。

值得注意的是，本实施例的画素电极120例如具有多个间隙(gaps)122，且这些间隙122是位于对应的接触区C₁、C₂以及备用区B₁、B₂之间。以一般的多域垂直配向式液晶显示器(MVA-LCD)为例，画素电极120中的间隙122可与狭缝(slits)124整合。此外，本实施例的第二介电层150中例如具有多个接触窗152，以分别将对应的上电极E₁、E₂的部分区域暴露，此时，画素电极120是透过接触窗152与上电极E₁、E₂电性连接。

当画素结构100或画素结构100’满足0.5＜(ε₁·d₂·A)/(ε₂·d₁·B)＜1.5的设计时，画素结构100或画素结构100’在修补后的馈通电压与正常画素结构的馈通电压的差异便可控制在一定范围内，较不易有微亮点的问题产生。在本发明的一较佳实施例中，吾人可使画素结构100或画素结构100’满足(ε₁·d₂·A)/(ε₂·d₁·B)＝1的设计原则，此时画素结构100或画素结构100’在修补后的馈通电压会与正常画素结构的馈通电压几乎相等，进而避免微亮点的问题产生。

在本发明的另一较佳实施例中，吾人可使画素结构100或画素结构100’满足0.5＜(ε₁·d₂·A_x)/(ε₂·d₁·B_x)＜1.5的设计原则，其中x＝1、2、…、N-1或N，当然，吾人亦可使画素结构100或画素结构100’满足(ε₁·d₂·A_x)/(ε₂·d₁·B_x)介于0.7至1.3之间的设计原则，或使画素结构100或画素结构100’满足(ε₁·d₂·A_x)/(ε₂·d₁·B_x)＝1的设计原则。以图2B的画素结构100’为例，吾人可使其满足0.5＜(ε₁·d₂·A₁)/(ε₂·d₁·B₂)＜1.5以及0.5＜(ε₁·d₂·A₂)/(ε₂·d₁·B₁)＜1.5的设计原则，或是满足(ε₁·d₂·A₁)/(ε₂·d₁·B₂)介于0.7至1.3之间的设计原则，而较佳是满足(ε₁·d₂·A₁)/(ε₂·d₁·B₂)＝(ε₁·d₂·A₂)/(ε₂·d₁·B₁)＝1的设计原则。除此之外，吾人可使画素结构100或画素结构100’满足A₁＝A₂以及B₁＝B₂(或A₁＝A₂＝…＝A_N以及B₁＝B₂＝…＝B_N)的设计原则，以增加画素结构100、100’的修补弹性。

有关于本发明可有效避免微亮点产生的详细原理以及上述画素结构在不同状态下的修补方式，将详述于后。

修补方法

图3A与图3B绘示为图2中的画素结构经过修补以克服上电极与下电极短路的示意图。首先请参阅图3A所示，在画素的制造过程中，常会因为微粒(particles)或是第一介电层140的破洞而导致上电极E₁与下电极130短路，当上电极E₁与下电极130短路时，本实施例可藉由激光切除制程(lasercutting)将部分的画素电极120切除，以使上电极E₁上方的接触区C₁与画素电极120的其他区域电性隔离。在经过上述的激光切除制程之后，上电极E₁上方的备用区B₁、第二介电层140以及上电极E₁是构成一储存电容器Cst3。此外，为了确保储存电容器Cst3的充放电特性，本实施例可藉由激光熔接制程(laser welding)进一步将上电极E₁、上电极E₁上方的接触区C₁以及下电极130熔接。

接着请同时参考图2B与图3B，在图2B的画素结构100’中，储存电容器Cst1的电容值CA1＝(ε₁·A₁/d₁)，而在图3B的画素结构100’中，储存电容器Cst3的电容值CA3＝(ε₂·B₁/d₂)。值得注意的是，CA1/CA3＝(ε₁·d₂·A₁)/(ε₂·d₁·B₁)，且由于本发明的画素结构100’满足0.5＜(ε₁·d₂·A₁)/(ε₂·d₁·B₁)＜1.5的设计原则，因此CA1/CA3可以被有效地控制在于0.5至1.5的范围内，或控制在1附近。承上述，由于CA1/CA3可被有效的控制在合理范围内，所以画素结构100’在修补之后不会变成微亮点。

接着请参考图3B，若上电极E₁、E₂皆与下电极130短路时，吾人可采用与图3A相似的修补方式形成储存电容器Cst4以取代将储存电容器Cst2。在图2B的画素结构100’中，储存电容器Cst2的电容值CA2＝(ε₁·A₂/d₁)，而在图3B的画素结构100’中，储存电容器Cst4的电容值CA4＝(ε₂·B₂/d₂)。值得注意的是，CA2/CA4＝(ε₁·d₂·A₂)/(ε₂·d₁·B₂)，且由于本发明的画素结构100’满足0.5＜(ε₁·d₂·A₂)/(ε₂·d₁·B₂)＜1.5的设计原则，因此CA1/CA3可以被有效地控制在于0.5至1.5的范围内。承上述，由于CA2/CA4可被有效的控制在合理范围内，所以画素结构100’在修补之后不会变成微亮点。

图4A绘示为图2中的画素结构经过修补以克服上电极E₁同时与下电极以及画素电极短路的示意图，而图4B绘示为图2中的画素结构经过修补以克服下电极与画素电极短路的示意图。请同时参照图4A与图4B，当下电极130与画素电极120短路时，或上电极E₁同时与下电极130以及画素电极120短路时，本实施例可藉由激光切除制程将部分的画素电极120切除，以使上电极E₁上方的接触区E₁、上电极E₁上方的备用区B₁以及上电极E₂上方的备用区B₂与画素电极120的其他区域电性隔离。在经过上述的激光切除制程之后，上电极E₂上方的备用区B₂、第二介电层140以及上电极E₂是构成一储存电容器Cst4。此外，为了确保储存电容器Cst4的充放电特性，本实施例可藉由激光熔接制程进一步将上电极E₁、上电极E₁上方的备用区B₁以及下电极130熔接。

在图2B的画素结构100’中，储存电容器Cst1的电容值CA1＝(ε₁·A₁/d₁)，而在图4A的画素结构100’中，储存电容器Cst4的电容值CA4＝(ε₂·B₂/d₂)。值得注意的是，CA1/CA4＝(ε₁·d₂·A₁)/(ε₂·d₁·B₂)，且由于本发明的画素结构100’满足0.5＜(ε₁·d₂·A₁)/(ε₂·d₁·B₁)＜1.5以及A₁＝A₂(或B₁＝B₂)的设计原则，因此CA1/CA4可以被有效地控制在于0.5至1.5的范围内。承上述，由于CA1/CA4可被有效的控制在合理范围内，所以画素结构100’在修补之后不会变成微亮点。

图5A与图5B绘示为图2中的画素结构经过修补以克服上电极E₁与资料配线短路的示意图。请同时参阅图5A与图5B所示，在画素的制造过程中，常会因为金属残留(metal residue)或是非晶硅残留(a-Si residue)而导致上电极E₁与资料配线300短路。当上电极E₁与资料配线300短路时，本实施例可藉由激光切除制程将部分的画素电极120切除，以使上电极E₁上方的接触区C₁、上电极E₁上方的备用区B₁以及上电极E₂上方的备用区B₂与画素电极120的其他区域电性隔离。在经过上述的激光切除制程之后，藉由激光熔接制程将画素电极120与下电极130熔接，以使上电极E₂上方的备用区B₂、第二介电层150以及上电极E₂构成一储存电容器Cst4。

图6绘示为图2中的画素结构经过修补以克服导体残留(residue)的示意图。请参照图6，在画素的制造过程中，常会因为铟锡氧化物残留(ITOresidue)或是其他置于制作画素电极的材料残留而导致上电极E₁与相邻画素中的上电极极短路。在前述情况下，本实施例可藉由激光切除制程将部分的画素电极120切除，以使上电极E₁上方的接触区C₁与画素电极120的其他区域电性隔离。在经过上述的激光切除制程之后，藉由激光熔接制程将上电极E₁、上电极E₁上方的接触区C₁以及下电极130熔接，以使上电极E₁上方的备用区C₁、第二介电层150以及上电极E₁构成一储存电容器Cst3。

综上所述，在本发明至少具有下列优点：

1.本发明的画素结构十分易于修补，且在修补后不会有微亮点产生的疑虑。

2.本发明的画素结构适于在多种瑕疵情况下进行修补，如上电极与下电极短路、上电极同时与下电极以及画素电极短路、下电极与画素电极短路、上电极E₁与资料配线短路以及导体残留所导致的短路情况。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (19)

1、一种画素结构，适于与一扫瞄配线以及一资料配线电性连接，其特征在于其包括：

一主动元件；

一画素电极，与该主动元件电性连接；

一下电极，配置于该画素电极下方；

多个上电极，配置于该下电极与该画素电极之间，且该上电极是与该画素电极电性连接，其中该上电极与该下电极重迭的总面积为A，而该画素电极与每一上电极重迭的部分包括一接触区以及一备用区，且该备用区的总面积为B；

一第一介电层，至少配置于该下电极与该上电极之间，其中该第一介电层的介电常数为ε₁，而该第一介电层的厚度为d₁；；以及

一第二介电层，至少配置于该上电极与该画素电极之间，其中该第二介电层的介电常数为ε₂，而该第二介电层的厚度为d₂，且0.5＜(ε₁·d₂·A)/(ε₂·d₁·B)＜1.5。

2、根据权利要求1所述的画素结构，其特征在于其中所述的画素电极具有多个间隙，且该间隙位于该接触区以及该备用区之间。

3、根据权利要求1所述的画素结构，其特征在于其中所述的第二介电层具有多个接触窗，以分别将对应的该上电极的部分区域暴露，且该画素电极是透过该接触窗与该上电极电性连接。

4、根据权利要求1所述的画素结构，其特征在于其中(ε₁·d₂·A)/(ε₂·d₁·B)是介于0.7至1.3之间。

5、根据权利要求1所述的画素结构，其特征在于其中(ε₁·d₂·A)/(ε₂·d₁·B)＝1。

6、根据权利要求1所述的画素结构，其特征在于其中所述的上电极包括上电极E₁、E₂、…、E₁，上电极E₁、E₂、…、E₁与该下电极重迭的面积分别为A₁、A₂、…、A₁，而对应于上电极E₁、E₂、…、E₁的备用区的面积分别为B₁、B₂、…、B₁，且0.5＜(ε₁·d₂·A_x)/(ε₂·d₁·B_x)＜1.5，其中x＝1、2、…、N-1或N。

7、根据权利要求6所述的画素结构，其特征在于其中A₁＝A₂＝…＝A₁，且B₁＝B₂＝…＝B₁。

8、根据权利要求6所述的画素结构，其特征在于其中(ε₁·d₂·A_x)/(ε₂·d₁·B_x)是介于0.7至1.3之间。

9、根据权利要求6所述的画素结构，其特征在于其中(ε₁·d₂·A_x)/(ε₂·d₁·B_x)＝1。

10、根据权利要求1所述的画素结构，其特征在于其中所述的上电极的数量为2个，每一上电极与该下电极重迭的面积分别为A₁与A₂，对应于每一上电极的备用区的面积分别为B₁与B₂，而0.5＜(ε₁·d₂·A₁)/(ε₂·d₁·B₂)＜1.5，且0.5＜(ε₁·d₂·A₂)/(ε₂·d₁·B₁)＜1.5。

11、根据权利要求10所述的画素结构，其特征在于其中(ε₁·d₂·A₁)/(ε₂·d₁·B₂)是介于0.7至1.3之间，且(ε₁·d₂·A₂)/(ε₂·d₁·B₁)是介于0.7至1.3之间。

12、根据权利要求10所述的画素结构，其特征在于其中(ε₁·d₂·A₁)/(ε₂·d₁·B₂)＝1，且(ε₁·d₂·A₂)/(ε₂·d₁·B₁)＝1。

13、根据权利要求10所述的画素结构，其特征在于其中A₁＝A₂，且B₁＝B₂。

14、一种画素结构的修补方法，适于修补权利要求6所述的画素结构，其特征在于当上电极E₁与该下电极短路时，其包括以下步骤：

切除该画素电极，以使上电极E₁上方的该接触区与该画素电极的其他区域电性隔离，其中上电极E₁上方的该备用区、该第二介电层以及上电极E₁构成一储存电容器。

15、根据权利要求14所述的画素结构的修补方法，其特征在于其更包括：

使上电极E₁、上电极E₁上方的该接触区以及该下电极熔接。

16、一种画素结构的修补方法，适于修补权利要求6所述的画素结构，其特征在于当下电极与该画素电极短路时，或上电极E₁同时与该下电极及该画素电极短路时，其包括以下步骤：

切除该画素电极，以使上电极E₁上方的该接触区、上电极E₁上方的该备用区以及上电极E₂上方的该备用区与该画素电极的其他区域电性隔离，其中上电极E₂上方的该备用区、该第二介电层以及上电极E₂构成一储存电容器。

17、根据权利要求16所述的画素结构的修补方法，其特征在于其更包括：

使上电极E₁、上电极E₁上方的该备用区以及该下电极熔接。

18、一种画素结构的修补方法，适于修补权利要求6所述的画素结构，其特征在于当上电极E₁与该资料配线短路时，其包括以下步骤：

切除该画素电极，以使上电极E₁上方的该接触区、上电极E₁上方的该备用区以及上电极E₂上方的该备用区与该画素电极的其他区域电性隔离，其中上电极E₂上方的该备用区、该第二介电层以及上电极E₂构成一储存电容器；以及使该画素电极与该下电极熔接。

19、一种画素结构的修补方法，适于修补权利要求6所述的画素结构，其特征在于当上电极E₁因导体残留而与相邻画素结构内的其中一个上电极短路时，其包括以下步骤：

切除该画素电极，以使上电极E₁上方的该接触区与该画素电极的其他区域电性隔离；以及

使上电极E₁、上电极E₁上方的该接触区以及该下电极熔接，以使上电极E₁上方的该备用区、该第二介电层以及上电极E₁构成一储存电容器。

Images