CN1556437A - 具有电容补偿结构的液晶显示器 - Google Patents

具有电容补偿结构的液晶显示器 Download PDF

Info

Publication number
CN1556437A
CN1556437A CNA2004100020800A CN200410002080A CN1556437A CN 1556437 A CN1556437 A CN 1556437A CN A2004100020800 A CNA2004100020800 A CN A2004100020800A CN 200410002080 A CN200410002080 A CN 200410002080A CN 1556437 A CN1556437 A CN 1556437A
Authority
CN
China
Prior art keywords
grid
lcd
capacitance
drain electrode
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100020800A
Other languages
English (en)
Other versions
CN100507685C (zh
Inventor
来汉中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN 200410002080 priority Critical patent/CN100507685C/zh
Publication of CN1556437A publication Critical patent/CN1556437A/zh
Application granted granted Critical
Publication of CN100507685C publication Critical patent/CN100507685C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提出一种具有电容补偿结构的液晶显示器，借助在漏极与像素电极重叠的一端，设置与栅极耦接的寄生电容结构，使漏极与栅极重叠端的寄生电容改变时，会在漏极与像素电极重叠端得到补偿，致使总体的栅极－漏极寄生电容维持不变。

Description

具有电容补偿结构的液晶显示器
技术领域
本发明有关于一种液晶显示器，且特别是有关于一种具有电容补偿结构的液晶显示器。
背景技术
液晶显示器(liquid crystal display，LCD)是目前最被广泛使用的一种平面显示器，具有低消耗电功率、薄型轻量以及低电压驱动等特征，其显示原理是利用液晶分子的材料特性，于外加电场后使液晶分子的排列状态改变，造成液晶材料产生各种光电效应。一般而言，LCD的显示区域包含多个像素区域，每一个像素区域是指由两条栅极线(gate line)(又称扫描线，scan line)与两条数据线(data line)所定义的矩形区域，其内设置有一薄膜晶体管(thin film transistor，以下简称TFT)以及一像素电极(pixelelectrode)，此薄膜晶体管为一种开关组件(switching device)。
图1是表示传统的液晶显示器的一像素区的平面图，图中虚线内的区域为薄膜晶体管T，其由栅极G、源极S和漏极D所组成。栅极G延伸自栅极线12，且由M1制作(即第一层金属的制作)定义而成，源极S和漏极D的金属材料部份，与数据线22一起由M2制作(即第二层金属的制作)定义而成。图中标号18为通道保护层，24为像素电极。漏极D和栅极G之间具有一栅极-漏极寄生电容Cgd，如图中右边的斜线区域，源极S和栅极G之间亦具有一栅极-源极寄生电容Cgs，如图中左边的斜线区域。当M1制作和M2制作有偏移发生时，栅极-漏极寄生电容Cgd和栅极-源极寄生电容Cgs会随之改变。举例而言，当M2制作相对向左偏移时，即源极S和漏极D向左偏移时，栅极-漏极寄生电容Cgd会变大，栅极-源极寄生电容Cgs会变小。相反地，当M2制作相对向右偏移时，即源极S和漏极D向右偏移时，栅极-漏极寄生电容Cgd会变小，栅极-源极寄生电容Cgs会变大。
请同时参考图2所示的等效电路图，栅极-源极寄生电容Cgs的改变并不会直接影响到液晶单元36，但是栅极-漏极寄生电容Cgd的改变会改变施加至液晶单元36的图像信号的电压值。其原因在于，栅极-漏极寄生电容Cgd串联至该对应的液晶单元36和储存电容Cst(未表示于图1中)的并联电路36a。当控制该液晶单元36的薄膜晶体管T关断时，串接的栅极-漏极寄生电容Cgd会降低该液晶单元36的电压，使得液晶显示器在显示图像时，产生的画面会局部或全面的不均匀现象(mura)。
发明内容
有鉴于此，本发明的目的在于提供一种可以避免栅极-漏极寄生电容Cgd会随M1制作和M2制作的相对偏移而变动的结构，以提高产品的合格率。
因此，本发明提供一种具有电容补偿结构的液晶显示器，借助补偿结构的设计，来补偿M1制作和M2制作相对偏移时所造成的栅极-漏极寄生电容的改变。其中，补偿结构与栅极电连接，漏极的一端与栅极重迭，且漏极的另一端与补偿结构重迭。
本发明并提供一种具有电容补偿结构的液晶显示器，借助在漏极的远离栅极的那一端，设置另一寄生电容结构与栅极耦接，使漏极与栅极重迭端的寄生电容改变时，会在漏极的另一端得到补偿，致使总体的栅极-漏极寄生电容维持不变。
本发明提供一种液晶显示器，包括具有电容补偿结构的第一制作层和第二制作层，其中第一制作层包含栅极线、栅极以及补偿结构，其中栅极与栅极线电连接，补偿结构与栅极电连接。第二制作层包括数据线、源极以及漏极，其中源极和漏极分别对应于栅极的两侧，源极与数据线电连接，且数据线与栅极线垂直，其中漏极具有相对的第一端和第二端，漏极的第一端与栅极重迭，且漏极的第二端与补偿结构重迭。其中，第一制作层和第二制作层之间具有一可允许的偏移范围，在可允许的偏移范围内，漏极的第一端与栅极之间的一第一寄生电容和漏极的第二端与补偿结构之间的一第二寄生电容的总和维持一定值。
附图说明
图1是表示传统的液晶显示器的像素区的平面图。
图2为传统的液晶显示器的等效电路图。
图3A为M1和M2制作未发生任何重迭偏差的示意图。
图3B为M1和M2制作发生重迭偏差的示意图。
图4为图3B的4-4’切线剖面图。
图5为本发明第一实施例的一种具有Cgd电容补偿结构的像素单元的等效电路图。
图6是表示本发明一第二实施例的一种具有Cgd电容补偿结构的上视图，其中虚线表示M1和M2制作未发生重迭偏差的情况，实线表示M1和M2制作发生重迭偏差后的情况。
图7是表示本发明一第三实施例的一种具有Cgd电容补偿结构的上视图，其中虚线表示M1和M2制作未发生重迭偏差的情况，实线表示M1和M2制作发生重迭偏差后的情况。
符号说明
薄膜晶体管：T             栅极：G
源极：S                   漏极：D
栅极线：12、102           数据线：22、112
通道保护层：18、108       像素电极：24、114
栅极-漏极寄生电容：Cgd   栅极-源极寄生电容：Cgs
液晶单元：36              储存电容：Cst
并联电路：36a             补偿结构：102a、102b
栅极绝缘层：104           半导体层：106
漏极电极：112D            漏极半导体区：110D
源极电极：112S            源极半导体区：110S
栅极远离栅极线的一端：120
漏极与栅极重迭的一端：122
漏极与像素电极重迭的一端：124
寄生电容：CA、CB、CC
寄生电容的改变量：ΔC1、ΔC2
决定单位偏移量的补偿结构宽度：W
制作可允许的偏移范围：Ws
具体实施方式
为了降低M1和M2制作的重迭偏差所造成的栅极-漏极之间的寄生电容(Cgd)不会受制作偏差而改变，因此设计一补偿电容，以有效确保Cgd不会因制作的可允许偏差而改变。
由M2制作所形成的漏极的一端与由M1制作所形成的栅极以及通道保护层相互重迭，传统上，漏极的另一端与像素电极重迭，并未与M1制作的任何导线重迭，于重迭处并设置导电插塞使像素电极和漏极电连接。而本发明设置一补偿结构与漏极的另一端重迭。因此，当M2制作有偏差时，漏极的一端与栅极的重迭位置发生偏移，漏极的另一端与补偿结构的重迭位置会随之发生偏移补偿，致使漏极与栅极的寄生电容产生一改变量ΔC1，相对地，漏极与补偿结构的重迭处会产生一补偿电容ΔC2，其中，ΔC1的绝对值会大致等于ΔC2的绝对值。如表一所示，当ΔC1的改变量为正时，则ΔC2的改变量为负；相反地，当ΔC1的改变量为负时，则ΔC2的改变量为正，换言的， Δ C 1 + Δ C 2 ≅ 0 , 或 | Δ C 1 | - | Δ C 2 | ≅ 0 . 是故，即使M1和M2制作有重迭偏差发生，但并不会影响栅极-漏极之间的寄生电容(Cgd)。
表一：
以下以数实施例详细说明本发明。
第一实施例
图3A和图3B是表示本发明一第一实施例的一种具有Cgd电容补偿结构的上视图，其中，图3A为M1和M2制作未发生任何重迭偏差的示意图，图3B为M1和M2制作发生重迭偏差的示意图。图4为图3B的4-4’切线的剖面图。图5为对应于第3A和3B图的等效电路图。
在此实施例中，用于补偿栅极-漏极寄生电容(Cgd)的补偿结构包括102a和102b。其中，补偿结构102a由栅极G远离栅极线102的一端(标号120处)延伸至漏极D与像素电极114重迭的一端(标号124处)，且与该端(标号124处)的漏极D部份重迭。补偿结构102b由栅极线102延伸至漏极D与像素电极114重迭的一端(标号124处)，且与该端(标号124处)的漏极D部份重迭。漏极D的另一端(标号122处)与栅极G重迭。
如图3B和图4所示，图中的虚线表示M1和M2制作未发生重迭偏差的情况，实线表示M1和M2制作发生重迭偏差后的情况。当发生重迭偏差时，在寄生电容CA端的偏差，会在寄生电容CB和CC端得到补偿。在此情况下，栅极-漏极之间的寄生电容Cgd＝CA+CB+CC，寄生电容的改变量 Δ C 1 + Δ C 2 ≅ 0 . 其中寄生电容CA的电容介电层有两种，一种是包括栅极绝缘层104、半导体层106和通道保护层108的迭层结构，另一种是包括栅极绝缘层104和半导体层106的迭层结构，寄生电容CB和CC的电容介电层包括栅极绝缘层104和半导体层106。在此实施例中所称的漏极D包括漏极电极112D和漏极半导体区110D，源极S包括源极电极112S和源极半导体区110S。上述做为薄膜晶体管通道用的半导体层106的材料例如是非晶硅，源极半导体区110S和漏极半导体区110D的材料例如为掺杂的非晶硅。
值得注意的是，补偿结构102a和102b必须能够在可允许的制作误差范围内提供电容补偿效用。
第二实施例
图6是表示本发明一第二实施例的一种具有Cgd电容补偿结构的上视图，其中虚线表示M1和M2制作未发生重迭偏差的情况，实线表示M1和M2制作发生重迭偏差后的情况。
在此实施例中，用于补偿栅极-漏极寄生电容(Cgd)的补偿结构为102a，其由栅极G远离栅极线102的一端(标号120处)延伸至漏极D与像素电极114重迭的一端(标号124处)，且与该端(标号124处)的漏极D部份重迭。当发生重迭偏差时，在寄生电容CA端的偏差，会在寄生电容CC端得到补偿。在此情况下，栅极-漏极之间的寄生电容Cgd＝CA+CC，寄生电容的改变量 Δ C 1 + Δ C 2 ≅ 0 .
值得注意的是，补偿结构102a的设计包括两因子，一是含盖制作可允许的偏移范围Ws，另一是决定单位偏移时的寄生电容量与ΔC1相同的电容补偿结构102a的宽度W。
第三实施例
图7是表示本发明一第三实施例的一种具有Cgd电容补偿结构的上视图，其中虚线表示M1和M2制作未发生重迭偏差的情况，实线表示M1和M2制作发生重迭偏差后的情况。
在此实施例中，用于补偿栅极-漏极寄生电容(Cgd)的补偿结构为102b，由栅极线102延伸至漏极D与像素电极114重迭的一端(标号124处)，且与该端(标号124处)的漏极D部份重迭。当发生重迭偏差时，在寄生电容CA端的偏差，会在寄生电容CB端得到补偿。在此情况下，栅极-漏极之间的寄生电容Cgd＝CA+CB，寄生电容的改变量 Δ C 1 + Δ C 2 ≅ 0 .
发明的特征与效果
综上所述，本发明至少具有下列优点：
1.本发明借助补偿结构的设计，使漏极的两端分别与栅极和补偿结构重迭，来补偿M1制作和M2制作相对偏移时所造成的栅极-漏极寄生电容的改变。
2.在漏极的两相对端中，一端与栅极之间具有寄生电容，另一相对端设计另一寄生电容与栅极耦接，使漏极与栅极重迭端的寄生电容改变时，会在漏极的另一端得到补偿，致使总体的栅极-漏极寄生电容(Cgd)维持不变。
3.本发明的液晶显示器可以避免栅极-漏极寄生电容随M1制作和M2制作的相对偏移而变动，因此可以提高产品的合格率。
综上所述，虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的范围以所提出的权利要求限定的范围为准。

Claims (14)

1.一种具有电容补偿结构的液晶显示器，包括：
一栅极线；
一栅极，与该栅极线电连接；
一补偿结构，与该栅极电连接；以及
一漏极，具有相对的一第一端和一第二端，该漏极的该第一端与该栅极重迭，且该漏极的该第二端与该补偿结构重迭。
2.如权利要求1所述的具有电容补偿结构的液晶显示器，其中该补偿结构延伸自该栅极线。
3.如权利要求1所述的具有电容补偿结构的液晶显示器，其中该补偿结构延伸自该栅极。
4.如权利要求1所述的具有电容补偿结构的液晶显示器，其中该补偿结构包括两部份，一部份延伸自该栅极线，另一部份延伸自该栅极。
5.一种具有电容补偿结构的液晶显示器，具有一薄膜晶体管由一栅极线和一数据线控制开关，该液晶显示器包括：
一栅极，与该栅极线电连接；以及
一漏极，具有相对的一第一端和一第二端，该漏极的该第一端与该栅极之间具有一第一寄生电容，该漏极的该第二端具有一第二寄生电容与该栅极耦接。
6.如权利要求5所述的具有电容补偿结构的液晶显示器，其中该第一寄生电容的电容介电层有两部份，一部份为一栅极绝缘层、一半导体层和一通道保护层的迭层结构，另一部份为该栅极绝缘层和该半导体层的迭层结构，该第二寄生电容的电容介电层为该栅极绝缘层和该半导体层的迭层结构。
7.如权利要求5所述的具有电容补偿结构的液晶显示器，其中该第二寄生电容由该漏极的该第二端与一补偿结构构成，该补偿结构与该栅极电连接。
8.如权利要求7所述的具有电容补偿结构的液晶显示器，其中该补偿结构延伸自该栅极线。
9.如权利要求7所述的具有电容补偿结构的液晶显示器，其中该补偿结构延伸自该栅极。
10.如权利要求7所述的具有电容补偿结构的液晶显示器，其中该补偿结构包括两部份，一部份延伸自该栅极线，另一部份延伸自该栅极。
11.一种具有电容补偿结构的液晶显示器，包括：
一第一制作层，包含一栅极线、一栅极以及一补偿结构，其中该栅极与该栅极线电连接，该补偿结构与该栅极电连接；以及
一第二制作层，包括一数据线、一源极以及一漏极，其中该源极和该漏极分别对应于该栅极的两侧，该源极与该数据线电连接，且该数据线与该栅极线垂直，其中该漏极具有相对的一第一端和一第二端，该漏极的该第一端与该栅极重迭，且该漏极的该第二端与该补偿结构重迭，
其中，该第一制作层和该第二制作层之间具有一可允许的偏移范围，在该可允许的偏移范围内，该漏极的该第一端与该栅极之间的一第一寄生电容和该漏极的该第二端与该补偿结构之间的一第二寄生电容的总和维持一定值。
12.如权利要求11所述的具有电容补偿结构的液晶显示器，其中该补偿结构延伸自该栅极线。
13.如权利要求11所述的具有电容补偿结构的液晶显示器，其中该补偿结构延伸自该栅极。
14.如权利要求11所述的具有电容补偿结构的液晶显示器，其中该补偿结构包括两部份，一部份延伸自该栅极线，另一部份延伸自该栅极。
CN 200410002080 2004-01-12 2004-01-12 具有电容补偿结构的液晶显示器 Expired - Lifetime CN100507685C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410002080 CN100507685C (zh) 2004-01-12 2004-01-12 具有电容补偿结构的液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410002080 CN100507685C (zh) 2004-01-12 2004-01-12 具有电容补偿结构的液晶显示器

Publications (2)

Publication Number Publication Date
CN1556437A true CN1556437A (zh) 2004-12-22
CN100507685C CN100507685C (zh) 2009-07-01

Family

ID=34350668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410002080 Expired - Lifetime CN100507685C (zh) 2004-01-12 2004-01-12 具有电容补偿结构的液晶显示器

Country Status (1)

Country Link
CN (1) CN100507685C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011066699A1 (zh) * 2009-12-03 2011-06-09 深超光电（深圳）有限公司 像素结构
WO2011079533A1 (zh) * 2009-12-28 2011-07-07 深超光电（深圳）有限公司 像素结构
CN109346485A (zh) * 2018-08-28 2019-02-15 友达光电股份有限公司 显示装置及补偿电容的操作方法
WO2021098411A1 (zh) * 2019-11-20 2021-05-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
US11515337B2 (en) * 2019-06-25 2022-11-29 Beijing Boe Technology Development Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011066699A1 (zh) * 2009-12-03 2011-06-09 深超光电（深圳）有限公司 像素结构
WO2011079533A1 (zh) * 2009-12-28 2011-07-07 深超光电（深圳）有限公司 像素结构
CN109346485A (zh) * 2018-08-28 2019-02-15 友达光电股份有限公司 显示装置及补偿电容的操作方法
US11515337B2 (en) * 2019-06-25 2022-11-29 Beijing Boe Technology Development Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
WO2021098411A1 (zh) * 2019-11-20 2021-05-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
US11581413B2 (en) 2019-11-20 2023-02-14 Hefei Boe Display Technology Co., Ltd. Thin film transistor, array substrate and display device having gate electrode having a plurality of body portions

Also Published As

Publication number Publication date
CN100507685C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
US9647009B1 (en) TFT array substrate structure
US8987744B2 (en) Thin film transistor
CN1278490C (zh) 晶体管电路
US7345717B2 (en) Liquid crystal display device with a capacitance-compensated structure
US20040259359A1 (en) Capacitor structure
CN1180395C (zh) 液晶显示装置及其制造方法
CN1129028C (zh) 有源矩阵型液晶显示装置
US20240046861A1 (en) Display panel and mobile terminal
CN1629688A (zh) 液晶显示器的补偿电容结构
CN107170404B (zh) 驱动电路及显示面板
CN101075054A (zh) 液晶显示装置的阵列基板及其制造方法
US9269757B2 (en) Organic light emitting diode display device
CN1255702C (zh) 具有高开口率的横向电场式液晶显示器
CN1573485A (zh) 面内切换模式液晶显示器件及其制造方法
US10656491B2 (en) Liquid-crystal display having alternating source and drain electrode branches
CN101021659B (zh) 液晶像素及其制造方法与液晶显示器
CN1257557C (zh) 半导体装置及其制造方法
CN1556437A (zh) 具有电容补偿结构的液晶显示器
CN1215357C (zh) 显示装置
CN1278174C (zh) 薄膜晶体管液晶显示器的像素结构
CN101055383A (zh) 有源矩阵型液晶显示器及其像素结构
CN1716632A (zh) 双栅极薄膜电晶体与像素结构及其制造方法
CN105097898A (zh) 一种薄膜晶体管、阵列基板及显示装置
CN1673842A (zh) 画素结构及其修补方法
CN1303465C (zh) 半穿透半反射式像素结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090701

CX01 Expiry of patent term