CN100340913C - 薄膜晶体管阵列及其修补方法 - Google Patents

Abstract

本发明是关于一种薄膜晶体管阵列及其修补方法，其中的薄膜晶体管阵列，具有多个用以提供画素储存电容的下电极与共用配线。特别是，每一下电极具有多条电极分支。其中，下电极藉由连接导体层而与共用配线电性连接，进而使下电极与画素电极构成储存电容。这些电极分支位于画素区域内发光效率较差之处，因此可在不影响画素的开口率的前提下增加画素的储存电容，进而提高液晶面板的效能。

Description

薄膜晶体管阵列及其修补方法

技术领域

本发明涉及一种显示装置及其修补方法，特别是涉及一种薄膜晶体管阵列及其修补方法。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器(TFT-LCD)主要由薄膜晶体管阵列、彩色滤光片和液晶层所构成，其中薄膜晶体管阵列是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的画素电极(pixel electrode)所组成。而薄膜晶体管用来作为液晶显示单元的开关元件。此外，为了控制个别的画素单元，通常会经由扫描配线(scan line)与数据配线(data line)以选取特定的画素，并藉由提供适当的操作电压，以显示对应此画素的显示资料。另外，上述的画素电极的部分区域通常会覆盖于扫描配线或是共用配线(common line)上，以形成储存电容(storage capacitor)。现有习知技术中，常见的储存电容可区分为金属层-绝缘层-金属层(Metal-Insulator-Metal，MIM)以及金属层-绝缘层-铟锡氧化物层(Metal-Insulator-ITO，MII)两种架构，以下将针对上述两种架构的储存电容结构进行详细的说明。

请参阅图1所示，其为现有习知金属层-绝缘层-金属层(MIM)架构的储存电容的剖面示意图。如图1所示，在现有习知的画素结构中，金属层-绝缘层-金属层(MIM)架构的储存电容Cst通常是藉由扫描配线或共用配线100与其上方的上电极120耦合而成。而且，在金属层-绝缘层-金属层(MIM)架构的储存电容中，扫描配线或共用配线100与上电极120是藉由闸极绝缘层110彼此电性绝缘。此外，画素电极140是藉由保护层130中的接触窗开口132与上电极120电性连接。

请参阅图2所示，其为现有习知金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容的剖面示意图。如图2所示，在现有习知的画素结构中，金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容通常是藉由扫描配线或共用配线200与其上方的画素电极230耦合而成。与金属层-绝缘层-金属层(MIM)架构不同之处在于，金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容中的扫描配线或共用配线200与画素电极230是藉由闸极绝缘层210与保护层220彼此电性绝缘。

一般来说，画素结构的开口率(aperture ratio)愈大则具有较佳的发光效率。另一方面，储存电容Cst愈大则对液晶显示器的光电功能愈好。然而，在现有习知液晶显示器的画素结构中，若以增加共用配线的面积的方式来增加储存电容Cst，将会降低此画素结构的开口率。若要在不影响开口率的前提下增加储存电容值Cst，则必须缩减闸极绝缘层210及/或保护层220的厚度，但若缩减闸极绝缘层210及/或保护层220的厚度，则有可能使得薄膜晶体管的元件信赖性(reliability)下降。

另外，制程的缺陷或其他因素可能使得粒子(particle)落于闸极绝缘层及/或保护层中或因闸极绝缘层及/或保护层破洞，而导致电容泄漏(leakage)的情形。如此一来，将会导致画素显示异常，而使得显示品质不佳。

由此可见，上述现有的薄膜晶体管阵列及其修补方法显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决薄膜晶体管阵列及其修补方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。

有鉴于上述现有的薄膜晶体管阵列及其修补方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的薄膜晶体管阵列及其修补方法，能够改进一般现有的薄膜晶体管阵列及其修补方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的薄膜晶体管阵列存在的缺陷，而提供一种新的薄膜晶体管阵列，所要解决的技术问题是使其在不影响开口率以及晶体管元件的信赖性的前提下增加储存电容，以提高液晶面板的效能，从而更加适于实用。

本发明的还一目的在于，提供一种薄膜晶体管阵列的修补方法，所要解决的技术问题是使其避免储存电容的上下电极因为粒子而发生泄漏的情形，从而更加适于实用。

本发明的另一目的在于，提供一种储存电容，所要解决的技术问题是使其适于整合在一画素单元中，以提高液晶面板的效能，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列，适于与一彩色滤光片以及一液晶层构成一液晶显示面板，且该彩色滤光片上配置有多数个配向凸起物或多数个第一狭缝，该薄膜晶体管阵列包括：一基板；多数条扫描配线，配置在该基板上；多数条数据配线，配置在该基板上，其中该些扫描配线与该些数据配线将该基板区分为多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管配置在该些画素区域其中之一内，其中该些薄膜晶体管藉由该些扫描配线以及该些数据配线驱动；多数个画素电极，每一该些画素电极配置在该些画素区域其中之一内，以与对应之该些薄膜晶体管其中之一电性连接；多数条共用配线，配置在该基板上，且每一该些共用配线位于二相邻的该些扫描配线之间，而每一该些画素电极的部分区域位于对应的该些共用配线上方；多数个下电极，每一该些下电极包括配置在每一该些画素电极以及对应的该些共用配线其中之一之间的一电极主体以及部分地对应于该些配向凸起物或该些第一狭缝之多数个电极分支，且每一该些画素电极覆盖住对应之该些电极分支的部分区域；以及多数个连接导体层，每一该些连接导体层位于对应的该些下电极其中之一的部分该电极主体及该些共用配线其中之一的部分区域上方，且每一该些连接导体层与对应的该些下电极其中之一及该些共用配线其中之一电性连接。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的薄膜晶体管阵列，其中每一该些连接导体层包括一第一接触部、一第二接触部以及一颈缩部，其中每一该些连接导体层的该第一接触部位于对应的该些下电极其中之一的部分该电极主体上方，且该第二接触部位于对应的该些共用配线其中之一的上方，而该颈缩部连接在该第一接触部与该第二接触部之间。

前述的薄膜晶体管阵列，其中每一该些连接导体层的该颈缩部包括一上颈缩部以及一下颈缩部。

前述的薄膜晶体管阵列，其中该些下电极的该些电极分支更包括对应于该彩色滤光片的多数个黑矩阵设置。

前述的薄膜晶体管阵列，其中该些画素电极具有至少一第二狭缝。

前述的薄膜晶体管阵列，其中该些下电极的该些电极分支是避开该第二狭缝设置。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜晶体管阵列的修补方法，适于对上述的薄膜晶体管阵列进行修补，当该些下电极的该些电极分支其中之一与对应的该些画素电极其中之一之间具有一第一粒子及/或第一破洞时，其所形成的电容为一瑕疵电容，该薄膜晶体管阵列的修补方法包括：切断该瑕疵电容中该下电极的该电极分支，以使该下电极之该电极分支与该下电极电性绝缘。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的薄膜晶体管阵列的修补方法，其中切断该瑕疵电容中该下电极的该电极分支的方法包括激光切割。

前述的薄膜晶体管阵列的修补方法，其中当该些画素电极其中之一与对应的该些下电极其中之一的该电极主体之间具有一第二粒子及/或破洞时，该修补方法更包括：移除对应于该第二粒子及/或第二破洞上方的该些画素电极其中之一的区域，以使该第二粒子及/或第二破洞与该些画素电极其中之一电性绝缘。

前述的薄膜晶体管阵列的修补方法，其中移除对应于该第二粒子及/或第二破洞上方之该些画素电极其中之一的区域之方法包括激光移除。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜晶体管阵列的修补方法，适于对上述的薄膜晶体管阵列进行修补，当该些下电极其中之一与对应的该些画素电极其中之一之间具有一粒子及/或破洞时，其所形成的电容为一瑕疵电容，该修补方法包括：切断对应该瑕疵电容的该连线导体层的颈缩部，以使对应的该些共用配线其中之一与该下电极其中之一电性绝缘；以及熔接对应该瑕疵电容的该画素电极与该下电极。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的薄膜晶体管阵列的修补方法，其中切断对应该瑕疵电容的该连线导体层的颈缩部的方法包括激光切割。

前述的薄膜晶体管阵列的修补方法，其中熔接对应该瑕疵电容的该画素电极与该下电极的方法包括激光熔接。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种储存电容，适于整合于一画素单元中，该储存电容包括：一电容导体层；一下电极，包括一电极主体以及多数个由该电极主体延伸的电极分支，配置在该电容导体层的上方；一连接导体层，位于该下电极的部分该电极主体及部分该电容导体层的上方，且该连接导体层是与该下电极及该电容导体层电性连接；以及一画素电极，至少配置在该下电极与该电容导体层上方，且该画素电极与该下电极耦合出一电容(capacitance)。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的储存电容，其中该电容导体层为共用配线。

前述的储存电容，其中该连接导体层包括一第一接触部、一第二接触部以及一颈缩部，该第一接触部位于该下电极的该电极主体的部分区域上方，且该第二接触部是位于该电容导体层的部分区域上方，而该颈缩部则是连接在该第一接触部与该第二接触部之间。

前述的储存电容，其中该连接导体层的该颈缩部包括一上颈缩部以及一下颈缩部。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明提出一种薄膜晶体管阵列，其是与彩色滤光片以及液晶层构成一液晶显示面板。其中，彩色滤光片上是配置有多个配向凸起物或多个第一狭缝。此薄膜晶体管阵列包括基板、多条扫描配线、多条数据配线、多个薄膜晶体管、多个画素电极、多条共用配线、多个下电极以及多个连接导体层所构成。这些数据配线与扫描配线是将基板区分为多个画素区域，而这些配向凸起物或多个第一狭缝均是对应至这些画素区域内。

如上所述，每一个薄膜晶体管与每一个画素电极均是位于这些画素区域其中之一内，且薄膜晶体管是藉由扫描配线以及数据配线来驱动，而画素电极则是与对应的薄膜晶体管电性连接。每一条共用配线均位于二相邻的扫描配线之间，且每一画素电极的部分区域是位于对应的共用配线的上方。特别的是，每一下电极是包括一电极主体以及部份地对应至这些配向凸起物或这些第一狭缝其中之一的多个电极分支，而每一下电极的电极主体是配置在每一画素电极与对应的共用配线之间，且每一画素电极是覆盖住对应的电极分支的部分区域。

此外，每一连接导体层是位于对应的下电极以及共用配线的部分区域上方，而且每一连接导体层是与对应的下电极以及共用配线电性连接。在一较佳实施例中，连接导体层，例如是有第一接触部、第二接触部以及颈缩部所构成，其中每一连接导体层的第一接触部是位于对应的下电极的上方，且每一连接导体层的第二接触部则是位于对应的共用配线的上方，而颈缩部是连接于第一接触部与第二接触部之间。

本发明提出一种储存电容，适于整合在一画素单元中。此储存电容主要是由电容导体层、下电极、连接导体层以及画素电极所构成。其中，下电极是配置在电容导体层的上方。而且，下电极是由一电极主体以及多个由电极主体延伸的电极分支所构成。连接导体层是位于部分电容导体层及下电极的部分电极主体的上方，且连接导体层是与下电极及电容导体层电性连接。画素电极则是至少配置在下电极与电容导体层上方，且画素电极是与下电极耦合出一电容(capacitance)。

依照本发明的实施例所述，上述的电容导体层例如是画素单元中的共用配线。

依照本发明的实施例所述，上述的薄膜晶体管阵列更包括保护层，配置在该些画素电极与下电极之间，以及部份连接导体层与下电极之间。此外，此薄膜晶体管阵列更包括闸极绝缘层，配置在下电极与共用配线之间。在一实施例中，保护层与闸极绝缘层中具有多个第一接触窗以及多个第二接触窗，且第一接触窗是暴露出下电极，而第二接触窗则是暴露出共用配线。而且，连接导体层的第一接触部即是藉由第一接触窗而与下电极电性连接，第二接触部则是藉由第二接触窗而与共用配线电性连接。

依照本发明的实施例所述，连接导体层的材质例如是与画素电极的材质相同，其例如是铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(Indium Zinc Oxide，IZO)。

依照本发明的实施例所述，下电极的电极分支更包括对应于彩色滤光片的黑矩阵。另外，在一实施例中，每一个画素电极例如是具有多个第二狭缝，而下电极的电极分支例如是避开这些第二狭缝而设置。

本发明提出一种薄膜晶体管阵列的修补方法，适于对上述的薄膜晶体管阵列进行修补，当下电极的一电极分支与对应的画素电极的间具有第一粒子及/或第一破洞时，其所形成的电容为瑕疵电容。此薄膜晶体管阵列的修补方法是切断此瑕疵电容中的下电极的电极分支，以使此电极分支与下电极电性绝缘。

依照本发明的实施例所述，在切断此瑕疵电容中的下电极的电极分支的步骤中例如是使用激光切割。

依照本发明的实施例所述，当画素电极与对应的下电极之间具有第二粒子及/或第二破洞，则此修补方法更包括移除对应于第二粒子及/或第二破洞的画素电极的部分区域，以使第二粒子及/或第二破洞与此画素电极电性绝缘。在一实施例中，移除对应于第二粒子及/或第二破洞的画素电极的部分区域的方法包括激光移除。

本发明提出另一种薄膜晶体管阵列的修补方法，适于对上述具有连接导体层的薄膜晶体管阵列进行修补。当下电极与对应的画素电极之间具有粒子及/或破洞时，其所形成的电容为瑕疵电容，而此修补方法例如是将对应瑕疵电容的连接导体层的颈缩部切断，以使对应的共用配线与下电极电性绝缘。接着，熔接对应瑕疵电容的画素电极与下电极，以使此处的画素电极与下电极电性连接。其中，切断连接导体层的颈缩部的方法包括激光切割，而熔接画素电极与下电极的方法包括激光熔接。

本发明是藉由下电极的电极分支来增加液晶面板中的储存电容，进而使面板具有较佳的显示品质。而且，当下电极的电极分支发生电容泄漏的现象时，可藉由修补制程而将产生电容泄漏的电极分支切断，以使其与下电极电性绝缘，进而维持其他处的储存电容的正常效能。

经由上述可知，本发明是关于一种薄膜晶体管阵列及其修补方法，其中的薄膜晶体管阵列，具有多个用以提供画素储存电容的下电极与共用配线。特别是，每一下电极具有多条电极分支。其中，下电极藉由连接导体层而与共用配线电性连接，进而使下电极与画素电极构成储存电容。这些电极分支位于画素区域内发光效率较差之处，因此可在不影响画素的开口率的前提下增加画素的储存电容，进而提高液晶面板的效能。

综上所述，本发明是藉由下电极的电极分支来增加液晶显示面板中的储存电容，进而使面板具有较佳的显示品质。而且，当下电极的电极分支发生电容泄漏的现象时，可藉由修补制程而将产生电容泄漏的电极分支切断，以使其与下电极电性绝缘，进而维持其他处的储存电容的正常效能。

而且，在本发明的较佳实施例中，下电极的电极分支是位于液晶面板的画素区域内发光效率较差的地方，因此配置在画素区域内的电极分支并不会对画素的开口率造成不良的影响。换言之，本发明可在不影响开口率的情况下提高画素的储存电容，因此本发明的液晶面板可同时具有较佳的开口率与储存电容，进而提高液晶面板的发光效率效能。

此外，本发明在对具有连接导体层的薄膜晶体管阵列进行修补时，还可以将MII架构的储存电容转变为MIM架构的储存电容，进而解决在MII架构的储存电容中所发生的泄漏问题。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是现有习知金属层-绝缘层-金属层(MIM)架构的储存电容的剖面示意图。

图2是现有习知金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容的剖面示意图。

图3是本发明一较佳实施例的薄膜晶体管阵列的部分上视示意图。

图4是依图3所绘示的薄膜晶体管阵列所组成的液晶显示面板的分解示意图。

图5至图6分别是本发明在不同实施例中液晶显示面板的剖面示意图。

图7是本发明另一实施例的薄膜晶体管阵列的部分上视示意图。

图8是本发明另一较佳实施例的薄膜晶体管阵列的部分上视示意图。

图9是本发明另一较佳实施例中液晶显示面板的剖面示意图。

图10至图12分别是在本发明的不同实施例中的薄膜晶体管阵列的部分上视示意图。

图13是图3所示的薄膜晶体管阵列沿III-III’线的剖面示意图。

图14是有粒子(或破洞)存在于图13所示的薄膜晶体管阵列的剖面示意图。

图15是图14所示的画素结构经过激光修补后的剖面示意图。

图16是本发明一较佳实施例的薄膜晶体管阵列的部分上视示意图。

图17是图16中的薄膜晶体管阵列沿着C-C’剖面线的剖面示意图。

图18是本发明一较佳实施例针对粒子(或破洞)位于画素电极与下电极之间的修补剖面示意图。

20、30、40：粒子             100、200：扫描配线或共用配线

110、210、323：闸极绝缘层    120：上电极

130、220、321：保护层        132：接触窗开口

140、230、320：画素电极      300：液晶面板

302、400：薄膜晶体管阵列     304：彩色滤光片

306：液晶层                  307：液晶分子

308：彩色滤光膜              310：黑矩阵

312：基板                    314：扫描配线

316：数据配线                319：共用电极

318：薄膜晶体管              322：共用配线(电容导体层)

324：下电极                  325a：下电极的电极主体

325b：下电极的电极分支       326：画素区域

329、440：瑕疵电容           332：配向凸出物

334、336：开口               340：第二狭缝

350：第一狭缝                410：连接导体层

412：第一接触部              414：第二接触部

416：颈缩部                  416a：上颈缩部

416b：下颈缩部               420：第一接触窗开口

430：第二接触窗开口          C_st：储存电容

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列及其修补方法其具体实施方式，详细说明如后。

本发明是藉由具有电极分支的下电极来增加储存电容，而且这些下电极的电极分支是对应于画素区域内发光效率较差的部位，因此可减小对画素结构开口率的影响。另外，当画素电极与下电极之间的储存电容中具有粒子及/或破洞时，本发明还可以将此处的储存电容由MII架构的电容转变为MIM架构的电容，以避免此处的粒子及/或破洞造成储存电容发生泄漏。以下将举实施例说明本发明，但其并非用以限定本发明，熟习此技艺者可依照本发明的精神对下述实施例做适当的修饰，惟其仍属于本发明的范围内。

请参阅图3所示，其是本发明一较佳实施例的一种薄膜晶体管阵列的部分上视示意图，请参阅图4所示，其是依图3所绘示的薄膜晶体管阵列所组成的多域垂直配向液晶显示面板的分解示意图。如图4所示，薄膜晶体管阵列302适于与一彩色滤光片304以及液晶层306构成多域垂直配向(Multi-Domain Vertical Alignment，MVA)液晶显示面板300。其中，彩色滤光片304主要是由多个彩色滤光薄膜308、黑矩阵(black matrix)310以及共用电极319所构成，且共用电极319上包括有多个配向凸起物或多个第一狭缝(图4中未示，另在后续说明中以图表示)。液晶层306则是由多个液晶分子(图中未示)所构成。

请参阅图3所示，薄膜晶体管阵列302主要是由基板312、多条扫描配线314、多条数据配线316、多个薄膜晶体管318、多个画素电极320、多条共用配线322、多个下电极324以及多个连接导体层410所构成。其中，数据配线316与扫描配线314是配置在基板312上，并将基板312区分为多个画素区域326(图3仅以单一画素区域326为例做说明)。薄膜晶体管318与画素电极320均位于画素区域326内，且薄膜晶体管318是藉由扫描配线314以及数据配线316来驱动，而画素电极320则是与对应的薄膜晶体管318电性连接。其中，画素电极320的材质例如是铟锡氧化物(IndiumTin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)或是其他透明导电材质。

另外，画素电极320上例如是形成有多个第二狭缝340，以便于改变此处的电场，进而改变配置在邻近第二狭缝340的液晶分子(图3中未示)的倾倒方向，以增加显示面板的可视范围。

请参阅图3所示，共用配线322是配置在基板312上，且每一共用配线322均位于两条相邻的扫描配线314之间，而画素电极320是部分地位于共用配线322的上方。共用配线322的材质例如是金属材质。特别是，下电极324是由电极主体325a以及多个电极分支325b所构成，其中，电极主体325a是配置在画素电极320与其所对应的共用配线322之间，而这些电极分支325b是配置在画素区域326内发光效率较差之处，以避免影响此画素的开口率。此外，在每一画素区域326内，画素电极320是覆盖住这些电极分支325b的部分区域，而这些电极分支325b是用以增加每一画素区域326中的储存电容。

举例来说，请参阅图5及图6所示，彩色滤光片304的共用电极319上可以是配置有多个配向凸起物332(如图5所示)或多个第一狭缝350(如图6所示)，以达到与画素电极320上的第二狭缝340相同的功效，也就是改变配置在邻近配向凸起物332或第一狭缝350的液晶分子307的倾倒方向，以增加显示面板的可视范围。

如图5及图6所示，本实施例的电极分支325b即是配置在对应于彩色滤光片304的共用电极319上的配向凸起物332或第一狭缝350的闸极绝缘层323上，而电极分支325b上则覆盖有保护层321。因此，电极分支325b是与画素电极320电性绝缘。此外，在部分实施例中，电极分支325b例如是避开第二狭缝340而设置(如图3及图8所示)，或是对应彩色滤光片304的黑色矩阵而设置，如图9所示。

请再次参阅图3所示，每一画素区域326内均配置有连接导体层410，其是位于下电极324的电极主体325a与共用配线322的部分区域的上方，用以电性连接下电极324与共用配线322。而且，连接导体层410可以是与画素电极320在同一道制程中完成。换言之，连接导体层410可以是与画素电极320同材质，其例如是铟锡氧化物、铟锌氧化物或是其他透明导电材质。

请继续参阅图3所示，连接导体层410较佳的是由第一接触部412、第二接触部414以及颈缩部416所构成。其中，第一接触部412是位于下电极324的部分电极主体325a的上方，第二接触部414是位于共用配线322的部分区域的上方。而且，保护层与闸极绝缘层的中是形成有第一接触窗420与第二接触窗430，连接导体层410的第一接触部412即是藉由第一接触窗420而电性连接至下电极324的电极主体325a，而连接导体层410的第二接触部414则是藉由第二接触窗430而电性连接至共用配线322。

颈缩部416是连接于第一接触部412与第二接触部414之间。在本实施例中，颈缩部416例如是由上颈缩部416a以及下颈缩部416b所构成。当然，在本发明的其他实施例中，颈缩部416也可以为单一的颈缩部，如图7所示。由此可知，本发明并不限定颈缩部416的形状、数量或是其在第一接触部412与第二接触部414之间的位置。

此外，本发明并不限定下电极324的电极分支325b的布局图案，其还可以是如图10至图12所示。

请参阅图13所示，其是图3所示的薄膜晶体管阵列沿III-III’线的剖面示意图。请同时参阅图3及图13所示，下电极324的电极主体325a是藉由连接导体层410而与共用配线322电性连接，因此本实施例中的储存电容C_st是由下电极324的电极主体325a、保护层321以及画素电极320所构成的MII架构的电容。值得注意的是，虽然本实施例是以共用配线322为例来说明下电极324所耦接的电容导体层，但其并非用以限定本发明。在本发明的其他实施例中，若下电极324是位于其他电容导体层(图中未示)上方，亦可藉由连接导体层410而与对应的电容导体层电性连接，进而耦合出由下电极324的电极主体325a、保护层321以及画素电极320所构成的MII架构的电容。

此外，下电极324的电极分支325b亦会与保护层321以及画素电极320构成金属层-绝缘层-铟锡氧化物(MII)的架构的储存电容Cst，如图5、图6及图9所示。

为进一步说明本发明的薄膜晶体管阵列的优点，以下将举实施例说明本发明的薄膜晶体管阵列的激光修补过程。

请参阅图14所示，其是有粒子(或破洞)存在于图13所示的薄膜晶体管阵列的剖面示意图。请参照图14，当下电极的电极主体325a(及/或电极分支(图中未示)，此处仅以电极主体325a为例做说明)与画素电极320之间(也就是在保护层321中)具有粒子40(或破洞)时，下电极的电极主体325a、保护层321以及画素电极320即构成一个瑕疵电容440，进而发生电容泄漏(leakage)的情形。如此一来，将会导致画素显示异常，而使得显示品质不佳。此时，即需要对显示异常的画素进行修补的动作。

请同时参照图3及图14，修补上述显示异常的画素的方法是切断连线导体层410的颈缩部416，以使连接导体层410的第一接触部412与第二接触部414电性绝缘，进而使对应的共用配线322与下电极的电极主体325a电性绝缘。之后再熔接画素电极320与电极主体325a，以使画素电极320与电极主体325a电性连接。其中，切断连接导体层410的颈缩部416的方法例如是使用激光切割，而熔接画素电极320与电极主体325a的方法例如是使用激光熔接。

特别值得注意的是，如图15所示，在切断连接导体层410的颈缩部416，并熔接画素电极320与电极主体325a之后，此画素中的储存电容C_st将从图13所示的电极主体325a、保护层321以及画素电极320所构成的MI I架构的电容，转变成由共用配线322、闸极绝缘层323以及电极主体325a所构成的MIM架构的电容。

由此可知，本发明的薄膜晶体管阵列在进行上述的修补后，可转变储存电容的架构，进而解决因粒子40(或破洞)而造成的显示异常的问题。

除此之外，在本发明的其他实施例中，还可以其他的修补方式来修补本发明的薄膜晶体管阵列。图16是本发明的一实施例的薄膜晶体管阵列的部分上视示意图，而图17是图16中的薄膜晶体管阵列基板沿着C-C’剖面线的剖面示意图。

请同时参照图16及图17，当上述这些下电极324的其中一电极分支325b与对应的画素电极320之间具有第一粒子20(及/或破洞)时，电极分支325b、保护层321以及画素电极320即构成一个瑕疵电容329，进而发生电容泄漏(leakage)的情形。如此一来，将会导致画素显示异常，而使得显示品质不佳。此时，即需要对上述显示异常的画素进行修补的动作，其修补方法主要是为切断瑕疵电容的电极分支325b，以使此处的电极分支325b与下电极324电性绝缘，进而确保其他储存电容正常效能。

而且，一般在形成画素电极320的制程中，也可以在电极分支325b与电极主体325a的连接处的周围预留一开口334(如图16所示)，以利于进行后续的修补制程。因此，当产生瑕疵电容329时，即可透过开口334切断此处的电极分支325b，以使瑕疵电容329中的电极分支325b与电极主体325a电性绝缘，进而使修补后的画素电极320仍能够正常显示，且不会受到修补制程的影响。

图18是本发明另一较佳实施例针对粒子落于画素电极与下电极之间的修补示意图。当画素电极320以及对应的下电极324的电极主体325a之间具有第二粒子30(或破洞)时，本发明更可移除对应于第二粒子30(或破洞)上方的画素电极320的部份区域，以使第二粒子30(或破洞)与画素电极320电性绝缘。以本实施例而言，其例如是以激光移除的方式形成开口336，且开口336是暴露出粒子30(或破洞)。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (17)

1、一种薄膜晶体管阵列，适于与一彩色滤光片以及一液晶层构成一液晶显示面板，且该彩色滤光片上配置有多数个配向凸起物或多数个第一狭缝，该薄膜晶体管阵列包括：

一基板；

多数条扫描配线，配置在该基板上；

多数条数据配线，配置在该基板上，其中该些扫描配线与该些数据配线将该基板区分为多数个画素区域；

多数个薄膜晶体管，每一该些薄膜晶体管配置在该些画素区域其中之一内，其中该些薄膜晶体管藉由该些扫描配线以及该些数据配线驱动；

多数个画素电极，每一该些画素电极配置在该些画素区域其中之一内，以与对应之该些薄膜晶体管其中之一电性连接；

多数条共用配线，配置在该基板上，且每一该些共用配线位于二相邻的该些扫描配线之间，而每一该些画素电极的部分区域位于对应的该些共用配线上方；

其特征在于该薄膜晶体管阵列更包括：

多数个下电极，每一该些下电极包括配置在每一该些画素电极以及对应的该些共用配线其中之一之间的一电极主体以及部分地对应于该些配向凸起物或该些第一狭缝之多数个电极分支，且每一该些画素电极覆盖住对应之该些电极分支的部分区域；以及

多数个连接导体层，每一该些连接导体层位于对应的该些下电极其中之一的部分该电极主体及该些共用配线其中之一的部分区域上方，且每一该些连接导体层与对应的该些下电极其中之一及该些共用配线其中之一电性连接；

一闸极绝缘层，配置于该些下电极与该些共用配线之间；以及

一保护层，配置于该些下电极与该些画素电极之间以及部分该些连接导体层与该些下电极之间。

2、根据权利要求1所述的薄膜晶体管阵列，其特征在于其中每一该些连接导体层包括一第一接触部、一第二接触部以及一颈缩部，其中每一该些连接导体层的该第一接触部位于对应的该些下电极其中之一的部分该电极主体上方，且该第二接触部位于对应的该些共用配线其中之一的上方，而该颈缩部连接在该第一接触部与该第二接触部之间。

3、根据权利要求2所述的薄膜晶体管阵列，其特征在于其中每一该些连接导体层的该颈缩部包括一上颈缩部以及一下颈缩部。

4、根据权利要求1所述的薄膜晶体管阵列，其特征在于其中该些下电极的该些电极分支更包括对应于该彩色滤光片的多数个黑矩阵设置。

5、根据权利要求1所述的薄膜晶体管阵列，其特征在于其中该些画素电极具有至少一第二狭缝。

6、根据权利要求5所述的薄膜晶体管阵列，其特征在于其中该些下电极的该些电极分支是避开该第二狭缝设置。

7、一种薄膜晶体管阵列的修补方法，适于对权利要求1所述的薄膜晶体管阵列进行修补，当该些下电极的该些电极分支其中之一与对应的该些画素电极其中之一之间具有一第一粒子及/或第一破洞时，其所形成的电容为一瑕疵电容，该薄膜晶体管阵列的修补方法包括：

切断该瑕疵电容中该下电极的该电极分支，以使该下电极之该电极分支与该下电极电性绝缘。

8、根据权利要求7所述的薄膜晶体管阵列的修补方法，其特征在于其中切断该瑕疵电容中该下电极的该电极分支的方法包括激光切割。

9、根据权利要求7所述的薄膜晶体管阵列的修补方法，其特征在于其中当该些画素电极其中之一与对应的该些下电极其中之一的该电极主体之间具有一第二粒子及/或破洞时，该修补方法更包括：

移除对应于该第二粒子及/或第二破洞上方的该些画素电极其中之一的区域，以使该第二粒子及/或第二破洞与该些画素电极其中之一电性绝缘。

10、根据权利要求9所述的薄膜晶体管阵列的修补方法，其特征在于其中移除对应于该第二粒子及/或第二破洞上方之该些画素电极其中之一的区域之方法包括激光移除。

11、一种薄膜晶体管阵列的修补方法，适于对权利要求2所述的薄膜晶体管阵列进行修补，当该些下电极其中之一与对应的该些画素电极其中之一之间具有一粒子及/或破洞时，其所形成的电容为一瑕疵电容，该修补方法包括：

切断对应该瑕疵电容的该连线导体层的颈缩部，以使对应的该些共用配线其中之一与该下电极其中之一电性绝缘；以及

熔接对应该瑕疵电容的该画素电极与该下电极。

12、根据权利要求11所述的薄膜晶体管阵列的修补方法，其特征在于其中切断对应该瑕疵电容的该连线导体层的颈缩部的方法包括激光切割。

13、根据权利要求11所述的薄膜晶体管阵列的修补方法，其特征在于其中熔接对应该瑕疵电容的该画素电极与该下电极的方法包括激光熔接。

14、一种储存电容，适于整合于一画素单元中，其特征在于该储存电容包括：

一电容导体层；

一下电极，包括一电极主体以及多数个由该电极主体延伸的电极分支，配置在该电容导体层的上方；

一连接导体层，位于该下电极的部分该电极主体及部分该电容导体层的上方，且该连接导体层与该下电极及该电容导体层电性连接；

一画素电极，至少配置在该下电极与该电容导体层上方，且该画素电极与该下电极耦合出一电容；

一闸极绝缘层，配置于该下电极与该电容导体层之间；以及

一保护层，配置于该下电极与该画素电极之间以及部分该连接导体层与该下电极之间。

15、根据权利要求14所述的储存电容，其特征在于其中该电容导体层为共用配线。

16、根据权利要求14所述的储存电容，其特征在于其中该连接导体层包括一第一接触部、一第二接触部以及一颈缩部，该第一接触部位于该下电极的该电极主体的部分区域上方，且该第二接触部是位于该电容导体层的部分区域上方，而该颈缩部则是连接在该第一接触部与该第二接触部之间。

17、根据权利要求16所述的储存电容，其特征在于其中该连接导体层的该颈缩部包括一上颈缩部以及一下颈缩部。

Images