CN1658501A - 滤波器及获得滤波器系数的方法 - Google Patents

Abstract

一种滤波器包括第一至第五部分和滤波部分。接收所需截止频率的数据，在判定所需截止频率处于低频带时，把对应于所需截止频率的滤波器系数数据从第三部分读出并置于滤波部分；在判定处于高频带时，把对应于所需截止频率的预算基本系数数据从第四部分读出并置于滤波部分；第五部分根据读出的预算基本系数计算最终滤波器系数，并将算出的最终滤波器系数数据置于滤波部分。

Description

滤波器及获得滤波器系数的方法

本申请是申请日为2000年1月20日、申请号为00101627.X、发明名称为“滤波器及获得滤波器系数的方法”的发明专利申请的分案申请。

技术领域

本发明涉及滤波器，诸如具有可变截止频率的数字滤波器。本发明还涉及获得准备设置于滤波器的滤波器系数的方法。

背景技术

众所周知，运用数字信号处理器(PSP)可形成具有可变截止频率的数字滤波器的滤波部分。这种数字滤波器的滤波部分包含一个载有一组滤波器系数信号的存储器。数字滤波器实际的截止频率由这组滤波器系数确定。

第一种已知的数字滤波器包括具有可变截止频率的基于DSP的滤波部分和存储几组滤波器系数(分别对应于不同的截止频率)信号的ROM。响应于代表所需截止频率的输入指令信号，对ROM进行访问，从而从该ROM读出对应于该所需截止频率的一组滤波器系数信号。将读出的滤波器系数组信号写入滤波部分中的存储器，使滤波部分的实际截止频率与所需的截止频率相等。当要求把许多组的滤波器系数信号存入ROM时，就要求ROM有很大的容量。

第二种已知的数字滤波器包括具有可变截止频率的基于DSP的滤波部分和经编程用于计算一组滤波器系数的CPU。具体地说，CPU根据输入指令信号代表的所需截止频率而计算一组滤波器系数，把该组计算的滤波器系数信号写入滤波部分中的存储器，使滤波部分的实际截止频率与所需的频率相等。当要求精密快速地计算滤波器系数时，就要求配备高档而昂贵的CPU。

一种作为背景技术的数字滤波器(对本发明而言不是现有技术)包括具有可变截止频率的基于DSP的滤波部分、存贮几组第一滤波器系数(分别对应于不同的截止频率)信号的ROM和经编程用于计算一组第二滤波器系数的CPU。响应于代表所需截止频率的输入指令信号，对ROM进行访问，从而从该ROM中读出一组对应于所需截止频率的第一滤波器系数信号。CPU接收读出的这组第一滤波器系数信号，据此计算一组第二滤波器系数，并把该组计算的第二滤波器系数信号写入滤波部分中的存储器，使滤波部分的实际截止频率与所需的截止频率相等。当要求将许多组的第一滤波器系数信号存入ROM时，就要求ROM有很大的容量。当要求精秘而快速的计算第二滤波器系数时，则要求配备高档而昂贵的CPU。

发明内容

本发明的第一目的是提供一改进的滤波器。

本发明的第二目的是提供一改进的获得滤波器系数的方法。

本发明的第一方面是提供一种滤波器，它包括：第一装置，用于接收所需截止频率的数据；第二装置，用于判断所需的截止频率是预定的低频带还是预定的高频带，而预定的低频带在频率上低于预定的高频率；第三装置，用于存贮滤波器系数数据，这些系数对应于预定低频带中不同的截止频率；第四装置，用于存贮预先计算的基本系数数据，这些系数对应于预定高频带中不同的截止频率，并且等于部分计算得出的值，以提供最终的滤波器系数；第五装置，用于通过系数扩展处理从预算的基本系数计算最终滤波器系数；滤波部分；第六装置，在第二装置判定所需截止频率处于预定低频带中的情况下，用于从第三装置读出对应于所需截止频率的滤波器系数数据，并把该数据设置于滤波部分中；以及第七装置，在第二装置判定所需截止频率处于预定高频带中的情况下，用于从第四装置读出对应于所需截止频率的预算的基本系数数据，令第五装置从读出的预算基本系数计算最终滤波器系数，并把计算的最终滤波器系数设置于滤波部分中。

本发明的第二方面以第一方面为基础而提供一种滤波器，它进一步包括第一和第二内推装置，前者相对于从第三装置读出的数据所代表的滤波器系数进行内推，后者相对于从第四装置读出的数据或第五装置算出的最终滤波器系数进行内推。

本发明的第三方面以第一方面为基础而提供一种滤波器，它进一步包括第一和第二内推装置，前者相对于从第三装置读出的数据所代表的滤波器系数进行对数内推，后者相对于从第四装置读出的数据或第五装置算出的最终滤波器系数进行对数内推。

本发明的第四方面是提供一种滤波器，它包括：第一装置，用于接收所需截止频率数据；第二装置，用于判断所需截止频率存在于预定低频带、预定中频带和预定高频带中的哪一个频带，而在频带上，预定低频带低于预定中频带，预定中频带又低于预定高频带；第三装置，用于存贮对应于预定低频带中不同截止频率的滤波器系数数据；第四装置，用于存贮对应于预定中频带中不同截止频率的预算基本系数数据，预算基本系数等于由部分计算得出的值，以提供最终滤波器系数；第五装置，用于通过系数扩展处理从预算基本系数计算最终滤波器系数；第六装置，用于从预定高频带中的截止频率计算滤波器系数；滤波部分；第七部分，在第二装置判定所需截止频率处于预定低频带中的情况下，用于从第三装置读出对应于所需截止频率的滤波器系数数据，并将此数据设置于滤波部分；第八装置，在第二装置判定所需截止频率处于预定中频带的情况下，用于从第四装置读出对应于所需截止频率的预算基本系数数据，令第五装置从读出的预算基本系数计算最终滤波器系数，并将算出的最终滤波器系数数据设置于滤波部分；以及第九装置，在第二装置判定所需截止频率处于预定高频带的情况下，用于令第六装置从所需截止频率计算滤波器系数，并将算出的滤波器系数数据设置于滤波部分。

本发明的第五方面以第四方面为基础而一种滤波器，它进一步包括第一和第二内推装置，前者相对于从第三装置读出的数据所代表的滤波器系数进行内推，而后者相对于从第四装置读出的数据或第五装置算出的最终滤波器系数进行内推。

本发明的第六方面以第四方面为基础而提供一种滤波器，它进一步包括第一和第二内推装置，前者相对于从第三装置读出的数据所代表的滤波器系数进行对数内推，而后者相对于从第四装置读出的数据或第五装置算出的最终滤波器系数进行对数内推。

本发明的第七方面以第二方面为基础而提供一种滤波器，其中第一和第二内推装置各自包括N个进行双重内推的部分内推装置，N表示某个等于或大于2的预定自然数。

本发明的第八方面以第三方面为基础而提供一种滤波器，其中第一和第二对数内推装置各自包括N个进行双重对数内推的部分对数内推装置，N表示等于或大于2的预定自然数。

本发明的第九方面以第五方面为基础而提供一种滤波器，其中第一和第二内推装置各自包括N个进行双重内推的部分内推装置，N表示等于或大于2的预定自然数。

本发明的第十方面以第六方面为基础而提供一种滤波器，其中第一和第二对数内推装置各自包括N个进行双重对数内推的部分对数内推装置，N表示等于或大于2的预定自然数。

本发明的第十一方面提供一种获得滤波器系数的方法。该方法包括以下步骤：1)接收所需截止频率数据；2)判断所需截止频率是处于预定低频带还是处于预定高频带，而预定低频带在频率上低于预定高频带；3)在步骤2)判定所需截止频率处于预定低频带的的情况下，从第一存储器部分读出对应于所需截止的滤波器系数数据，并将该数据设置于滤波部分；以及4)在步骤2)判定所需截止频率处于预定高频带的情况下，从第二存储器部分读出对应于所需截止频率的预算基本系数数据，通过系数扩展处理从读出的预算基本系数计算最终滤波器系数，并将算出的最终滤波器系数数据设置于滤波部分。

本发明的第十二方面提供一种获得滤波器系数的方法。该方法包括以下步骤：1)接收所需截止频率数据；2)判定所需截止频率在预定低频带、中频带、和高频带中存在于哪一频带，在频率上，预定低频带低于预定中频带，预定中频带又低于预定高频带；3)在步骤2)判定所需截止频率处于预定低频带的情况下，从第一存储器部分读出对应于所需截止频率的滤波器系数数据，并将该数据设置于滤波部分；4)在步骤2)判定所需截止频率处于预定中频带的情况下，从第二存储器部分读出对应于所需截止频率的预算基本系数数据，通过系数扩展处理从读出的预算基本系数计算最终滤波器系数，并把算出的最终滤波器系数数据设置于滤波部分；以及5)在步骤2)判定所需截止频率处于预定高频带的情况下，从所需截止频率计算滤波器系数，并把算出的滤波器系数数据设置于滤波部分。

本发明的第十三方面提供一种滤波器，它包括：第一装置，用于判断所需截止频率是处于预定低频带还是处于预定高频带，预定低频带在频率上低于预定高频带；第二装置，用于存贮对应于预定低频带中不同截止频率的滤波器系数数据；第三装置，用于存贮对应于预定高频带中不同截止频率的预算基本系数数据，预定基本系数等于部分计算得出的值，以提供最终滤波器系数；滤波部分；第四装置，在第一装置判定所需截止频率处于预定低频带的情况下，用于从第二装置读出对应于所需截止频率的滤波器系数数据，并将该数据设置于滤波器部分；以及第五装置，在第一装置判定所需截止频率处于预定高频带的情况下，用于从第三装置读出对应于所需截止频率的预算基本系数数据，通过系数扩展处理从读出的预算基本系数计算最终滤波器系数，并将算出的最终滤波器系数数据设置于滤波部分。

本发明的第十四方面提供一种滤波器，它包括：第一装置，用于判断所需截止频率在预定的低频带、中频带和高频带中存在于哪一频带，在频率上，预定低频带低于中频带，而中频带又低于高频带；第二装置，用于存贮对于预定低频带中不同截止频率的滤波器系数数据；第三装置，用于存贮对应于预定中频带中不同截止频率的预算基本系数数据，而预算基本系数等于部分计算得出的值，以提供最终滤波器系数；滤波部分；第四装置，在第一装置判定所需截止频率处于预定低频带的情况下，用于从第二装置读出对应于所需截止频率的滤波器系数数据，并将该数据设置于滤波部分；第五装置，在第一装置判定所需截止频率处于预定中频带的情况下，用于从第三装置读出对应于所需截止频率的预算基本系数数据，从读出的预算基本系数计算最终滤波器系数，并将算出的最终滤波器系数设置于滤波部分；以及第六装置，在第一装置判定所需截止频率处于预定高频带的情况下，用于从所需截止频率计算滤波器系数，并将算出的滤波器系数数据设置于滤波部分。

附图说明

图1是第一种现有技术数字滤波的示图。

图2是第二种现有技术数字滤波的示图。

图3是背景技术数字滤波器的示图。

图4是依据本发明第一实施例的数字滤波器的方框图。

图5是控制图4中CPU的程序段的流程图。

图6是本发明第一实施例中数字滤波器的工作流程图。

图7是图6中第一存储器部分配备的滤波器系数表的示图。

图8是图6中第二存储器部分配备的滤波器系数表的示图。

图9是依据本发明第二实施例的数字滤波器的工作流程图。

图10是几组滤波器系数的表的示图，包括由图9中第一求均部分提供的几组滤波器系数。

图11是几组基本滤波器系数的表的示图，包括由图9中第二求均部分提供的几组基本滤波器系数。

图12是依据本发明第三实施例的数字滤波器的工作流程图。

图13是依据本发明第四实施例的数字滤波器的工作流程图。

图14是依据本发明第五实施例的数字滤波器的工作流程图。

图15是依据本发明第六实施例的数字滤波器的工作流程图。

图16是依据本发明第七实施例的数字滤波器的工作流程图。

图17是依据本发明第八实施例的数字滤波器的工作流程图。

图18是依据本发明第九实施例的数字滤波器的工作流程图。

图19是依据本发明第十实施例的数字滤波器的工作流程图。

具体实施方式

为进一步理解本发明，下面介绍现有技术和背景技术的滤波器装置。

图1示出第一现有技术数字滤波器。图1的现有技术数字滤波器包括输入部分901、存储器部分902和滤波部分903。输入部分901接收代表所需截止频率的输入指令信号。存储器部分902包括一ROM，它存贮几组分别对应于不同截止频率的滤波器系数的信号。滤波部分903由数字信号处理器(DSP)构成。滤波部分903有一可变截止频率。具体地说，滤波部分903包括一个载有一组滤波器系数信号的存储器，该信号确定了滤波部分903的实际截止频率。

图1的现有技术数字滤波器的工作如下。当输入部分901接收到输入指令信号时，响应于该输入指令信号对存储器部分902进行访问，从而从存储器部分902读出一组滤波器系数信号，这些信号对应于输入指令信号所表示的所需截止频率。将读出的滤波器系数组信号写入滤波部分903内的存储器，使滤波部分903的实际截止频率与所需截止频率相等。

在图1的现有技术数字滤波器中，当要求将许多组的滤波器系数信号存入存储器部分902内的ROM时，要求ROM有很大的容量。

图2示出第二现有技术数字滤波器，它包括输入部分911、计算部分912和滤波部分913。输入部分911接收表示所需截止频率的输入指令信号。计算部分912包括编程用来计算一组滤波器系数的CPU。滤波部分913由DSP构成，它具有可变的截止频率。具体地说，滤波部分913包括一载有一组滤波器系数信号的存储器，而该信号确定了滤波部分913的实际截止频率。

图2的现有技术数字滤波器的工作如下。经输入部分911向计算部分912发一输入指令信号。计算部分912内的CPU从该输入指令信号所代表的所需截止频率计算一组滤波器系数。计算部分912将这组算出的滤波器系数信号写入滤波部分913内的存储器，使滤波部分913的实际截止与所需截止频率相等。

在图2的现有技术数字滤波器中，当要求精密而快速地计算滤波器系数时，计算部分912要求高档而昂贵的CPU。

图3示出背景技术的数字滤波器，它不是本发明的现有技术。图3所示的背景技术的数字滤波器包括输入部分921、存储器部分922、计算部分923和滤波部分924。输入部分921接收代表所需截止频率的输入指令信号。存储器部分922包括存贮几组预算基本系数(基本滤波器系数)信号的ROM，而这些信号分别对应于不同的截止频率。计算部分923包括编程用来计算一组最终滤波器系数的CPU。滤波部分924由DSP构成，它具有可变的截止频率。具体地说，滤波部分924包括一载有一组滤波器系数信号的存储器，而该信号确定滤波器924的实际截止频率。

图3的背景技术数字滤波器的工作如下。当输入部分921接收到输入指令信号时，响应于该输入指令信号而访问存储器部分922，从而从存储器部分922读出一组预算基本系数的信号，而该信号对应于由输入指令信号所代表的所需截止频率。将读出的这组预算基本系数信号馈至计算部分923。计算部分923内的CPU按系数扩展算法从这组预算基本系数计算一组最终滤波器系数。这组算出的最终滤波器系数等于由输入指令信号代表的所需截止频率。计算部分923将这组算出的最终滤波器系数信号写入滤波部分924内的存储器，使滤波部分924的实际截止频率与所需截止频率相等。

在图3的数字滤波器中，当要求把多组预算基本系数(基本滤波器系数)信号存入存储器部分922内的ROM时，要求该ROM有很大的容量。当要求精密而快速地计算最终滤波器系数时，计算部分923要求高档而昂贵的CPU。

第一实施例

现在说明本发明第一实施例的理论基础。通常，可把二阶IIR(无限脉动响应)滤波器的传递函数H(z)表示如下：

H(Z)＝(b₀+b₁Z^-1+b₂Z^-2)/(1-a₁Z^-1-a₂Z^-2)    (1)

参量均衡器是一种参照为PKG(波峰滤波器)的滤波器。与参量均衡器相关的参数包括截止频率(或中心频率)“fc”、增益(第一增益)“k”和带宽“fB”。参量均衡器的传递函数H(S)定义如下；

H(S)＝1+k·HB(S)    (2)

式中的HB(S)表示二阶BPF(带通滤波器)的传递函数，“k”表示与第一增益相关的第二增益“k＝10^k/20-1”。BPF的传递函数HB(S)由下式给出：

HB(S)＝(ωc/Q)S/{S²+(ωc/Q)S+ωc²}      (3)

式中的ωc＝2πfc，而Q表示Q因子，“Q＝fB/fc”。这样，PKG的传递函数H(S)表示如下：

H(S)＝1+k(ωc/Q)S/{S²+(ωc/Q)S+ωc²}     (4)

当执行双线性z变换时，公式(4)就变成以下方程：

H(Z)＝1+k·(1-Z^-2)/(1-a₁Z^-1-a₂Z^-2)    (5)

公式(5)改写成

H(Z)＝(b₀+b₁Z^-1+b₂Z^-2)/(1-a₁Z^-1-a₂Z^-2)      (6)

这里把滤波器系数a₁、a₂、b₀、b₁给出如下：

a₁＝A·2·(1-ωc²)/{1+(ωc/Q)+ωc²}                (7)

a₂＝A·{(ωc/Q)-1-ωc²)/{1+(ωc/Q)+ωc²}           (8)

b₀＝A·{1+(1+k)·(ωc/Q)+ωc²)/{1+(ωc/Q)+ωc²}    (9)

b₁＝-A·2·(1-ωc²)/{1+(ωc/Q)+ωc²}               (10)

b₂＝A·{1+(1+k)·(ωc/Q)+ωc²)/{1+(ωc/Q)+ωc²}    (11)

其中的“A”表示常数。变量“α”与“β”用来表示公式(7)～(11)中的公共项。具体地说，“α”与“β”表示以下的公共项：

α＝(ωc/Q)/{1+(ωc/Q)+ωc²}       (12)

β＝(1-ωc²)/{1+(ωc/Q)+ωc²}      (13)

预先算出分别对应于不同截止频率的几组“α”与“β”值，把它们用作预算基本系数(基本滤波器系数)。把几组预算基本值(基本滤波器系数)“α”与“β”信号存入诸如ROM等存储器。具体地说，存储器(ROM)存贮了一张表，其中把几组预算基本值(基本滤波器系数)“α”与“β”分别指定给不同的截止频率。把滤波器系数a₁、a₂、b₀、b₁和b₂称为“最终滤波器系数”。扩展方程用于从预算基本系数“α”与“β”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂，而Q因子和增益“k”是根据公式(7)～(13)预先确定的。

响应于输入指令信号而访问存储器(ROM)，从而通过查表处理从存储器(ROM)中读出一组预算基本系数(基本滤波器系数)“α”与“β”的信号，而该信号对应于输入指令信号代表的所需截止频率。根据扩展方程从这组预算基本系数“α”与“β”、Q因子和增益“k”算出一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。此时，由于抑制了存储器(ROM)中存贮的信号的总位数，所以用较小的存储器(ROM)容量也足够了。此外，使用扩展方程还减轻了计算一组最终滤波器系数的负担。

图4示出依据本发明第一实施例的数字滤波器，它包括CPU 801、ROM 802和DSP(数字信号处理器)803。CPU 801同ROM 802与DSP 803相连接。

把代表低频带或高频带中的所需截止频率的指令信号输入CPU 801。CPU801包括输入/输出口(接口)、信号处理部分、RAM和ROM，它按照存入其内部ROM的程序操作。

DSP 803构成对应于PKG(波峰滤波器)的滤波部分，而PKG具有可变的低侧与高侧截止频率。DSP 803包括一划分成第一与第二部分的存储器，第一部载有确定滤波部分低侧截止频率的一组滤波器系数信号，第二部分载有确定滤波部分高侧截止频率的一组滤波器系数信号。

把要滤波的数字信号输入DSP 803。DSP 803按照对应于PKG的滤波特性对输入数字信号滤波，输出滤波所得的数字信号。输入数字信号是例如数字音频信号。DSP 803构成的PKG具有可变的截止频率，即可变的低侧和高测截止频率。PKG的截止频率可变的频率范围在20Hz与20KHz之间，被分成低频带与高频带。例如，低频带在20Hz与100Hz之间，而高频带在100Hz与20KHz之间。通常，PKG的低侧截止频率存在于低频带，而高侧截止频率存在于高频带。

ROM 802分成第一和第二部分。其第一部分存贮着几组先前算出的滤波器系数a₁、a₂、b₀、b₁和b₂(见公式(7)～(11))信号，它们分别对应于低频带中不同的截止频率。具体地说，ROM 802的第一部分存贮了一张表，其中把几组滤波器系数a₁、a₂、b₀、b₁和b₂分别指派给不同的截止频率。ROM 802的第二部分存贮着几组预算基本系数“α”与“β”(见公式(12)与(13))信号，它们分别对应用于高频带中不同的截止频率。具体地说，ROM 802的第二部分存储了一张表，其中把几组预算基本系数“α”与“β”分别指派给不同的截止频率。预算基本系数也作为基本滤波器系数。

图5是控制CPU 801的一段程序的流程图。在每次将代表所需截止频率的指令信号输入CPU 801时启动图5的程序段。

如图5所示，该程序段的第一步811判断由当前指令信号代表的所需截止频率是处于低频带还是高频带。当所需截止频率处于低频带时，程序从811步进到812步。当所需截止频率处于高频带时，程序从811进到813步。

812步响应于当前指令信号代表的所需截止频率而访问ROM 802的第一部分，并作查表处理，从而从ROM 802的第一部分读出对应于所需截止频率的一组滤波器系数a₁、a₂、b₀、b₁和b₂信号。

812步后面的814步将812步提供的该组滤波器系数a₁、a₂、b₀、b₁和b₂信号写入DSP 803内的存储器的第一部分。结果，将DSP 803构成的滤波部分的实际低侧截止频率设置成等于当前指令信号代表的所需截止频率。814步之后，程序段的当前执行周期告结束。

813响应于当前指令信号的所需截止频率访问ROM 802的第二部分，并作查表处理，从而从ROM 802的第二部分读出对应于所需截止频率的一组预算基本系数“α”与“β”信号。

813步后面的815步按照预定的系数扩展算法，从813步提供的该组预算基本系数“α”与“β”、Q因子和增益“k”计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前面介绍的扩展公式，从预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。Q因子和增益“k”可以预置或者可变。Q因子和增益“k”的信息可从外部设备(未示出)馈送。

继815步后的816步产生815步提供的该组最终滤波器系数a₁、a₂、b₀、b₁和b₂信号。816步将该组写入DSP 803内存储器的第二部分。结果，由DSP803构成的滤波部分的实际高侧截止频率设置成等于当前指令信号代表的所需频率。816步后，程序段的当前执行周期告结束。

图6是本发明第一实施例中数字滤波器的工作流程图。参照图6，将代表所需截止频率的指令信号经输入部分1馈至判断部分2。输入部分1和判断部分2对应于图4中的CPU 801。判断部分2判断由指令信号代表的所需截止频率处于预定的低频带还是高频带。当所需截止频率处于低频带时，使用存储器部分3。另一方面，当所需截止频率处于高频带时，则使用存储器部分4。

存储器部分3和4对应于图4中的ROM 802。存储器部分3存贮着几组先前算出的滤波器系数a₁、a₂、b₀、b₁和b₂(见公式(7)～(11))信号，它们分别对应于低频带中不同的截止频率。存储器部分4存贮着几组预算基本系数“α”与“β”(见公式(12)与(13))信号，它们分别对应于高频带中不同的截止频率。

在判断部分2判定所需截止频率处于低频带的情况下，响应于所需截止频率而访问存储器部分3，并从中读出一组对应于所需截止频率的滤波器系数a₁、a₂、b₀、b₁和b₂信号。然后，将该组信号写入指定为低侧截止频率的滤波部分6内的存储器的第一部分。结果，滤波部分6的实际低侧截止频率设置成等于指令信号代表的所需截止频率。滤波部分6对应于图4中的DSP803，它提供一种PKG(波峰滤波器)。

在判断部分2判定所需截止频率处于高频带的情况下，响应于所需截止频率而访问存储器部分4，从而从中读出一组对应于所需截止频率的预算基本系数“α”与“β”信号。然后，把该组信号馈送系数扩展部分5。系数扩展部分5对应于图4中的CPU 801，它按照预定的系数扩展算法，从该组预算基本系数“α”与“β”、Q因子和增益“k”中计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法利用前面介绍的扩展公式，从预算基本系统“α”与“β”、Q因子和增益“k”中计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。Q因子和增益“k”可以预置或可变。Q因子和增益“k”信息可从外部设备(未示出)馈给。系数扩展部分5产生该组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后把该信号写入指定为高侧截止频率的滤波部分6内存储器的第二部分。结果，滤波部分6的实际高侧截止频率设置成等于由指令信号代表的所需截止频率。

例如，准备用滤波部分6滤波的输入数字信号是一种数字音频信号。如前所述，滤波部分6提供一种PKG(波峰滤波器)。PKG具有可变的截止频率，即可变的低侧和高侧截止频率。PKG的截止频率可变的频率范围在20Hz与20KHz之间，并被分成低频带与高频带。例如，低频带在20Hz与100Hz之间，而高频带在100Hz与20KHz之间。具体地说，PKG的低与高侧截止频率“fc”的范围如下：

低频带：20Hz≤fc＜100Hz

高频带：100Hz≤fc≤20KHz

存储器部分3存贮一张图7所示的表，其中把几组先前算出的滤波器系数a₁、a₂、b₀、b₁和b₂分别指派给不同的截止频率。在表中，还相对于不同的截止频率列出了PKG的增益(有用量)和Q因子。滤波器系数a₁、a₂、b₀、b₁和b₂用公式(7)～(11)表示，这些公式根据公式(6)中数字滤波器的传递函数导出。

存储器部分4存贮一张图8所示的表，其中把几种预算基本系数“α”与“β”分别指派给不同的截止频率。在表中，还相对于不同的截止频率列出了PKG的增益(有用量)和Q因子。预算基本系数“α”与“β”用公式(12)与(13)表示。

下面说明本发明第一实施例中数字滤波器的整个工作状况。把代表所需截止频率的指令信号经输入部分1馈给判定部分2。判断部分2判别由该指令信号代表的所需截止频率处于低频带(20Hz～100Hz)还是高频带(100Hz～20KHz)。

在判断部分2判定所需截止频率处于低频带(20Hz～100H)的情况下，则响应于所需截止频率访问存储器部分3，从而经查表处理从中读出对应于所需截止频率的一组滤波器系数a₁、a₂、b₀、b₁和b₂信号。然后，将该组信号写入指定给低侧截止频率的滤波部分6内存储器的第一部分。结果，滤波部分6的实际低侧截止频率设置成等于由指令信号代表的所需截止频率。

在判断部分2判定所需截止频率处于高频带(100Hz～20KHz)的情况下，则响应于所需截止频率访问存储器部分4，从而经查表处理从中读出对应于所需截止频率的一组预算基本系数“α”与“β”信号。此外，可从存储器部分4读出PKG增益信号和PKG Q因子信号。然后，把读出的该组预算基本系数“α”与“β”信号、读出的PKG增益信号和读出的PKG Q因子信号馈给系数扩展部分5。系数扩展部分5按照预定的系数扩展算法，从该组预算基本系数“α”与“β”、PKG增益和PKG Q因子中计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运算前面介绍的扩展公式，从预算基本系数“α”与“β”、Q因子和增益“k”中计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括(7)～(11)。系数扩展部分5产生该组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号。然后，把该组信号写入指定给高侧截止频率的滤波部分6内存储器的第二部分。结果，滤波部分6的实际高侧截止频率成置等于由指令信号代表的所需截止频率。

如前所述，当指令信号代表的所需截止频率处于低频带时，通过访问存储器部分3的查表处理，可确定准备置于滤波部分6的滤波器系数。这样，可避免因计算处理而可能在置于滤波部分6的滤波器系数中出现差错。相应地，滤波部分6可执行精密的滤波处理。此外，还可减少计算工作量。

另一方面，当指令信号代表的所需截止频率处于高频带时，通过访问存储器部分3的查表处理和在系数代表公式(7)～(11)中利用公共项(公式(12)与(13))的系数扩展处理，可确定准备置于滤波部分6的滤波器系数。系数扩展处理足以让存储器部分4拥有较小的容量。

第二实施例

本发明的第二实施例类似于第一实施例(图4～8)，只是有如下的设计变化。

图9是本发明第二实施例中数字滤波器的工作流程图。参照图9，在存储器部分3和滤波部分6之间设置了求均部分(内推部分)7。此外，在存储器部分4和系数扩展部分5之间也设置了求均部分(内推部分)8。

在指令信号代表的所需低侧截止频率不等于指定给存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率的情况下，内推处理按如下执行。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号，求均部分7计算第一组与第二组中滤波器系数之间的平均滤波器系数。具体地说，把平均滤波器系数b₀[{(m-1)+m}/2]、b₁[{(m-1)+m}/2]、b₂[{(m-1)+m}/2]、a₁[{(m-1)+m}/2]和a₂[{(m-1)+m}/2]表示如下：

b₀[{(m-1)+m}/2]＝{b₀(m-1)+b₀(m)}/2           (14)

b₁[{(m-1)+m}/2]＝{b₁(m-1)+b₁(m)}/2           (15)

b₂[{(m-1)+m}/2]＝{b₂(m-1)+b₂(m)}/2           (16)

a₁[{(m-1)+m}/2]＝{a₁(m-1)+a₁(m)}/2           (17)

a₂[{(m-1)+m}/2]＝{a₂(m-1)+a₂(m)}/2           (18)

式中的b₀(m-1)、b₁(m-1)、b₂(m-1)、a₁(m-1)和a₂(m-1)表示第一组中的滤波器系数，而b₀(m)、b₁(m)、b₂(m)、a₁(m)和a₂(m)表示第二组中的滤波器系数。

在指令信号代表的所需高侧截止频率不等于指定给存储器部分4中的各组预算基本系数“α”与“β”的截止频率的情况下，则内推处理执行如下。从存储器部分4读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号，求均部分8则计算第一组与第二组中预算基本系数之间的平均基本系数。

图10示出几组滤波器系数a₁、a₂、b₀、b₁和b₂，它包括几组求均部分7提供的滤波器系数。如图10所示，指定给21Hz截止频率Fc(m)的滤波器系数b₀等于指定给20Hz截止频率Fc(m)的滤波器系数b₀与指定给20.4Hz截止频率Fc(m)的滤波器系数b₀之间的平均值。而且，指定给21Hz截止频率Fc(m)的每个滤波器系数a₁、a₂、b₀、b₁和b₂都等于类似的平均值。此外，指定给24Hz…或85Hz截止频率Fc(m)的每个滤波器系数都等于类似的平均值。

图11示出几组基本系数“α”与“β”，其中包括几组求均部分8提供的基本系数。如图11所示，指定给105Hz截止频率Fc(k)的基本系数“α”等于指定给100Hz截止频率Fc(k)的基本系数“α”与指定给112Hz截止频率Fc(k)的基本系数“α”之间的平均值。而且，指定给105Hz截止频率Fc(k)的基本系数“β”等于类似的平均值。此外，指定给…19.2KHz截止频率Fc(k)的每个基本系数等于类似的平均值。

求均部分7可以使有用的不同组的滤波器系数a₁、a₂、b₀、b₁和b₂的总数增加一倍而无需扩大存储器部分3的容量。求均部分8可使有用的不同组的基本滤波器系数“α”与“β”的总数增加一倍而无需扩大存储器部分4的容量。

现在说明本发明第二实施例中数字滤波器的整个工作状况。把代表所需截止频率的指令信号经输入部分1馈给判断部分2。判断部分2判别指令信号代表的所需截止频率处于低频带(20Hz～100Hz)还是高频带(100Hz～20KHz)。

在所需截止频率处于低频带(20Hz～100Hz)的情况下，判断部分2进一步判别所需截止频率是否等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂，的某一截止频率。

当所需截止频率等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某个截止频率时，就通过查表处理从存储器部分3读出对应于所需截止频率的一组滤波器系数a₁、a₂、b₀、b₁和b₂信号。然后，通过求均部分7发送该组信号，并把它写入指定给低侧截止频率的滤波部分6内存储器的第一部分。结果，把滤波部分6的实际低侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率时，则执行如下内推处理。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号，并把第一组和第二组信号馈给求均部分7。求均部分7计算第一和第二组滤波器系数之间的平均滤波器系数。然后，将一组算出的平均滤波器系数a₁、a₂、b₀、b₁和b₂信号写入滤波部分6内存储器的第一部分。结果，将滤波部分6的实际低侧截止频率大体上置成等于指令信号代表的所需截止频率。

在所需截止频率处于高频带(100Hz～20KHz)的情况下，判断部分2再次判别所需截止频率是否等于对应于存储器部分4中各组预算基本系数“α”与“β”的某一截止频率。

当所需截止频率等于对应于存储器部分4中各组预算基本系数“α”与“β”的某一截止频率时，则通过查表处理从存储器部分4读出指定给所需截止频率的一组预算基本系数“α”与“β”信号。此外，还可从存储器部分4读出PKG增益信号和PKG Q因子信号。然后，把读出的该组预算基本系数“α”与“β”信号、读出的PKG增益信号和读出的PKG Q因子信号经求均部分8发出并馈给系数扩展部分5。系数扩展部分5按照预定的系数扩展算法，根据这组预算基本系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分5产生算出的一组最终滤波器系数a₁、a₂、b₀、b₁和b₂信号。然后，将这组信号写入指定给高侧截止频率的滤波部分6内存储器的第二部分。结果，将滤波部分6的实际高侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分4中各组预算基本系数“α”与“β”的截止频率时，执行如下内推处理。从存储器部分4读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号，并将第一和第二组信号馈给求均部分8，后者计算第一与第二组中基本系数之间的平均基本系数。然后，将一组算出的平均基本系数“α”与“β”信号馈给系数扩展部分5。此外，先从存储器部分4读出PKG增益信号和PKG Q因子信号，然后经求均部分8把它们馈给系数扩展部分5，而后者按照预定的系数扩展算法，根据这组平均基本系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分5产生算出的一组最终滤波系数a₁、a₂、b₀、b₁和b₂信号。然后，将这组信号写入滤波部分6内存储器的第二部分。结果，把滤波部分6的实际高侧截止频率大体上置成等于指令信号代表的所需截止频率。

如前所述，求均部分7使有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂，的总数增加一倍而无需扩大存储器部分3的容量。求均部分8使有用的不同组基本系数“α”与“β”的总数增加一倍而无需扩大存储器部分4的容量。

第三实施例

本发明的第三实施例类似于第一实施例(4～8)，下面说明其设计的变化。

图12是本发明第三实施例中数字滤波器的工作流程图。参照图12，在存储存器部分3和滤波部分6之间配备了对数求均部分(对数内推部分)9。此外，在存储器部分4和系数扩展部分5之间配备了对数求均部分(对数内推部分)10。

在指令信号代表的所需低侧截止频率不等于指定给存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率的情况下，内推处理按如下执行。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号，对数求均部分9按照对数求均处理，计算第一组和第二组中滤波器系数之间的平均滤波器系数。具体地说，把平均滤波器系数b₀[{(m-1)+m}/2]、b₁[{(m-1)+m}/2]、b₂[{(m-1)+m}/2]、a₁[{(m-1)+m}/2]和a₂[{(m-1)+m}/2]表示如下：

b₀[{(m-1)+m}/2]＝log{b₀(m-1)·b₀(m)}/2        (19)

b₁[{(m-1)+m}/2]＝log{b₁(m-1)·b₁(m)}/2        (20)

b₂[{(m-1)+m}/2]＝log{b₂(m-1)·b₂(m)}/2        (21)

a₁[{(m-1)+m}/2]＝log{a₁(m-1)·a₁(m)}/2        (22)

a₂[{(m-1)+m}/2]＝log{a₂(m-1)·a₂(m)}/2        (23)

式中的b₀(m-1)、b₁(m-1)、b₂(m-1)、a₁(m-1)和a₂(m-1)表示第一组中的滤波器系数，而b₀(m)、b₁(m)、b₂(m)、a₁(m)和a₂(m)表示第二组中的滤波器系数。

在指令信号代表的所需高侧截止频率不等于指定给存储器部分4中的各组预算基本系数“α”与“β”的截止频率的情况下，则内推处理执行如下。从存储器部分4读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定高于所需截止频率的某一截止频率的第二组预算基本系数信号。对数求均部分10按照对数求均处理，计算第一组与第二组中预算基本系数之间的平均基本系数。具体地说，把平均基本系数α[{(m-1)+m}/2]和β[{(m-1)+m}/2]表达如下：

α[{(m-1)+m}/2]＝log{α(m-1)·α(m)}/2        (24)

β[{(m-1)+m}/2]＝log{β(m-1)·β(m)}/2        (25)

式中的α(m-1)和β(m-1)表示第一组中的预算基本系数，α(m)与β(m)表示第二组中的预算基本系数。

对数求均部分9使有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂的总数增加一倍而无需扩大存储器部分3的容量。对数求均部分10使有用的不同组基本系数“α”与“β”的总数增加一倍而无需扩大存储器部分4的容量。对数求均部分9和10执行的对数求均处理对滤波部分6的截止频率变化有良好的审查能力。

下面说明本发明第三实施例中数字滤波器的整个工作状况。把代表所需截止频率的指令信号经输入部分1馈给判断部分2，后者判别指令信号代表的所需截止频率处于低频带(20Hz～100Hz)还是高频带(100Hz～20KH)。

在所需截止频率处于低频带(20Hz～100Hz)的情况下，判断部分2再判别所需截止频率是否等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某一截止频率。

当所需截止频率等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某一截止频率时，通过查表处理从存储器部分3读出对应于所需截止频率的一组滤波器系数a₁、a₂、b₀、b₁和b₂，信号，然后通过对数求均部分9发出该组信号并把它写入指定给低侧截止频率的滤波部分6内存储器的第一部分。结果，把滤波部分6的实际低侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分3中各种组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率时，执行如下内推处理。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号，并把第一和第二组信号馈给对数求均部分9，而后者按照对数均处理计算第一和第二组中滤波器系数之间的平均滤波器系数。然后，把一组算出的平均滤波器系数a₁、a₂、b₀、b₁和b₂信号写入滤波部分6内存储器的第一部分。结果，把滤波部分6的实际低侧截止频率大体上置成等于指令信号代表的所需截止频率。

在所需截止频率处于高频带(100Hz～20KHz)的情况下，判断部分2再次判别所需截止频率是否等于对应于存储器部分4中各组预算基本系数“α”与“β”的某个截止频率。

当所需截止频率等于对应于存储器部分4中各组预算基本系数“α”与“β”的某个截止频率时，就通过查表处理从存储器部分4读出指定给所需截止频率的一组预算基本系数“α”与“β”信号。此外，从存储器部分4还可读出PKG增益信号和PKG Q因子信号。然后，把读出的这组预算基本系数“α”与“β”信号、读出的PKG增益信号和读出的PKG Q因子信号经对数求均部分10发出并馈给系数扩展部分5，而后者根据预定的系数扩展算法，由这组预算基本滤波器系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分5产生算出的一组最终滤波器系数a₁、a₂、b₀、b₁和b₂，然后将这组信号写入指定给高侧截止频率的滤波部分6内存储器的第二部分。结果，将滤波部分6的实际高侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分4中各组预算基本系数“α”与“β”的截止频率时，内推处理执行如下。从存储器部分4读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号，并把第一和第二信号馈给对数均部分10，而后者按照对数求均处理，计算第一和第二组基本系数之间的平均基本系数。然后，将一组算出的平均基本系数“α”与“β”信号馈给系数扩展部分5。此外，还可先从存储器部分4读出PKG增益信号和PKGQ因子信号，然后把这些信号经对数求均部分10馈给系数扩展部分5，而后者按照预定的系数扩展算法，根据该组平均基本系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b。预定的系数扩展算法运用前述的扩展公式，根据基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分5产生这组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后将该组信号写入滤波部分6内存储器的第二部分。结果，将滤波部分6的实际高侧截止频率大体上置成等于指令信号代表的所需截止频率。

如前所述，对数求均部分9和10执行的对数均处理对滤波部分6的截止频率变化具有良好的审查能力。

第四实施例

本发明的第四实施例类似于第一实施例(图4-8)，下面说明其设计的变化。

图13是本发明第四实施例中数字滤波器的工作流程图。参照图13，在判断部分2和滤波部分6之间配备了存储器部分11和系数扩展部分5。此外，在判断部分2和滤波部分6之间配备了计算部分13。

在本发明的第四实施例中，滤波部分6的截止频率(即PKG的截止频率)发生变化的频率范围分成预定的低频带、中频带和高频带。在频率上，低频带低于中频带，后者又低于高频带。

存储器部分11存贮着几组预算基本系数“α”与“β”信号(见公式(12)和(13))，它们分别对应于中频带的不同截止频率。存储器部分11的后面接系数扩展部分12。

系数扩展部分按照预定的系数扩展算法，根据一组预算基本滤波器系数“α”与“β”、Q因子和增益“k”计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。Q因子和增益“k”可以预置或是变化。Q因子和增益“k”的信息可从外部设备(未示出)馈给。系数扩展部分12产生一组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号。

计算部分13按照预定的系数计算算法，根据所需截止频率、Q因子和增益“k”计算一组滤波器系数a₁、a₂、b₀、b₁和b₂。Q因子和增益“k”可以预置或是变量。Q因子和增益“k”的信息可从外部设备(未示出)馈给。计算部分13产生算出的一组a₁、a₂、b₀、b₁和b₂信号。

下面说明本发明第四实施例中数字滤波器的整个工作状况。将代表所需截止步骤的指令信号经输入部分1馈给判断部分2，后者判别指令信号代表的所需截止频率在低频带、中频带和高频带中存在于哪一频带。

在判断部分2判断所需截止频率处于低频带的情况下，响应于该所需截止频率访问存储器部分3，从而经查表处理从中读出一组对应于所需截止频率的滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后将该组a₁、a₂、b₀、b₁和b₂写入给定低侧截止频率的滤波部分6内存储器的第一部分。结果，把滤波部分6的实际低侧截止频率置成等于指令信号代表的所需截止频率。

在判断部分2判定所需截止频率处于中频带的情况下，就响应于该所需截止频率访问存储器部分11，从而经查表处理从中读出对应于该所需截止频率的一组预算基本系统“α”与“β”信号。此外，还可从存储器部分11读出PKG增益信号和PKG Q因子信号。然后，将读出的这组预算基本系数“α”与“β”、PKG增益信号和PKG Q因子信号馈给系数扩展部分12，而后者按照预定的系数扩展算法，根据这组预算基本滤波器系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分12产生这组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后把这组最终滤波器系数a₁、a₂、b₀、b₁和b₂信号写入指定给中/高侧截止频率的滤波部分6内存储器的第二部分。结果，把滤波部分6的实际中/高侧截止频率置成等于指令信号代表的所需截止频率。

在判断部分2判定所需截止频率处于高频带的情况下，判断部分2将所需截止频率通知计算部分13，此外，将增益“k”信号和Q因子信号馈给计算部分13。然后，计算部分13按照预定的系数计算算法，根据所需截止频率、Q因子和增益“k”计算一组滤波器系数a₁、a₂、b₀、b₁和b₂。Q因子和增益“k”可以预置或是变量。Q因子和增益“k”的信息可以从外部设备(未示出)馈给。计算部分13产生这组算出的系数a₁、a₂、b₀、b₁和b₂信号。接着，将这组算出的滤波器系数a₁、a₂、b₀、b₁和b₂信号写入滤波部分6内存储器的第二部分。结果，将滤波部分6的实际中/高侧截止频率置成等于指令信号代表的所需截止频率。

如前所述，当指令信号代表的所需截止频率处于低频带时，可通过访问存储器部分3的查表处理确定要置于滤波部分6中的滤波器系数，这样可避免因计算处理而可能使置于滤波部分6的滤波器系数发生差错。所以，滤波部分6能作精密的滤波处理。此外，还可减少计算工作量。

另一方面，当指令信号代表的所需截止频率处于中频带时，可通过访问存储器部分11的查表处理以及利用系数表达公式(7)～(11)中的公共项(公式(12)和(13))的系数扩展处理，确定要置于滤波部分6的滤波器系数。系数扩展处理足以让存储器部分11拥有较小的容量。

当指令信号代表的所需截止频率处于高频带时，可利用完整的计算处理确定要置于滤波部分6的滤波器系数，所以对于高频带中的截止频率而言，不必配备ROM来存贮几组滤波器系数信号。

第五实施例。

本发明的第五实施例类似于第四实施例(图13)，以下说明其设计的变化。

图14是本发明第五实施例中数字滤波器的工作流程图。参照图14，在存储器部分3和滤波部分6之间配备有求均部分(内推部分)7，还在存储器部分11和系数扩展部分12之间配备了求均部分(内推部分)8。求均部分7和8类似于图9中的求均部分。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率的情况下，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号。求均部分7计算第一第二组中滤波器系数之间的平均滤波器系数。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分11中各组预算基本滤波器系数“α”与“β”的截止频率的情况下，内推处理执行如下。从存储器部分11读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号。求均部分8计算第一和第二组中基本系数之间的平均基本系数。

下面说明本发明第五实施例中数字滤波器的工作状况。把代表所需截止频率的指令信号经输入部分1馈给判断部分2，后者判定指令信号代表的所需截止频率在预定的低、中和高频带中存在于哪一频带。

在所需截止频率处于低频带的情况下，判断部分2再判断所需截止频率是否等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某个截止频率。

当所需截止频率等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某个截止频率时，就通过查表处理从存储器部分3读出一组滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后将这组信号经求均部分7发出并写入指定给低侧截止频率的滤波部分6内存储器的第一部分。结果，将滤波部分6的实际低侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率时，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号，并把这两组信号馈给求均部分7，后者计算这两组中滤波器系数之间的平均滤波器系数。然后，将一组算出的平均滤波器系数a₁、a₂、b₀、b₁和b₂信号写入滤波部分6内存储器的第一部分。结果，将滤波部分6的实际低侧截止频率大体上置成等于指令信号代表的所需截止频率。

在所需截止频率处于中频带的情况下，判断部分2再判断所需截止频率是否等于对应于存储器部分11中各组预算基本系数“α”与“β”的某个截止频率。

当所需截止频率等于对应于存储器部分11中各组预算基本系数“α”与“β”的某个截止频率时，就通过查表处理从存储器部分11读出对应于所需截止频率的一组预算基本系数“α”与“β”信号。此外，还可从存储器部分11读出PKG增益和PKG Q因子信号。然后，把读出的这种预算基本系数“α”与“β”、PKG增益和PKG Q因子信号经求均部分8发出并馈给系数扩展部分12，后者按照预定的系数扩展算法，根据这种预算基本滤波器系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前扩展公式，根据预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分12产生一组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后将这组信号写入指定给中/高侧截止频率的滤波部分6内存储器的第二部分。结果，将滤波部分6的实际中/高侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分11中各组预算基本系数“α”与“β”的截止频率时，内推处理执行如下。从存储器部分11读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号，并将这两组信号馈给求均部分8，后者计算这两组中基本系数之间的平均基本系数，然后将一组算出的平均基本系数“α”与“β”馈给系数扩展部分12。此外，可先从存储器部分11读出PKG增益和PKG Q因子信号，再把这些信号经求均部分8馈给系数扩展部分12，而后者按照预定的系数扩展算法，根据这组平均基本系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系统扩展部分12产生这组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后将这组信号写入滤波部分6内存储器的第二部分。结果，将滤波部分6的实际中/高侧截止频率大体上置成等于指令信号代表的所需截止频率。

求均部分7使有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂的总数增加一倍而无需扩大存储器部分3的容量。求均部分8使有用的不同组基本系数“α”与“β”的总线增加一倍而无需扩大存储器部分11的容量。

第六实施例

本发明的第六实施例类似于第四实施例(图13)，下面说明其设计的变化。

图15是本发明第六实施例中数字滤波器的工作流程图。参照图15，在存储器部分3和滤波部分6之间配备了对数求均部分(对数内推部分)9，还在存储器部分11和系数扩展部分12之间配备了对数求均部分10。对数求均部分9和10类似于图12中的对数求均部分。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率的情况下，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给给高于所需截止频率的某一截止频率的第二组滤波器系数信号，对数求均部分9按照对数求均处理，计算这两组中滤波器系数之间的平均滤波器系数。

在指令信号代表的所需中侧截止频率不等于对应地存储器部分11中各组预算基本滤波器系数“α”与“β”的截止频率的情况下，内推处理执行如下。从存储器部分11读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号，对数求均部分10按照对数求均处理，计算这两种组中基本系数之间的平均基本系数。

下面说明本发明第六实施例中数字滤波器的工作状况。将代表所需截止频率的指令信号经输入部分1馈给判断部分2，后者判断指令信号代表的所需截止频率在预定的低、中和高频带中存在于哪一频带。

在所需截止频率处于低频带的情况下，判断部分2再判所需截止频率是否等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某个截止频率。

当所需截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的某个截止频率时，经查表处理从存储器部分3读出对应于所需截止频率的一组滤波器系数a₁、a₂、b₀、b₁和b₂信号，然后将该组信号经对数求均部分9发出并写入指定给低侧截止频率的滤波部分6内存储器的第一部分。结果，将滤波部分6的实际低侧截止频率置成等于指令信号代表的所需截止频率。

当所需截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率时，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号，并将这两组信号馈给对数请求均部分9，而后者按照对数求均处理，计算这两组中滤波器系数之间的平均滤波器系数，然后将这组算出的平均滤波器系数a₁、a₂、b₀、b₁和b₂信号写入滤波部分6内存储器的第一部分。结果，将滤波部分6的实际低侧截止频率大体上置成等于指令信号代表的所需截止频率。

在所需截止频率处于中频带的情况下，判断部分2再判断所需截止频率是否等于对应于存储器部分11中各组预算基本系数“α”与“β”的某个截止频率。

当所需截止频率等于对应于存储器部分11中各组预算基本系数“α”与“β”的某个截止频率时，经查表处理从存储器部分11读出对应于所需截止频率的一组预算基本系数“α”与“β”信号，还从存储器部分11读出PKG增益和PKG Q因子信号。然后，将读出的这组预算基本系数“α”与“β”、PKG增益和PKG Q因子信号经对数求均部分10发出并馈给系数扩展部分12，而后者按照预定的系数扩展算法，根据该组预算基本滤波器系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据预算基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩展部分12产生这组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号。然后将这组信号写入指定给中/高侧截止频率的滤波部分6内存储器的第二部分。结果，将滤波部分6的实际中/高侧截止频率置成等于指令信号代表的所需截止频率。

在所需截止频率不等于对应于存储器部分11中各组预算基本系数“α”与“β”的截止频率时，内推处理执行如下。从存储器部分11读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号，并将这两组信号馈给对数求均部分10，后者按照对数求均处理，计算这两组中基本系数之间的平均基本系数，然后把一组算出的平均基本系数信号馈给系数扩展部分12。此外，可先从存储器部分11读出PKG增益和PKG Q因子信号，并把这些信号经对数求均部分10馈给系数扩展部分12，而后者按照预定的系数扩展算法，根据这组平均基本滤波器系数“α”与“β”、PKG增益和PKG Q因子计算一组最终滤波器系数a₁、a₂、b₀、b₁和b₂。预定的系数扩展算法运用前述的扩展公式，根据基本系数“α”与“β”、Q因子和增益“k”计算最终滤波器系数a₁、a₂、b₀、b₁和b₂。扩展公式包括公式(7)～(11)。系数扩燕尾服部分12产生这组算出的最终滤波器系数a₁、a₂、b₀、b₁和b₂信号，再将这组信号写入滤波器6内存储器的第二部分。结果，将滤波部分6的实际中/高侧截止频率大体上置成等于指令信号代表的所需截止频率。

对数求均部分9和10执行的对数求均处理对滤波部分的截止频率变化提供了良好的审查能力。

第七实施例

本发明的第七实施例类似于第一实施例(图4～8)，下面说明其设计的变化。

图16是本发明第七实施例中数字滤波器的工作流程图。参照图16，在存储器部分3和滤波部分6之间配备了求均部分(内推部分)14，还在存储器部分4和系数扩展部分5之间配备了求均部分15。

求均部分14包括级联组合(串联组合)的第1至第N部分求均块，N表示等于或大于2的预定自然数。求均部分15包括级联组合的第1至第N部分求均块。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率下，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号。像图9中求均部分7设置的那样，求均部分14中的第1部分求均块计算这两组中滤波系数之间的平均滤波器系数。求均部分14中每个第2至第N部分求均块同样地针对输入的指定给两个相邻截止频率的滤波器系数计算平均滤波器系数。求均部分14中每个第1至第N部分求均块所执行的求均计算使用类似于公式(14)～(18)的公式。

在指令信号代表的所需高侧截止频率不等于对应于存储器部分4中各组预算基本滤波器系数“α”与“β”的截止频率时，内推处理执行如下。从存储器部分4读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号。如图9中求均部分8设置的那样，求均部分15中第1求均块计算这两组中基本系数之间的平均基本系数。求均部分15中每个第2至第N部分求均块针对输入的指定给两个相邻截止频率的基本系数同样计算平均基本系数。

本发明第七实施例中数字滤波器的工作状状基本上类似于本发明第二实施例中数字滤波器的工作状况(图9)求均部分14将有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂的总数乘上2N倍而不需扩大存储器部分3的容量，求均部分15则将有用的不同组基本系数“α”与“β”的总数乘上2N倍而无需扩大存储器部分4的容量。

第八实施例

本发明的第八实施例类似于第一实施例(图4～8)，下面说明其设计的变化。

图17是本发明第八实施例中数字滤波器的工作流程图。参照图17，在存储器部分3和滤波部分6之间配备了对数求均部分(对数内推部分)16，还在存储器部分4和系数扩展部分5之间配备了对数求均部分17。

对数求均部分16包括串级组合(串联组合)的第1至第N部分求均块，N表示等于或大于2的预定自然数。对数求均部分17包括串联组合的第1至第N部分对数求均块。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率下，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号。如图12中对数求均部分9设置的那样，对数求均部分16中的第1部分求均块计算这两组中滤波系数之间的平均滤波器系数。求均部分16中每个第2至第N部分求均块针对输入的指定给两个相邻截止频率的滤波器系数，同样计算平均滤波器系数。求均部分16中每个第1至第N部分求均块所执行的求均计算使用类似于公式(19)～(23)的公式。

在指令信号代表的所需高侧截止频率不等于对应于存储器部分4中各组预算基本滤波器系数“α”与“β”的截止频率情况下，内推处理执行如下。从存储器部分4读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号。如图12中对数求均部分10设置的那样，对数求均部分17中第1对数求均块计算这两组中基本系数之间的平均基本系数。对数求均部分17中每个第2至第N部分求均块针对输入的指定给两个相邻截止频率的基本系数同样计算平均基本系数，同样地计算平均基本系数。求均部分17中每个第1至第N部分对数求均块所执行的对数求均计算，运用类似于公式(24)与(25)的公式。

本发明第八实施例中数字滤波器的工作状状基本上类似于本发明第三实施例中数字滤波器的工作状况(图12)对数求均部分16将有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂的总数乘上2N倍而不需扩大存储器部分3的容量，对数求均部分17则将有用的不同组基本系数的总数乘上2N倍而无需扩大存储器部分4的容量。对数求均部分16和17所执行的对数求均处理对滤波部分6内的截止频率变化提供了良好的审查能力。

第九实施例

本发明的第九实施例类似于第一实施例(图13)，下面说明其设计的变化。

图18是本发明第九实施例中数字滤波器的工作流程图。参照图18，在存储器部分3和滤波部分6之间配备了求均部分(内推部分)18，还在存储器部分11和系数扩展部分12之间配备了求均部分19。

求均部分18包括级联组合(串联组合)的第1至第N部分求均块，N表示等于或大于2的预定自然数。求均部分19包括级联组合的第1至第N部分求均块。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率下，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及指定给高于所需截止频率的某一截止频率的第二组滤波器系数信号。如图9中求均部分7设置的那样，求均部分18中的第1部分求均块计算这两组中滤波系数之间的平均滤波器系数。求均部分18中每个第2至第N部分求均块针对输入的指定给两个相邻截止频率的滤波器系数同样地计算平均滤波器系数。求均部分18中每个第1至第N部分求均块所执行的求均计算使用类似于公式(14)～(18)的公式。

在指令信号代表的所需中间截止频率不等于对应于存储器部分11中各组预算基本滤波器系数“α”与“β”的截止频率时，内推处理执行如下。从存储器部分11读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号。如图9中求均部分8设置的那样，求均部分19中第1求均块计算这两组中基本系数之间的平均基本系数。求均部分19中每个第2至第N部分求均块针对输入的指定给两个相邻截止频率的基本系数同样计算平均基本系数。

本发明第九实施例中数字滤波器的工作状状基本上类似于本发明第四实施例中数字滤波器的工作状况(图14)。求均部分18将有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂的总数乘上2N倍而不需扩大存储器部分3的容量，求均部分18则将有用的不同组基本系数“α”与“β”的总数乘上2N倍而无需扩大存储器部分11的容量。

第十实施例

本发明的第十实施例类似于第四实施例(图13)，下面说明其设计的变化。

图19是本发明第十实施例中数字滤波器的工作流程图。参照图19，在存储器部分3和滤波部分6之间配备了对数求均部分(对数内推部分)20，还在存储器部分11和系数扩展部分12之间配备了对数求均部分21。

对数求均部分20包括级联组合的第1至第N部分对数求均块，N表示等于或大于2的预定自然数。对数求均部分21包括级联组合的第1至第N部分对数求均块。

在指令信号代表的所需低侧截止频率不等于对应于存储器部分3中各组滤波器系数a₁、a₂、b₀、b₁和b₂的截止频率时，内推处理执行如下。从存储器部分3读出指定给低于所需截止频率的某一截止频率的第一组滤波器系数信号以及高于所需截止频率的某一截止频率的第二组滤波器系数信号。如图12中对数求均部分9设置的那样，对数求均部分20中的第1对数求均块计算这两组中滤波系数之间的平均滤波器系数。求均部分20中每个第2至第N部分对数求均块针对输入的指定给两个相邻截止频率的滤波器系数同样地计算平均滤波器系数。求均部分16中每个第1至第N部分对数求均块所执行的对数求均计算运用类似于公式(19)～(23)的公式。

在指令信号代表的所需中间截止频率不等于对应于存储器部分11中各组预算基本滤波器系数“α”与“β”的截止频率时，内推处理执行如下。从存储器部分11读出指定给低于所需截止频率的某一截止频率的第一组预算基本系数信号以及指定给高于所需截止频率的某一截止频率的第二组预算基本系数信号。如图12中对数求均部分10设置的那样，对数求均部分21中第1对数求均块计算这两组中基本系数之间的平均基本系数。对数求均部分21中每个第2至第N部分对数求均块针对输入的指定给两个相邻截止频率的基本系数同样地计算平均基本系数。求均部分21中每个第1至第N部分对数求均块所执行的对数求均计算运用类似于公式(24)与(25)的公式。

本发明第十实施例中数字滤波器的工作状状基本上类似于本发明第六实施例中数字滤波器的工作状况(图15)。对数求均部分20将有用的不同组滤波器系数a₁、a₂、b₀、b₁和b₂的总数乘上2N倍而不需扩大存储器部分3的容量，对数求均部分21将有用的不同组基本系数“α”与“β”的总数乘上2N倍而无需扩大存储器部分11的容量。对数求均部分20和21所执行的对数求均处理对滤波部分6的截止频率变化具有良好的审查能力。

第十一实施例

本发明的第十一实施例类似于第一至第十一实施例之一，只是IIR滤波器是给定阶数型而不是二阶型而已。

第十二实施例

本发明第十二实施例类似于第一至第十实施例之一，只是PKG被置换成斜坡低通滤波器(SHL)、斜坡高通滤波器(SHH)、高通滤波器(HPF或低通滤波器(LPF)而已。

第十三实施例

本发明的第十三实施例类似于第二、第三、第五、第六、第七、第八、第九和第十实施例之一，只是求均处理在系数扩展处理后执行。

第十四实施例

本发明的第十四实施例类似于第一至第十三实施例，只是用CPU或构成滤波部分的其它硬件取代了DSP。

Claims (7)

1.一种滤波器，其特征在于包括：

第一装置，用于接收所需截止频率的数据；

第二装置，用于判别所需截止频率处于预定的低频带还是高频带，在频率上，预定的低频带低于高频带；

第三装置，用于存贮对应于预定低频带中不同截止频率的滤波器系数数据；

第四装置，用于存贮对应于预定高频带中不同截止频率的预算基本系数数据，而预算基本系数等于部分计算得出的值，以提供最终滤波器系数；

第五装置，用于根据预算基本系数经系数扩展处理而计算最终滤波器系数；

滤波部分；

第六装置，在第二装置判定所需截止频率处于预定低频带的情况下，用于从第三装置读出对应于所需截止频率的滤波器系数数据，并将该数据置于滤波部分；以及

第七装置，在第二装置制造所需截止频率处于预定高频带的情况下，用于从第四装置读出对应于所需截止频率的预算基本系数数据，令第五装置根据读出的预算基本系数计算最终滤波器系数，并将算出的最终滤波器系数数据置于滤波部分。

2.如权利要求1所述的滤波器，其特征在于进一步包括：第一内推装置，用于针对从第三装置读出的数据所代表的滤波器系数执行内推；及第二内推装置，用于针对从第四装置读出的数据或第五装置算出的最终滤波器系数执行内推。

3.如权利要求1所述的滤波器，其特征在于进一步包括：第一内推装置，用于针对从第三装装置读出的数据所代表的滤波器系数执行对数内推；及第二内推装置，用于针对从第四装置读出的数据或第五装置算出的最终滤波器系数执行对数内推。

4.如权利要求2所述的滤波器，其特征在于第一与第二内推装置各自包括N个执行双重内推的部分内推装置，而N表示等于或大于2的预定自然数。

5.如权利要求3所述的滤波器，其特征在于第一与第二对数内推装置各自包括N个执行双重对数内推的部分对数内推装置，而N表示等于或大于2的预定自然数。

6.一种获得滤波器系数的方法，其特征在于所述方法包括以下步骤：

1)接收所需截止频率数据；

2)判定所需截止频率处于预定的低频带还是高频带，所述低频带在频率上低于所述高频带；

3)在步骤2)判定所需截止频率处于预定低频带的情况下，从第一存储器部分读出对应于所需截止频率的滤波器系数数据，并将所述滤波器系数数据置于滤波部分；以及

4)在步骤2)判定所需截止频率处于预定高频带的情况下，从第二存储器出对应于所需截止频率的预算基本系数数据，根据读出的预算基本系数经系数扩展处理来计算最终滤波器系数，并将算出的最终滤波器系数数据置于滤波部分。

7.一种滤波器装置，其特征在于包括：

第一装置，用于判断所需截止频率处于预定的低频带还是高频带，预定的低频带在频率上低于高频带；

第二装置，用于存贮对应于预定低频带中不同截止频率的滤波器系数数据；

第三装置，用于存贮对应于预定高频带中不同截止频率的预算基本系数数据，而预算基本系数等于部分计算得出的值，以提供最终滤波器系数；

滤波部分；

第四装置，在第一装置判定所需截止频率处于预定的低频带的情况下，从第二装置读出对应于所需截止频率的滤波器系数数据，并把所述滤波器系数数据置于滤波部分；以及

第五装置，在第一装置判定所需截止频率处于预定的高频带的情况下，从第三装置读出对应于所需截止频率的预算基本系数数据，根据读出的预算基本系数经系数扩展处理来计算最终滤波器系数，并将算出的最终滤波器系数数据置于滤波部分。

Images