CN1658180A - 总线系统及其方法 - Google Patents

总线系统及其方法 Download PDF

Info

Publication number
CN1658180A
CN1658180A CN2005100082943A CN200510008294A CN1658180A CN 1658180 A CN1658180 A CN 1658180A CN 2005100082943 A CN2005100082943 A CN 2005100082943A CN 200510008294 A CN200510008294 A CN 200510008294A CN 1658180 A CN1658180 A CN 1658180A
Authority
CN
China
Prior art keywords
bus
read
main equipments
many main
bus system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100082943A
Other languages
English (en)
Other versions
CN100481056C (zh
Inventor
曹奇源
金钟镐
罗海英
辛宗哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1658180A publication Critical patent/CN1658180A/zh
Application granted granted Critical
Publication of CN100481056C publication Critical patent/CN100481056C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D15/00—Printed matter of special format or style not otherwise provided for
    • B42D15/0006—Paper provided with guiding marks, e.g. ruled, squared or scaled paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种总线系统包括总线判定器和多台主设备。总线判定器将总线控制赋予多台主设备中的一台。当具有总线控制的主设备发出读命令时，将总线控制移交给所述多台主设备的另一台，从而增加了总线系统的效率。一种方法包括发送读命令、和在收到读命令的响应前将总线控制移交给所述多台主设备的另一台。

Description

总线系统及其方法
技术领域
本发明一般涉及总线系统及其方法，并具体地涉及包含高效率带宽的总线系统及其方法。
背景技术
现有的单片系统(SOC)在单芯片板上可包含多块集成电路芯片。现有的SOC在研发期间可包含上市时间作为因素。为了减少现有SOC的上市时间，知识产权(IP)核心可被复用(即循环使用)。复用IP核心可改进新SOC设备的可靠性，这是因为被选为复用的IP核心可来自发挥作用的SOC，故复用IP核心正确工作的可能性很高。
一总线系统可被选择用于一SOC，以在SOC内提供IP核心间的通信(即数据传送)。现有总线系统可包含基于先进微控制器总线架构(AMBA)的先进高性能总线(AHB)系统。总线系统还可包含硅底板(SB)微型网络。该SB微型网络可基于开放核心协议(OCP)。由于总线系统可包含OCP和AMBA两者，故在总线系统内存在着协议间(例如OCP和AMBA间)互译的需求。
图1表示现有AHB系统150的框图。
参照图1，该AHB系统150可包含主设备100/102/104、辅设备120/122/124/126、判定器110、解码器118和复用器112/114/118。
主设备100/102/104为了对辅设备120/122/124/126进行数据的读或写而从判定器110请求总线占用(即总线控制或总线带宽、在其上传送数据)。判定器110基于主设备100/102/104间的优先级和请求时哪个主设备占用总线、响应于该总线请求而将总线占用赋予主设备100/102/104之一。被赋予了总线占用的主设备(即总线主设备)可对辅设备120/122/124/126之一读或写数据。一旦被指定为总线主设备，则该总线主设备可在总线上传送数据，直到其数据传送完毕。当总线主设备在总线上传送数据时，存在着处于待机状态的主设备(即请求了总线占用的主设备)队列。
另一现有OCP总线系统可能与图1的上述AHB总线系统150作用原理不同。AHB系统可包含控制总线直到其数据传送完毕的总线主设备，而OCP总线系统则仅允许总线主设备在读操作期间(即不在写操作期间)控制总线直到其数据传送完毕。因而，当总线主设备在现有的OCP总线系统中生成写命令时，首先传送数据的读命令(即为了获得与写命令关联的数据)，而主设备可将总线控制移交给新的主设备(即待机队列中优先级最高的主设备)。而且，响应于读命令而传送的数据可通过代理而发至主设备(即生成读命令的主设备)。因而，现有的OCP总线系统可比现有的AHB总线系统(即图1的AHB总线系统150)更高效。
图2示出了包含OCP总线系统的现有SB微型网络250的框图。
参照图2，SB微型网络250可包含主设备202/204/206、协议变换器208/210/212、代理214/216/218和SB总线200。
参照图2，主设备202/204/206可基于与AHB系统关联的AMBA协议而指定。主设备202/204/206为了在AMBA协议和OCP间进行来回变换而可分别连接至协议变换器208/210/212。协议变换器208/210/212可通过SB微型网络内含的代理214/216/218而连接至SB总线200。代理214/216/218可通过SB总线200而彼此连接，从而允许在主设备202/204/206间数据传送。代理214/216/218可将读命令从主设备202/204/206传送至辅设备(未图示)，而数据可响应读命令而从辅设备传送至主设备202/204/206。
各主设备202/204/206可通过代理214/216/218而连接至SB总线200，而主设备的数量可限制SB总线200的时钟频率。
现有的SOC可包含多台主设备和辅设备。若其中各主设备和辅设备(即IP核心)连接至总线(例如SB总线200)，则总线的时钟频率会降低。进而，外接至总线(例如SB总线200)的代理(例如代理214/216/218)的数量会增大总线的物理尺寸。
解决上述问题的现有方法可包括将多台主设备分组为数块作为子系统(即将执行相同功能的主设备分组)，该子系统连接至总线。因而，由于各组主设备可仅有一台主设备与总线连接，并非各主设备各自连接至总线，故可减少连接至总线的数量。然而，上述解决方案由于总线分组内在给定时间仅有一台主设备可通过该组而连接至总线，故需要在该总线分组内的判定。
图3示出了另一现有总线系统350的框图。
参照图3，总线系统350可基于AHB系统310中的AMBA协议，并可包含通过代理302访问的OCP SB总线300。
AHB系统310可包含主设备312/314/316、判定器318、和协议变换器320。判定器318可控制主设备312/314/316的总线连接。协议变换器320可对于由判定器318选择的主设备(例如主设备312/314/316)而变换协议(例如从AMBA至OCP或从OCP至AMBA)并通过代理302将所选择的主设备连接至SB总线300。主设备312/314/316可基于AMBA协议。判定器318允许所选择的主设备占用总线(即成为总线主设备)直到数据传送完毕(即不管对于写和/或读命令)。包含多个协议的现有总线判定方法无法在总线主设备的数据操作完毕前将总线(例如SB总线300)的控制移交给新的总线主设备。也就是说，不可能分离命令阶段(即请求数据传送)和响应阶段(即从读命令接收数据和/或发出所写的数据)。因而，在包含协议变换的系统中不可能有分离的优点(例如包含于没有协议变换的使用OCP的现有系统中)。因而，当多台主设备试图占用总线(即成为总线主设备)时，会增加从主设备请求的滞后时间(即响应时间)，这导致了现有总线系统中的恶化(即效率损失)。
发明内容
本发明的一个示例实施例是一种总线系统，包括总线判定器，其选择多台主设备中的第一台，按第一协议在总线上传送数据，所述总线判定器从所述多台主设备中的第一台接收读命令并在收到所述读命令的响应前将总线控制移交给所述多台主设备中的第二台。
本发明的另一示例实施例是一种总线系统，包括与开放核心协议(OCP)关联的总线、与先进微控制总线架构(AMBA)协议关联的多台主设备、在所述多台主设备间移交总线控制的总线判定器、和在OCP和AMBA协议间变换数据的协议变换器。
本发明的另一示例实施例是一种总线系统，包括判定器，其响应于总线请求而将总线控制赋予多台主设备中的一台，和生成表明将总线控制赋予所述多台主设备中的一台的总线占用通知信号，并将读信息从所述总线传送至所述多台主设备中的一台，响应于总线占用通知信号而将所述多台主设备中的一台与所述总线连接的复用器，和将所述读信息数据传送至所述多台主设备中的一台的逆复用器。
本发明的另一示例实施例是一种多台主设备以开放核心协议(OCP)来占用总线的判定方法，包括请求所述多台主设备中的一台的总线占用，将所述总线占用赋予所述多台主设备中的一台，通过所述总线传送所述多台主设备中的一台的第一操作、和将总线控制移交给所述多台主设备的另一台。
本发明的另一示例实施例是一种传送数据的方法，包括从带有总线控制的主设备发送读命令、接收对读命令的响应：将所述响应存储于总线判定器并将所述响应发至所述主设备，所述主设备在发送所述读命令和接收所述响应期间的给定时段内没有总线控制。
本发明的另一示例实施例是一种传送数据的方法，包括从带有总线控制的第一主设备发送读命令，将总线控制移交给第二主设备，接收对所述读命令的响应，并将所述响应发送至所述第一主设备。
本发明的另一示例实施例是一种总线系统，包括总线判定器，其在给定时间将总线控制分配给多台主设备中的一台，所述总线判定器当所述多台主设备中的一台发出读命令时无须等待响应读命令即移交总线控制。
附图说明
通过参照附图而对示例实施例进行详细的描述，本发明将会变得更加清楚，其中：
图1示出了现有先进高性能总线(AHB)系统的框图。
图2示出了包含开放核心协议(OCP)总线系统的现有硅底板(SB)微型网络的框图。
图3示出了另一现有总线系统的框图。
图4示出了根据本发明的示例实施例的总线系统的框图。
图5示出了基于图4的总线系统的信号的时序图。
图6示出了在图5所示操作期间存储于先入先出(FIFO)存储器的数据。
具体实施方式
以下，参照附图来说明本发明的示例实施例。
在所有的图中相同的附图标记用来表示相同的元素。
图4示出了根据本发明的示例实施例的总线系统450的框图。
参照图4，在本发明的另一示例实施例中，总线系统450可包含主设备402/404/406、复用器420、总线判定器410、逆复用器422和/或协议变换器424。
在本发明的另一示例实施例中，主设备402/404/406可基于至少开放核心协议(OCP)和先进微控制总线架构(AMBA)协议之一。
在本发明的另一示例实施例中，总线判定器410可连接至主设备402/404/406、复用器420、逆复用器422和协议变换器424。
在本发明的另一示例实施例中，总线判定器410可包含第一有限状态机(FSM)412、第二FSM414和先入先出(FIFO)存储器416。第一FSM412可连接至主设备402/404/406、第二FSM414和/或复用器420。第一FSM412可接收总线赋予信号BGNT1/BGNT2/BGNT3之一，其可响应于分别从主设备402/404/406接收的总线请求信号BREQ1/BREQ2/BREQ3之一而将主设备402/404/406之一指定为总线主设备。FSM412可将指明主设备402/404/406之一现在是总线主设备的总线占用通知信号BOI应用于复用器420和第二FSM414。
在本发明的另一示例实施例中，第二FSM414可连接至第一FSM412、FIFO存储器416和/或协议变换器424。第二FSM414可从第一FSM412接收总线占用通知信号BOI。在读命令的执行期间，FSM412可将压栈命令FPUSH输出至FIFO存储器416，以将读信息存储于FIFO存储器416。该读信息可包含总线主设备的识别和应读数据的脉冲串(burst)尺寸。
若从协议变换器424收到了读信息，则第二FSM414可判断读信息的容量并当数据完全传送至主设备时(即当读命令完成执行时)，将弹出命令FPOP输出至FIFO存储器416，以清除先前的读信息。
在本发明的另一示例实施例中，FIFO存储器416可连接至第二FSM414和/或逆复用器422。FIFO存储器416可响应于压栈命令FPUSH而存储总线主设备(例如主设备402/404/406之一)的读信息，或响应于从第二FSM414提供的弹出命令FPOP而清除读信息。
在本发明的另一示例实施例中，FIFO存储器416可应用一传送路径通知信号TPI。该传送路径通知信号TPI可指令FIFO存储器416响应于从第二FSM414收到的压栈命令FPUSH而将读信息输出至逆复用器422。传送路径通知信号TPI可包含与可接收该读信息的总线主设备关联的信息。
在本发明的另一示例实施例中，复用器420可连接至主设备402/404/406、第一FSM412和/或协议变换器424。
在本发明的另一示例实施例中，复用器420可基于从第一FSM412收到的总线占用通知信号BOI而将所选主设备(例如主设备402/404/406之一)的数据传送至协议变换器424。
在本发明的另一示例实施例中，逆复用器422可连接至FIFO存储器416、主设备402/404/406和/或协议变换器424。
在本发明的另一示例实施例中，逆复用器422可基于从FIFO存储器416收到的传送路径通知信号TPI而将协议变换器424的数据SDATA传送至总线主设备。
在本发明的另一示例实施例中，协议变换器424可连接至OCP总线OCPB、复用器420、逆复用器422和/或第二FSM414。
在本发明的另一示例实施例中，协议变换器424可将从复用器420收到的数据变换成符合OCP的数据并将符合的OCP数据供给OCP总线OCPB。进而，协议变换器424可将变换后的(即从基于来自总线主设备的读命令从辅设备通过OCP总线OCPB传送来的读信息变换的)数据应用于逆复用器422和第二FSM414。
图5示出了基于图4的总线系统450的信号的时序图。
参照图4，在本发明的另一示例实施例中，主设备402和404可执行读命令、同时主设备406可执行写命令。
图6示出了在图5所示操作期间存储于FIFO存储器416的数据。
参照图5和6，在本发明的另一示例实施例中，主设备402和404可分别在时刻t0和t1处将读总线请求信号RD_BREQ1和RD_BREQ2应用于第一FSM412，同时主设备406可在时刻t3处将写总线请求信号WR_BREQ3应用于第一FSM412。若第一FSM412在时刻t1处允许主设备402的总线占用(即总线控制)，则主设备402(即总线主设备)可在包含t1、t2和t3的时段通过复用器420仅将读命令传送至OCP总线OCPB。在包含t1、t2和t3的时段期间，第一FSM412可输出总线占用通知信号BOI，其可通知第二FSM414和复用器420该主设备402是新总线主设备。复用器420可通过协议变换器424将读命令从主设备402传送至总线OCPB。第二FSM414可在t3时刻处将压栈命令FPUSH应用于FIFO存储器416，从而将主设备402的读信息(即读数据)存储于FIFO存储器416。在t3时刻处，FIFO存储器416可基于从第二FSM414收到的压栈命令FPUSH而存储主设备402的读信息M1(即在图6的604中)。
在图6的604中，当在t3时刻处主设备402的读信息M1置于FIFO存储器416的顶部(即在FIFO堆栈的顶部)时，FIFO存储器416可在t3时刻处将传送路径通知信号TPI发至主设备402和逆复用器422。因而，来自外部辅设备(即读命令请求数据的设备)的第一读数据(即读信息M1)可通过逆复用器422传送至主设备404(即下一总线主设备)。
在本发明的另一示例实施例中，在t3时刻处，若主设备402的总线占用终止(即将主设备404/406之一设为下一总线主设备)，则第一FSM412可在包含t3和t4的时间间隙期间将主设备404设为下一总线主设备。主设备404可在包含t3和t4的时间间隙期间通过复用器420将读命令传送至OCP总线OCPB。在含t3和t4的时间间隙期间，第一FSM412可输出总线占用通知信号BOI，从而通知第二FSM414和复用器420该主设备404是总线主设备。复用器420可通过协议变换器424将读命令从主设备404传送至OCP总线OCPB。第二FSM414可在t4时刻处将压栈命令FPUSH应用于(即发至)FIFO存储器416，从而将主设备404的读信息(即由读命令请求的读数据)存储于FIFO存储器416。在t4时刻处，FIFO存储器416可响应于从第二FSM414收到的压栈命令FPUSH而存储主设备404的读信息M2，如图6的606所示。
在本发明的另一示例实施例中，在t4时刻处，若主设备404的总线占用终止，则第一FSM412可将总线占用赋予主设备406(即主设备406成为新总线主设备)，而主设备406可在t4～t6的时间间隙期间完成写命令。在t4～t6的时间间隙期间(即写操作时段)，可不改变存储于FIFO存储器416的数据。
在本发明的另一示例实施例中，当在t3时刻处将传送路径通知信号TPI分配给第一主设备402，从辅设备(例如读命令被寻址的存储器设备)收到的读信息(即响应于读命令而发出的数据)可通过逆复用器422传送至主设备402。
在本发明的另一示例实施例中，读信息可在图5所示的t5～t6′的时间间隙期间通过逆复用器422从辅设备传送至主设备402。在此情形中，第二FSM414可确定读信息的容量(即尺寸)并在读信息的传送终止的t6′时刻将弹出命令FPOP发至FIFO存储器416。响应于在t6′时刻处的弹出命令FPOP，在t7时刻处从FIFO存储器416输出主设备402的读信息M1以后，存储于FIFO存储器416的读信息(即所读数据)可被存储，如图6的608所示(即从606的数据排列中去除主设备402的第一读信息M1、并将主设备404的第二读信息M2置于数据排列的顶部，如608所示)。
在本发明的另一示例实施例中，在608中当t7时刻处FIFO存储器416顶部的读信息M2被分配给主设备404(即读信息M2是响应于来自主设备404的读命令而收到的数据)时，可将传送路径通知信号TPI发至逆复用器422(即指明主设备404是新总线主设备)。从FIFO存储器416输出的下一数据可通过逆复用器422而发至主设备404。
在本发明的另一示例实施例中，若在t7时刻处从主设备404对应的辅设备传送主设备404所需的读信息，则第二FSM414可确定读信息(即响应于读命令由主设备404发出的数据)的容量(即尺寸)并在收到读信息后，将弹出命令FPOP发至FIFO存储器416。
在本发明的另一示例实施例中，若在t7′时刻已完全地传送了读信息，则第二FSM414可将弹出命令FPOP发至FIFO存储器416且FIFO存储器416可清除(即初始化或去除)置于FIFO存储器416顶部的读信息M2，如610所示。参照时刻t8和/或图6的610，当清除了FIFO存储器416时，可将TPI值置为NULL态，这是因为不可能有具有读和/或写命令的剩余的主设备。
在本发明的另一示例实施例中，包含第一协议和第二协议的总线系统可分成一传送阶段和一响应阶段。在一例中，包含OCP和AMBA协议的总线系统可分成一传送阶段和一响应阶段，从而可得到现有的仅包含OCP的系统较之包含OCP和其他协议两者的系统的优势。
在本发明的另一示例实施例中，上述示例实施例可通过管线操作而减少来自主设备的命令(例如写命令、读命令等……)的传送次数(即并列地进行更多的命令)。
尽管像这样说明了本发明的示例实施例，但很明显这些实施例有很多做出改变的途径。例如，上述协议(OCP、AMBA等)仅供示例，而在任何示例实施例中可包含熟知的总线协议。而且，在示例实施例中说明的给定数量的部件(例如主设备、辅设备、代理等)仅是作为示例而包含的，并可使用任意数量的任意部件。进而，上述读命令可表示对数据(例如获得写操作和读命令的一部分的数据等)的任何请求。
这些改变不应被认为是脱离了本发明的示例实施例的精神和范围，而对本领域技术人员来说所有这些修改都包含在所附权利要求书的范围内。

Claims (52)

1.一种总线系统，包括：
一总线判定器，其选择多台主设备中的第一台，按第一协议在总线上传送数据，所述总线判定器从所述多台主设备中的第一台接收读命令，并在响应于收到所述读命令之前将总线控制移交给所述多台主设备中的第二台。
2.根据权利要求1所述的总线系统，进一步包括：
一协议变换器，用于当所述第一协议是开放核心协议而第二协议不是开放核心协议时，变换与所述多台主设备关联的所述第二协议。
3.根据权利要求2所述的总线系统，其中所述协议变换器连接在所述总线和所述总线判定器之间。
4.根据权利要求1所述的总线系统，其中所述总线判定器在将所述读命令从所述总线判定器发至所述总线后将总线控制移交给所述多台主设备中的第二台
5.根据权利要求4所述的总线系统，其中当响应于所述总线判定器收到所述读命令时所述总线判定器将总线控制移交给所述多台主设备中的第一台。
6.根据权利要求1所述的总线系统，其中所述多台主设备中的第一台具有总线控制，直到写命令和写数据在写操作期间通过所述总线判定器传送至所述总线。
7.根据权利要求1所述的总线系统，其中所述总线判定器存储与来自所述多台主设备中的第一台的至少一读命令关联的读信息。
8.根据权利要求7所述的总线系统，其中所述读信息至少包括响应于所述读命令而收到的所述读信息的识别和脉冲串尺寸之一。
9.根据权利要求1所述的总线系统，其中所述总线判定器包括：
一总线赋予单元，用于响应于来自所述多台主设备中的第二台的总线控制的请求而将总线控制分配给所述多台主设备的第二台，并生成所述多台主设备中的第二台的信息的总线占用通知信号；
一复用器，其响应于所述总线占用通知信号而将所述多台主设备中的第二台连接至所述总线；和
一逆复用器，其将所述读信息传送至所述多台主设备中的第二台。
10.根据权利要求9所述的总线系统，其中所述总线赋予单元包括：
一第一电路，其响应于来自所述多台主设备中的第二台的所述总线占用的请求而将总线控制分配给所述多台主设备中的第二台，并生成所述总线占用通知信号；和
一读数据处理器，其响应于所述总线占用通知信号而在读操作期间存储读信息，将传送路径通知信号应用于逆复用器，并当从所述总线收到读信息时允许将读信息传送至所述多台主设备中的第二台。
11.根据权利要求10所述的总线系统，其中所述读信息至少包括响应于所述读命令而收到的所述读信息的识别和脉冲串尺寸之一。
12.根据权利要求10所述的总线系统，其中所述传送路径通知信号是基于所述读信息的。
13.根据权利要求10所述的总线系统，其中所述读数据处理器包括：
一读信息存储器，其存储所述读信息并输出所述传送路径通知信号；和
一第二电路，其将所述第一控制信号应用于读信息存储器以将所述读信息存储于所述信息存储器，并将第二控制信号应用于所述信息存储器以清除存储于所述读信息存储器的读信息。
14.根据权利要求13所述的总线系统，其中所述读信息存储器是先入先出存储器。
15.根据权利要求13所述的总线系统，其中所述第二电路是有限状态机。
16.根据权利要求10所述的总线系统，其中所述第一电路是有限状态机。
17.根据权利要求1所述的总线系统，其中所述多台主设备的至少一台是基于先进微控制总线架构的IP核心。
18.根据权利要求1所述的总线系统，其中所述读命令是写命令的一部分，所述部分请求数据写入写命令。
19.一种总线系统，包括：
一与开放核心协议关联的总线；
一与先进微控制总线架构协议关联的多台主设备；
一在所述多台主设备间移交总线控制的总线判定器；和
一在开放核心协议和先进微控制总线架协议间变换数据的协议变换器。
20.根据权利要求19所述的总线系统，其中所述总线判定器在读操作期间存储与所述多台主设备的至少一台关联的读信息。
21.根据权利要求19所述的总线系统，其中所述多台主设备中的一台保持总线控制，直到在写操作期间收到写命令和写数据。
22.根据权利要求19所述的总线系统，其中所述多台主设备中的一台保持总线控制，直到在读操作期间收到读命令。
23.根据权利要求19所述的总线系统，其中所述总线判定器包括：
一总线赋予部件，其响应于来自所述多台主设备中的一台的总线控制的请求而将总线控制分配给所述多台主设备中的一台，并生成所述多台主设备中的一台的总线占用通知信号；
一复用器，其响应于所述总线占用通知信号而将所述多台主设备中的一台连接至所述总线；和
一读数据处理器，其响应于所述总线占用通知信号而在读操作期间存储读信息，并将所述读信息传送至所述多台主设备中的一台。
24.根据权利要求23所述的总线系统，其中所述读数据处理器包括：
一读信息存储器，其存储所述读信息并输出所述传送路径通知信号；和
一电路，其将第一控制信号应用于所述读信息存储器以将所述读信息存储于所述信息存储器，并将第二控制信号应用于所述信息存储器以清除存储于所述读信息存储器的读信息；和
一逆复用器，其将所述读信息传送至所述多台主设备中的一台。
25.根据权利要求24所述的总线系统，其中所述读信息存储器是先入先出存储器。
26.根据权利要求24所述的总线系统，其中所述电路是有限状态机。
27.根据权利要求23所述的总线系统，其中所述总线赋予单元是有限状态机。
28.根据权利要求19所述的总线系统，其中所述读命令是写命令的一部分，所述部分请求数据写入写命令。
29.一种总线系统，包括：
一判定器，其响应于总线请求而将总线控制赋予多台主设备中的一台、生成表明将总线控制赋予所述多台主设备中的一台的总线占用通知信号，并将读信息从所述总线传送至所述多台主设备中的一台；
一响应于总线占用通知信号而将所述多台主设备中的一台与所述总线连接的复用器；和
一将所述读信息数据传送至所述多台主设备中的一台的逆复用器。
30.根据权利要求29所述的总线系统，其中所述判定器在读操作期间顺序存储与所述多台主设备的至少一台关联的读信息。
31.根据权利要求30所述的方法，其中所述读信息包括替代主设备的识别和由所述另一主设备读出的读信息的脉冲串尺寸。
32.根据权利要求29所述的总线系统，其中所述判定器包括：
一总线赋予部件，其响应于来自所述多台主设备中的一台的总线控制的请求而将总线控制分配给所述多台主设备中的一台，并生成所述多台主设备中的一台的总线占用通知信号；和
一读数据处理器，其响应于所述总线占用通知信号而在读操作期间存储读信息，并将传送路径通知信号应用于逆复用器，以控制将所述读信息传送至所述多台主设备中的一台。
33.根据权利要求32所述的总线系统，其中所述读数据处理器包括：
一读信息存储器，其存储读信息并生成所述传送路径通知信号；和
一电路，其将所述读信息存储于所述信息存储器，并当一部分被输出至所述多台主设备中的一台时清除所述存储的读信息的一部分。
34.根据权利要求33所述的总线系统，其中所述读信息存储器是先入先出存储器。
35.根据权利要求33所述的总线系统，其中所述电路是有限状态机。
36.根据权利要求32所述的总线系统，其中所述总线赋予单元是有限状态机。
37.根据权利要求30所述的总线系统，其中所述读命令是写命令的一部分，所述部分请求数据写入写命令。
38.一种多台主设备以开放核心协议来占用总线的判定方法，包括：
请求所述多台主设备中的一台的总线占用；
将所述总线占用赋予所述多台主设备中的一台；
通过所述总线传送所述多台主设备中的一台的第一操作；和
将总线控制移交给所述多台主设备的另一台。
39.根据权利要求38所述的方法，其中所述第一操作至少是写命令和读命令之一。
40.根据权利要求38所述的方法，进一步包括：
在所述多台主设备所使用的协议和开放核心协议间变换。
41.根据权利要求40所述的方法，其中所述协议是先进微控制总线架构协议。
42.根据权利要求38所述的方法，其中所述多台主设备中的一台保持总线占用，直到在写操作期间在所述总线上发出写命令和写数据。
43.一种传送数据的方法，包括：
从带有总线控制的主设备发送读命令；
接收对读命令的响应并将所述响应存储于总线判定器；和
将所述响应发至所述主设备，所述主设备在发送所述读命令和接收所述响应期间的给定时段内没有总线控制。
44.根据权利要求43所述的方法，其中所述读命令是写命令的一部分，所述部分请求数据写入写命令。
45.一种传送数据的方法，包括：
从带有总线控制的第一主设备发送读命令；
将总线控制移交给第二主设备；
接收对所述读命令的响应；和
将所述响应发至所述第一主设备。
46.根据权利要求45所述的方法，其中所述读命令是写命令的一部分，所述部分请求数据写入写命令。
47.一种总线系统，包括：
一总线判定器，其在给定时间将总线控制分配给多台主设备中的一台，所述总线判定器当所述多台主设备中的一台发出读命令时无须等待响应读命令即移交总线控制。
48.根据权利要求47所述的总线系统，其中所述读命令是写命令的一部分，所述部分请求数据写入写命令。
49.根据权利要求47所述的总线系统，其中所述总线判定器当所述读命令完成所述总线上的传送时将控制移交给所述多台主设备的另一台。
50.一种总线系统，其执行根据权利要求38所述的方法。
51.一种总线系统，其执行根据权利要求43所述的方法。
52.一种总线系统，其执行根据权利要求45所述的方法。
CNB2005100082943A 2004-02-20 2005-02-21 总线系统及其方法 Active CN100481056C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040011427A KR101089324B1 (ko) 2004-02-20 2004-02-20 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
KR11427/04 2004-02-20
KR11427/2004 2004-02-20

Publications (2)

Publication Number Publication Date
CN1658180A true CN1658180A (zh) 2005-08-24
CN100481056C CN100481056C (zh) 2009-04-22

Family

ID=34420709

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100082943A Active CN100481056C (zh) 2004-02-20 2005-02-21 总线系统及其方法

Country Status (6)

Country Link
US (1) US7412550B2 (zh)
JP (1) JP4785112B2 (zh)
KR (1) KR101089324B1 (zh)
CN (1) CN100481056C (zh)
DE (1) DE102005009174B4 (zh)
GB (1) GB2411266B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113515477A (zh) * 2020-04-09 2021-10-19 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034494B1 (ko) * 2004-02-11 2011-05-17 삼성전자주식회사 개방형 코어 프로토콜을 기반으로 하는 버스 시스템
US7768908B2 (en) * 2004-04-15 2010-08-03 Cameron International Corporation Systems and methods of providing redundant communication to an electronic device
JP4222251B2 (ja) * 2004-04-27 2009-02-12 ソニー株式会社 バス調停装置およびバス調停方法
KR100694095B1 (ko) * 2005-03-05 2007-03-12 삼성전자주식회사 버스 연결 방법 및 장치
US7376780B2 (en) * 2005-10-31 2008-05-20 Lsi Corporation Protocol converter to access AHB slave devices using the MDIO protocol
FR2894696A1 (fr) * 2005-12-14 2007-06-15 Thomson Licensing Sas Procede d'acces a un bus de transmission de donnees, dispositif et systeme correspondant
EP1977566B1 (de) * 2006-01-27 2017-03-15 FTS Computertechnik GmbH Zeitgesteuerte sichere kommunikation
KR100839593B1 (ko) * 2006-09-29 2008-06-19 한국전자통신연구원 온칩 네트워크의 병렬성을 높이기 위한 슬레이브 네트워크인터페이스 회로 및 그 시스템
US8325599B2 (en) * 2007-03-23 2012-12-04 Panasonic Corporation Communication system and communication method
US20090307401A1 (en) * 2008-05-30 2009-12-10 St Wireless Sa Circuit and method for bridging multiple source ahb slaves to a target ahb slave
US20100312934A1 (en) * 2009-06-05 2010-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Multi-Protocol Bus Communications
KR20110080524A (ko) * 2010-01-06 2011-07-13 삼성전자주식회사 프로토콜 인터페이스 변환장치 및 방법
US8386682B2 (en) * 2010-06-30 2013-02-26 Intel Corporation Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform
KR101699781B1 (ko) * 2010-10-19 2017-01-26 삼성전자주식회사 시스템 온 칩 및 그것의 데이터 중재 방법
KR101662029B1 (ko) 2010-11-12 2016-10-06 삼성전자주식회사 버스 중재 장치 및 방법
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US9021156B2 (en) 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8805926B2 (en) * 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
FR2982961B1 (fr) * 2011-11-22 2014-09-05 Schneider Electric Usa Inc Arbitrage de dispositif de commande prioritaire
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US9747231B2 (en) 2012-03-30 2017-08-29 Nec Corporation Bus access arbiter and method of bus arbitration
EP3185130A1 (en) * 2015-12-22 2017-06-28 NXP USA, Inc. A serial data communications switching device and a method of operating thereof
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
KR102385541B1 (ko) * 2017-09-29 2022-04-11 삼성전자주식회사 버스 시스템

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62280948A (ja) 1986-05-29 1987-12-05 Fanuc Ltd バス調停方式
JPS63182933A (ja) 1987-01-23 1988-07-28 Nec Corp 識別番号割り当て方法
JPH0253161A (ja) 1988-08-17 1990-02-22 Sanyo Electric Co Ltd メモリアクセス方式
US5377331A (en) * 1992-03-26 1994-12-27 International Business Machines Corporation Converting a central arbiter to a slave arbiter for interconnected systems
JPH06231074A (ja) * 1993-01-29 1994-08-19 Nec Corp システムバスの多重アクセス方式
JPH0895899A (ja) * 1994-09-22 1996-04-12 Hitachi Ltd Ｄｍａ転送制御装置
JP3519182B2 (ja) 1995-09-05 2004-04-12 株式会社日立製作所 情報処理システムおよびバスアービタならびにバス制御方法
JPH1027156A (ja) * 1996-07-10 1998-01-27 Nec Eng Ltd バスアービタ制御装置
US6078976A (en) * 1997-06-24 2000-06-20 Matsushita Electric Industrial Co., Ltd. Bridge device that prevents decrease in the data transfer efficiency of buses
CA2410203A1 (en) * 2000-05-31 2001-12-06 Westell Technologies, Inc. Modem having flexible architecture for connecting to multiple channel interfaces
JP3598958B2 (ja) * 2000-09-13 2004-12-08 日本電気株式会社 バス調停方法及び情報処理装置
US6877053B2 (en) * 2001-01-03 2005-04-05 Nec Corporation High performance communication architecture for circuit designs using probabilistic allocation of resources
JP2002304369A (ja) * 2001-04-04 2002-10-18 Nec Corp バスシステム
JP2002278923A (ja) * 2002-01-25 2002-09-27 Hitachi Ltd バスシステム，バス制御方式及びそのバス変換装置
JP4060097B2 (ja) * 2002-03-07 2008-03-12 シャープ株式会社 自己同期型ｆｉｆｏメモリ装置および非同期型情報処理装置
US6910087B2 (en) * 2002-06-10 2005-06-21 Lsi Logic Corporation Dynamic command buffer for a slave device on a data bus
JP2004171209A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd 共有メモリデータ転送装置
KR100618817B1 (ko) * 2003-12-17 2006-08-31 삼성전자주식회사 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113515477A (zh) * 2020-04-09 2021-10-19 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN113515477B (zh) * 2020-04-09 2024-05-03 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质

Also Published As

Publication number Publication date
CN100481056C (zh) 2009-04-22
GB2411266B (en) 2006-08-02
KR101089324B1 (ko) 2011-12-02
JP4785112B2 (ja) 2011-10-05
JP2005235197A (ja) 2005-09-02
US7412550B2 (en) 2008-08-12
DE102005009174B4 (de) 2014-04-03
KR20050082834A (ko) 2005-08-24
DE102005009174A1 (de) 2005-09-15
GB0503547D0 (en) 2005-03-30
US20050204084A1 (en) 2005-09-15
GB2411266A (en) 2005-08-24

Similar Documents

Publication Publication Date Title
CN1658180A (zh) 总线系统及其方法
CN109471816B (zh) 一种基于描述符的pcie总线dma控制器及数据传输控制方法
CN1205562C (zh) 总线系统的分隔事务协议
JP4024875B2 (ja) 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置
TW480855B (en) Communications system and method with multilevel connection identification
CN1179283C (zh) 数据通信的方法和数据通信的集线器
EP1738267B1 (en) System and method for organizing data transfers with memory hub memory modules
CN1904868A (zh) 用于包化总线的组合包
CN1098527A (zh) 外部件互联为基础的计算机系统的直接存储器存取逻辑支持
JP2002508100A (ja) 異なるデータ転送速度での共用メモリへのアクセスを制御するパケット・ルーティング・スイッチ
JP2007172575A (ja) ロックオペレーションを制御するネットワークインターフェイス、このネットワークインターフェイスが含まれたパケットデータ通信オンチップインターコネクトシステムおよびそのネットワークインターフェイスの動作方法
CN101203839A (zh) 用以经由开关矩阵改进数据传送的流控制方法
CN104991737B (zh) 一种基于存储卡阵列架构的硬盘实现方法
CN110716691B (zh) 调度方法、装置、闪存设备和系统
CN113485643B (zh) 用于数据存取的方法及数据写入的控制器
CA2466847C (en) Bus framer for time division multiplexed bus
US8533377B2 (en) System and method for allocating transaction ID in a system with a plurality of processing modules
CN112328520B (zh) 一种pcie设备、基于pcie设备的数据传输方法和系统
TW202203095A (zh) 時間同步儲存輸送的方法、計算元件以及儲存元件
CN112328519A (zh) 一种pcie设备、基于sr-iov的数据包有序传输方法和系统
WO2009033971A1 (en) System and method for splitting data and data control information
EP3841484B1 (en) Link layer data packing and packet flow control scheme
CN118427137A (zh) 一种基于直接存储器访问dma的数据整序方法
CN118445232A (zh) 多通道dma控制器保序装置及方法
CN117499511A (zh) 报文处理方法、芯片和计算机设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant