CN1622060A - 转换后备缓冲器的惰性转储清除 - Google Patents

转换后备缓冲器的惰性转储清除 Download PDF

Info

Publication number
CN1622060A
CN1622060A CNA200410088261XA CN200410088261A CN1622060A CN 1622060 A CN1622060 A CN 1622060A CN A200410088261X A CNA200410088261X A CN A200410088261XA CN 200410088261 A CN200410088261 A CN 200410088261A CN 1622060 A CN1622060 A CN 1622060A
Authority
CN
China
Prior art keywords
page
mapping
address translation
flush
leaf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410088261XA
Other languages
English (en)
Other versions
CN100424657C (zh
Inventor
E·S·科恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of CN1622060A publication Critical patent/CN1622060A/zh
Application granted granted Critical
Publication of CN100424657C publication Critical patent/CN100424657C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/682—Multiprocessor TLB consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Abstract

地址转换控制(ATC)限制了虚拟和物理地址之间的映射，以实现存储器访问政策。多处理器系统中的每一处理器维护高速缓存映射的转换后备缓冲器(TLB)，以加速虚拟地址的转换。每一处理器也维护一计数器。每次当处理器的TLB被转储清除时，递增该处理器的计数器。当从地址转换映像移除到页的链接时，记录所有处理器的计数器值。当该页由处理器访问时，将记录的计数器值与该处理器的当前计数器值比较，以确定自从到该页的链接被从映射中移除以来该处理器的TLB是否已被转储清除。昂贵的TLB转储清除操作被延迟直到需要，但是仍足够早地出现以防止无效的TLB条目被用于违反访问政策。

Description

转换后备缓冲器的惰性转储清除
技术领域
本发明一般涉及存储器管理领域，尤其涉及地址转换高速缓存的转储清除。
背景技术
大多数计算机系统提供虚拟地址机制，藉此将虚拟地址映射到物理地址。当使用虚拟地址作出访问存储器位置的请求时，将该虚拟地址转换成向其寻找访问的目标存储器位置的对应的物理地址。一组地址转换表定义了虚拟地址和物理地址之间的映射。该转换表通常储存于存储器内，因此地址的转换需要存储器访问以读取该表。读该表所需要的存储器访问是在目标位置上执行的访问操作之外的访问。由此，当使用虚拟寻址时，相对于如果所有访问请求由物理地址作出将产生的访问数而言，有系统执行的存储器访问数将加倍。一些虚拟地址就其需要映射分阶段进行间接引用而言是多级的，这意味着可能花费两次或更多次存储器访问来执行地址转换(由此令实现一个基础访问请求所需要的存储器访问数变为三倍或更多)。
为减少转换地址所必须发生的存储器访问数，许多虚拟地址系统采用一种称为转换后备缓冲器(TLB：translation look-aside buffer)的高速缓存类型。由于最近被访问的存储器页可能在不久的将来再次被访问，一旦地址转换表被用于将虚拟页描述符转换成物理页位置，则将虚拟页和物理页之间的对应高速缓存在TLB中。每次需要执行地址转换时，检查TLB来确定TLB是否包含了所请求的存储器单元所处的页的高速缓存的映射。如果相关的映射被高速缓存在TLB中，则使用高速缓存的副本；否则，从转换表来转换地址。由于访问TLB要比访问存储器中的转换表快，因此当连续的存储器访问位于同一组页上时—事情往往如此—使用TLB将加快执行。
当用虚拟存储器提供存储器保护时，TLB产生了其它问题。存储器保护寻求实施支配哪些软件组件可执行对哪些物理页的哪种访问(如，读、写)的安全政策；该保护可由虚拟存储器通过控制对虚拟—物理地址转换的控制来实施。(该控制可由创建映射的操作系统或将变化过滤到这一映射的地址转换控制(ATC)来行使。)然而，当修改地址转换时，旧映射仍可在TLB中存在。由此，当为某一软件组件修改地址转换表来撤回对页的某一访问权限时，组件可保留对页的访问直到从TLB转储清除(flush)这些旧映射。完成这一过程的普通方法是作为操作的一部分强制转储清除所有相关的TLB。
然而，转储清除TLB是高代价的，尤其是在共享存储器的多处理器上。必须发信号通知包含违反新安全政策的过时映射的每一处理器转储清除其TLB；发这种信号通常需要相对较慢的处理器间中断(IPI)。另外，转储清除本身的开销大。
鉴于以上原因，需要一种克服现有技术的缺点的机制。
发明内容
本发明提供了一种支持TLB的惰性转储清除(lazy flushing)的机制。对每一TLB，维护一计数器，并且每次当转储清除TLB时，递增该计数器。在每一处理器维护其自己的TLB的多处理器系统中，每一处理器可有其单独的计数器，其中，当一特定处理器转储清除其TLB时，递增该处理器的计数器。当触发事件出现时，在触发事件完成之后记录任一相关计数器的值。“触发事件”是以过时的TLB条目会导致政策的违反的方式影响地址转换映像或约束映射的存储器访问政策的事件；相关计数器是可包含这一过时条目的TLB的计数器。例如，在某一政策下，可将存储器的给定页声明为在界限外，并且从地址转换映像中移除到该页的所有映射；这种从映射对该页解除链接(de-link)是触发事件的一个示例，并且包含到该页的映射的任一TLB的计数器都是相关的。情况可以是执行了触发事件，并且在触发事件的效果或结果实际在地址转换过程中使用之前已经过了充分的时间。(例如，到存储器的给定页的映射可在给定的时间点上发生改变，但是在作出尝试来重新使用解除链接的页之前可能发生了上百万个操作。)当要使用触发事件的结果时，将储存的计数器值与当前计数器值向比较，以确定哪些(如果有的话)相关TLB可能自从触发事件以来尚未被转储清除。如果任一相关TLB具有匹配其记录值的计数器值，则以常规方式转储清除所有这样的TLB。
应当注意，如果计数器值改变，则TLB是安全的—即，一定没有可导致违反适用的访问政策的过时TLB条目，而并且如果计数器值未改变，则TLB是不安全的。由此，在转储清除时，可以安全地使用任意大小的计数器，并以任意方式改变计数器(或甚至根本就不改变)。另一可能性是使用实时计数器来为最后一次转储清除的时间加时间戳；如果时钟被同步到某一时滞(time skew)内，则转储清除的启动方可仅记录修改转换的时间，并假定其时间戳至少超出转换修改时间该时滞的任何转储清除已完成。
在高保证和非高保证环境(分别为“左侧”和“右侧”)并排存在，并且每一TLB转储清除需要到右侧的行程的系统中，本发明的机制可用于避免到右侧的不必要的行程。例如，在右侧和左侧之间的每一次变化可导致TLB转储清除，并且在每次处理器从右侧移到左侧时，递增每一处理器的计数器。换言之，由于右侧可靠地执行(或核实)TLB的转储清除，计数器反映出TLB包含将破坏存储器访问控制模式的条目的最后时间。每次令页变得对左侧不可访问(或不可写)时，本质上使用计数器值来对该页“加时间戳”。当由处理器访问该页时，确定处理器是否：(1)当前在右侧，或(2)自从页状态改变以来可靠地转储清除了其TLB。后一确定可通过确保处理器的计数器值大于该页的保存值来执行。
下文描述了本发明的其它特征。
附图说明
当结合附图阅读时，可以更好地理解上述概述以及以下较佳实施例的详细描述。为说明本发明的目的，附图中示出了本发明的示例性构造；然而，本发明不限于所揭示的具体方法和手段。附图中：
图1是可在其中实现本发明的各方面的示例计算环境的框图；
图2是示例虚拟地址系统的框图；
图3是在一个机器上共存的两个环境的框图，并且其存储器部分被遮蔽(curtained)；
图4所示是在地址转换过程中使用的转换后备缓冲器(TLB)的框图；
图5是包括多个处理器的系统的框图，其中，每一处理器与一TLB和一计数器关联；以及
图6是依照本发明的TLB惰性转储清除的过程的流程图。
具体实施方式
综述
地址转换控制(ATC)可用于通过动态地控制用于将虚拟地址转换成物理地址的映射来实现存储器访问政策。当转换后备缓冲器(TLB)用于高速缓存映射时，与访问政策的当前状态不一致的旧映射可保留在TLB中，由此向政策展现了运行计数器要使用的存储器。TLB可以被转储清除，但是转储清除TLB是昂贵的操作，优选尽可能少地执行该操作。本发明提供了一种惰性TLB转储清除的机制，允许推迟TLB的转储清除直到需要转储清除。该机制较佳地在每一处理器维护其自己的TLB的多处理器系统中使用，可独立于其它处理器的TLB来转储清除。
示例性计算布置方案
图1示出了适合在其中实现本发明的各方面的一个示例计算环境。计算系统环境100仅为合适的计算环境的一个示例，并非建议对本发明的使用或功能的范围的局限。也不应将计算环境100解释为对示例性操作环境100中示出的任一组件或其组合具有依赖或需求。
本发明可以使用众多其它通用或专用计算系统环境或配置来操作。适合使用本发明的已知的计算系统、环境和/或配置包括但不限于：个人计算机、服务器计算机、手持式或膝上设备、多处理器系统、基于微处理器的系统、机顶盒、可编程消费者电子设备、网络PC、小型机、大型机、嵌入式系统、包括任一上述系统或设备的分布式计算环境等等。
本发明可在计算机可执行指令的一般上下文环境中描述，计算机可执行指令如由计算机执行的程序模块。一般而言，程序模块包括例程、程序、对象、组件、数据结构等等，执行特定的任务或实现特定的抽象数据类型。本发明也可以在分布式计算环境中实践，其中，任务由通过通信网络或其它数据传输媒质连接的远程处理设备来执行。在分布式计算环境中，程序模块可以位于本地和远程计算机存储媒质中，如存储器存储设备。
参考图1，用于实现本发明的示例系统包括以计算机110形式的通用计算装置。计算机110的组件可包括但不限于，处理单元120、系统存储器130以及将包括系统存储器的各类系统组件耦合至处理单元120的系统总线121。处理单元120可代表多个逻辑处理单元，如多线程处理器上所支持的。系统总线121可以是若干种总线结构类型的任一种，包括存储器总线或存储器控制器、外围总线以及使用各类总线结构的局部总线。作为示例而非局限，这类结构包括工业标准体系结构(ISA)总线、微通道体系结构(MCA)总线、增强ISA(EISA)总线、视频电子技术标准协会(VESA)局部总线以及外围部件互连(PCI)总线(也称为Mezzanine总线)。系统总线121也可被实现为点对点连接、交换光纤等通信设备。
计算机110通常包括各种计算机可读媒质。计算机可读媒质可以是可由计算机110访问的任一可用媒质，包括易失和非易失媒质、可移动和不可移动媒质。作为示例而非局限，计算机可读媒质包括计算机存储媒质和通信媒质。计算机存储媒质包括以用于储存信息的任一方法或技术实现的易失和非易失，可移动和不可移动媒质，信息如计算机可读指令、数据结构、程序模块或其它数据。计算机存储媒质包括但不限于，RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储设备、或可以用来储存所期望的信息并可由计算机110访问的任一其它媒质。通信媒质通常在诸如载波或其它传输机制的已调制数据信号中包含计算机可读指令、数据结构、程序模块或其它数据，并包括任一信息传送媒质。术语“已调制数据信号”指以对信号中的信息进行编码的方式设置或改变其一个或多个特征的信号。作为示例而非局限，通信媒质包括有线媒质，如有线网络或直接连线连接，以及无线媒质，如声学、RF、红外和其它无线媒质。上述任一的组合也应当包括在计算机可读媒质的范围之内。
系统存储器130包括以易失和/或非易失存储器形式的计算机存储媒质，如只读存储器(ROM)131和随机存取存储器(RAM)132。基本输入/输出系统133(BIOS)包括如在启动时帮助在计算机110内的元件之间传输信息的基本例程，通常储存在ROM 131中。RAM 132通常包含处理单元120立即可访问或者当前正在操作的数据和/或程序模块。作为示例而非局限，图1示出了操作系统134、应用程序135、其它程序模块136和程序数据137。
计算机110也可包括其它可移动/不可移动、易失/非易失计算机存储媒质。仅作示例，图1示出了对不可移动、非易失磁媒质进行读写的硬盘驱动器141、对可移动、非易失磁盘152进行读写的磁盘驱动器151以及对可移动、非易失光盘156，如CD ROM或其它光媒质进行读写的光盘驱动器155。可以在示例性操作环境中使用的其它可移动/不可移动、易失/非易失计算机存储媒质包括但不限于，磁带盒、闪存卡、数字多功能盘、数字视频带、固态RAM、固态ROM等等。硬盘驱动器141通常通过不可移动存储器接口，如接口140连接到系统总线121，磁盘驱动器151和光盘驱动器155通常通过可移动存储器接口，如接口150连接到系统总线121。
图1讨论并示出的驱动器及其关联的计算机存储媒质为计算机110提供了计算机可读指令、数据结构、程序模块和其它数据的存储。例如，在图1中，示出硬盘驱动器141储存操作系统144、应用程序145、其它程序模块146和程序数据147。注意，这些组件可以与操作系统134、应用程序135、其它程序模块136和程序数据137相同，也可以与它们不同。这里对操作系统144、应用程序145、其它程序模块146和程序数据147给予不同的标号来说明至少它们是不同的副本。用户可以通过输入设备，如键盘162和定位设备161(通常指鼠标、跟踪球或触摸板)向计算机110输入命令和信息。其它输入设备(未示出)可包括麦克风、操纵杆、游戏垫、圆盘式卫星天线、扫描仪等等。这些和其它输入设备通常通过耦合至系统总线的用户输入接口160连接至处理单元120，但是也可以通过其它接口和总线结构连接，如并行端口、游戏端口或通用串行总线(USB)。监视器191或其它类型的显示设备也通过接口，如视频接口190连接至系统总线121。除监视器之外，计算机也包括其它外围输出设备，如扬声器197和打印机196，通过输出外围接口195连接。
计算机110可以在使用到一个或多个远程计算机，如远程计算机180的逻辑连接的网络化环境中操作。远程计算机180可以是个人计算机、服务器、路由器、网络PC、对等设备或其它公用网络节点，并通常包括许多或所有上述与计算机110相关的元件，尽管在图1中仅示出了存储器存储设备181。图1描述的逻辑连接包括局域网(LAN)171和广域网(WAN)173，但也可包括其它网络。这类网络环境常见于办公室、企业范围计算机网络、内联网以及因特网。
当在LAN网络环境中使用时，计算机110通过网络接口或适配器170连接至LAN 171。当在WAN网络环境中使用时，计算机110通常包括调制解调器172或其它装置，用于通过WAN 173，如因特网建立通信。调制解调器172可以是内置或外置的，通过用户输入接口160或其它合适的机制连接至系统总线121。在网络化环境中，描述的与计算机110相关的程序模块或其部分可储存在远程存储器存储设备中。作为示例而非局限，图1示出了远程应用程序185驻留在存储器设备181中。可以理解，示出的网络连接是示例性的，也可以使用在计算机之间建立通信链路的其它装置。
示例性虚拟地址模式
图2示出了虚拟地址系统的一个示例。图2描述的示例是一分页类型虚拟地址模式，尽管可以理解，虚拟寻址可基于其它模型，如分段(segmentation)。图2所示的模式是二级地址模式，如INTEL x86处理器上可用的虚拟寻址模式之一。该模式就其必须使用两级间接以将虚拟页标识符转换成物理页而言是“两级”的，如后文所描述的。
在该分页模式中，页目录202包含一组条目。条目的一个示例结构在下文结合图3更详细地描述，但是本质上，每一条目标识了具体页表，如页表204(1)、204(2)或204(3)的物理位置(如，页帧号或“PFN”)。每一页表进而包含一组条目，每一条目标识具体数据页，如页206(1)、206(2)、206(3)或206(4)的物理位置(还是页帧号)。数据页是确定长度的RAM 132的邻近部分。数据页可储存任一类型的数据，并且应当注意，除储存普通数据之外，数据页也可用于储存页目录202和页204(1)到204(3)的内容。由此，给定的页可以是目录、表/数据页或扮演作为这三个结构的组合的多重角色。
图2描述的虚拟地址模式是两级虚拟地址模式，因为需要通过页目录(级1)和页表(级2)以查找具体页。本领域的技术人员可以理解，可以用任意数量级来设计虚拟地址系统，并且本发明的原理可应用到所有这类虚拟地址模式。如本领域所已知的，IINTEL x86处理器支持具有一、二或三级的虚拟地址，并且通常采用一种“混合”模式，其中“小”页(即，长度为4千字节的页)使用两级虚拟地址，“大”页(即，长度为4兆字节的页)使用一级虚拟地址。
在图2的分页模式中，页上的一个字节可由虚拟地址210来标识，包括页目录偏移211、页表偏移212和页偏移213。由此，为查找一物理地址，执行地址转换的存储器管理单元(MMU)220使用页目录偏移211来查找页目录202中具体条目。例如，偏移211可等于零，指示应当参考页目录202中的第零个条目。该条目包含储存页表的PFN，因此MMU 20使用该PFN来查找页表之一(如，页表204(1))。MMU 220然后使用页表偏移212作为到标识的页表的索引，并检索在该偏移处找到的条目。该条目包含数据页(如页206(1))的PFN，因此MMU 220将页偏移213添加到标识的页的基础地址，以查找物理存储器的具体字节。除纯粹地址转换之外，MMU 220也可适用于执行各种其它功能：如，如果表中的页条目被标记为“不存在”，则MMU 220可从盘上加载该页；如果该页被标记为“只读”，则MMU可不允许写访问，等等。
在图2的虚拟地址模式中，页目录本身的位置(即，PFN)储存在存储位置201。当开始转换虚拟地址210时，MMU 220使用存储位置的内容来查找页目录202。由此，可以存在多个页映射，并且可通过设置存储位置201的内容包含给定映射的页目录的PFN来选择具体的映射用于当前使用。在INTEL x86处理器的示例中，存储位置201对应于名为CR3的寄存器。
高保证环境和通过地址转换控制的遮蔽存储器
可以理解，上文描述的虚拟地址系统的一个特征是可能有在给定地址转换映像下未由任意虚拟地址映射的物理地址。由此，在几乎所有的访问请求都由虚拟地址作出的诸如INTEL x86处理器等系统中，有可能通过确保给定源的地址转换映像不指向界限外的存储器来令物理存储器的一部分在该源的界限外。尽力在地址转换映像上进行控制来实现这一界限外存储器被称为地址转换控制(ATC)。存储器的界限外部分有时被称为“遮蔽存储器(curtained memory)”，并且ATC是实现遮蔽存储器的一种方法。
遮蔽存储器的一种用途是在高保证环境和非高保证环境在同一机器上共存时。高保证环境可具有不能被非高保证环境访问的遮蔽存储器。高保证环境的概念—及其对遮蔽存储器的关系—在下文参考图3描述。
图3示出了在同一机器上共存的两个环境：高保证环境360和非高保证环境350。为方便起见，这些环境分别被称为右侧(RHS)和左侧(LHS)；RHS 360是高保证的，而LHS 350是非高保证的。对于一个环境是“高保证的”意味着能够高度确保在该环境中执行的功能将被正确地执行。由此，LHS 350执行各种功能306(1)、306(2)、…、306(n)，并且RHS执行各种功能308(1)、308(2)、…、308(m)。LHS 350与描述功能306(1)到306(n)如何表现的规范302关联。同样，RHS360与描述功能308(1)到308(m)如何表现的规范304关联。可以书写或不书写规范302和304。例如，LHS 350可以是与解释其各种服务、驱动器、系统调用等如何表现的书面手册一起供给的商用操作系统。或者，可以仅有对给定环境如何表现的一般理解，并且该理解可构成规范。
不论规范采用什么形式，可以理解，几乎所有的软件包含程序错误、非法途径(backdoor)(已知的或未发现的)、逻辑错误等等，它们可导致软件以非预期的方式表现。然而，可以评估给定的软件将以期望的方式表现的保证度—即，软件的行为实际上将与其规范中所描述的匹配的保证度。在图3的示例中，RHS 360在具有设计RHS 360来执行的功能308(1)到308(m)实际上将依照规范304执行的相对高保证度的意义上是“高保证的”。同样，LHS 350在具有LHS 350将依照规范302执行功能306(1)到306(n)的相对低保证度的意义上是“非高保证的”。在该上下文中，“相对高”和“相对低”意味着RHS 360将依照规范304表现的保证度高于LHS 350将依照规范302表现的保证度。
一般的情况是，诸如MICROSOFT WINDOWS操作系统等具有全特征的商用操作系统是非高保证环境。这类环境支持可自由添加设备驱动器、插件和其它类型的扩充的开放体系结构，这令所有可想像的情况下这一操作系统的行为变得很难核实。因此，当期望某一类型的安全性时，与高保证操作环境并排地运行这一具有完整特征的操作系统是有用的。高保证操作系统是提供少量特征的小型操作系统。由于高保证操作系统提供的功能是较小的，有较少的变量影响其操作，因此在高度确定性上，其行为更容易核实。
在一个较佳的实施例中，高保证环境包括遮蔽存储器—即，对非高保证环境不可访问的存储器的一部分。由此，RHS 360可在遮蔽存储器中储存机密数据(如，密码密钥)，而不会有被运行在LHS 350中的进程读或写的危险。例如，规范304可规定RHS 360能够保护信息免遭外部干预，并且遮蔽存储器允许RHS 360执行这一功能。此外，RHS 360用于执行其各种功能的代码可储存在遮蔽存储器中，以防止运行在LHS 350中的进程用不同的代码来重写该代码(这将导致RHS 360的行为超出其规范)。图3示出了可由RHS 360使用的遮蔽存储器312。物理地址空间310包括给定计算装置上可用的所有物理存储器位置。物理遮蔽存储器312是这些位置的子集。如图3所示，RHS 360可对所有物理地址空间310进行访问，但是LHS 350缺乏对构成遮蔽存储器312的物理地址空间310部分的访问。(应当注意，尽管图3示出地址空间的遮蔽和非遮蔽部分的分别是连续的，但对这一连续性没有需求。此外，RHS 360不必具有对整个物理地址空间的访问，或者LHS 350不必具有对处于遮蔽存储器312之外的物理地址空间的每一部分的访问。)
如上所述，在某些系统中，几乎所有的存储器访问请求都由物理地址作出。在这一系统上实现遮蔽存储器312的一种方法是以不向LHS 350展现遮蔽存储器312的任何虚拟地址的方式控制地址转换映像的内容。(当某一类型的访问请求有可能按照其物理地址标识其目标时，可由某一辅助协作机制来限制对遮蔽存储器的访问，如过滤来自直接存储器访问设备或来自其它源的访问请求的排除矢量。)有若干算法可用来确保LHS 350无法使用将通向遮蔽存储器312的地址转换映像，但是这些算法背后的中心思想是：(1)当处理器在LHS 350中操作时，确保加载到CR3(图2所示的存储位置201)中的任一映射不通向包含在遮蔽存储器312内的页；以及(2)对于编辑LHS 350中的活动映射的任一尝试，对所提出的编辑进行评估以确保该编辑将不产生到遮蔽存储器312的页的链接。
以下是用于通过ATC实现遮蔽存储器的示例算法：
设D1是可用作页目录的页组。设D2是可用作页表的页组。设D是D1和D2的并集(即，D＝D1∪D2)。页目录或页表中被标记为“存在”(即，其存在位被设置)的每一条目被称为“链接”。如果有从D1中的某一页到所讨论的D2的小读写链接，则D2中的页是“写活动”的。(“小”链接是从目录到表的链接—即，目录中最终将通向小页的链接。“大”链接是目录中指向大页的链接。)假定有定义某一实体被准许对其读和/或写访问的页的政策。
维护以下不变式(invariant)：
—CR3在D1内；
—在相关政策下所有D1和D2页是可读的；
—每一小链接从D1页指向D2页；
—D2页的链接指向政策下可读的页；
—写活动D2页的每一读写链接指向相关政策下可写但不在D中的页；
—包含在D1页的大链接的大页目标中的每一小页在政策下是可读的；如果该链接是读写，则该小页在政策下也是可写的，并且不在D中。
例如，如果政策将遮蔽存储器312定义为不可访问，则为可由LHS 350使用的所有地址转换表维护上述不变式将确保没有安全虚拟地址标识其目标并在LHS350中出现的访问请求会到达遮蔽存储器312。
结合ATC使用转换后备缓冲器
转换后备缓冲器(TLB)本质上是储存了映射数据的高速缓存。TLB背后的基本思想是最近被访问的页可能再次被访问，因此最近使用过的从给定虚拟页到对应的物理页的映射被储存在TLB中。从地址转换表计算映射(至少以INTEL x86处理器上采用的最常见二级虚拟地址模式)需要两次存储器访问：一次访问页目录来找出相关页表的位置，然后第二次访问页表来找出相关数据页。仅可在执行了这两次(其它)存储器访问来找出目标数据的物理位置之后才可找寻到要访问的实际目标位置。TLB通过提供维护最近使用过的映射信息的快速存储器减少了这一额外的存储器访问的需求。由此，对于需要执行的每一地址转换，处理器首先参考其TLB来确定给定虚拟页的映射数据是否高速缓存在TLB中。如果映射数据不在TLB中，则参考地址转换表。
图4示出了处理器如何使用TLB 402。处理器102执行代码片断，并且在执行过程中，引发读或写存储器400的目标位置406的指令。该指令不标识目标位置406的物理地址，而是指定了目标位置406的虚拟地址。由此，处理器120(或，在许多情况下，与处理器120关联的存储器管理单元)必须将虚拟地址转换成物理地址。处理器120首先在TLB 402中查找以确定是否高速缓存了可在虚拟地址转换中使用的映射(圈1)。如果存在这一映射，则使用该映射来转换地址。如果不存在这样的映射，则从存储器400读取地址转换映像的相关部分(圈2)，并且使用这些映射部分来转换虚拟地址。不论地址转换是如何进行的，使用转换的地址来访问物理目标位置406(圈3)。TLB能够提供效率的原因是在TLB 402中查找信息比在存储器400中读地址转换映像404要快。另外，在一些设计中，储存在TLB402中的数据可将两步转换过程压缩成一步：即，使用地址转换映像需要在以不同的步骤来读页目录和页表；然而，单个的页目录(PD)偏移/页表(PT)偏移组合可以高速缓存在TLB 402中，由此允许在单个步骤中由PD/PT偏移组合来标识虚拟页。
当在ATC系统中使用TLB时，对ATC不变式进行修改以把通过TLB可用的转换考虑进来。例如，在先前描述的示例ATC算法中，链接的定义可被修改如下：如果从某一页到另一页的链接在物理存储器中存在或者高速缓存在某一TLB中，则该链接存在。尽管在大多数体系结构中(如，x86处理器)TLB的内容不是直接可观察的，然而可绑定其内容，因为转换仅通过存储器进入TLB。使用示例算法中的不变式，则必须在从D1或D2移除一页时、放弃对页的读或读写访问时以及在对D2作出将页的状态从写活动改为写非活动或从写非活动改为写活动的写或添加时，转储清除TLB。
然而，有充分的激励来进一步减少TLB转储清除，因为转储清除TLB是减慢性能的昂贵操作。首先，TLB对效率改进的程度仅止于用有用的映射数据来填充它、且转储清除TLB从TLB中消除了这一映射数据而已。第二，由于以下原因，实际上转储清除本身可能是昂贵的：在图3描述的体系结构中，遮蔽存储器312的维护取决于计数器政策映射的缺乏。在一个较佳的实施例中，由于计数器政策映射的缺乏是提供高保证环境的元素，因此，对映射的控制本身必须在高保证环境中执行。由此，不仅地址转换映像的控制本身必须在高保证环境中执行，而且TLB的转储清除也必须在高保证环境中执行(或至少被核实)。因此，作为ATC系统的一部分被依赖的每一TLB转储清除需要当前环境从LHS 350改为RHS 360。将上下文从当前环境改变到另一环境本身是昂贵的，它增加了转储清除的开支。因此，期望尽可能地避免转储清除TLB。
本发明提供了一种延迟并尽可能避免某些此类转储清除的机制。在一个实施例中，本发明基于两种子机制。第一种子机制规定那些不修改实际存储器映射的操作(如，向D2添加页，或令页对写不可访问)可在概念上被延迟，直到需要其完成来准许对存储器的某一修改。例如，放弃对页的读访问(在安全政策中)的行动可被延迟，直到该页可能被修改(当另一计算实体创建对该页的读写映射时)。第二种子机制使用时间戳来更精确地跟踪到页的特定映射是否在特定的TLB中存在。
在先前所呈现的示例算法中，需要转储清除的可延迟操作可被划分成两个类：需要从TLB移除允许读页(放弃对页的读访问或从D1或D2移除页)的任一转换的那些操作，以及需要从TLB移除允许修改页(移除对页的写访问)的任一转换的那些操作。调用前一“读转储清除操作”和后一“写转储清除操作”，这些操作可被如下延迟：
●读转储清除操作可被延迟直到某一计算实体示图创建到该页的读写映射，或直到某一设备可能通过直接存储器访问修改该页，或直到由ATC算法本身修改该页；
●写转储清除操作可被延迟直到某一计算实体试图创建到该页的读或读写映射，或直到某一设备可能通过直接存储器访问修改该页，或直到由ATC算法本身修改该页。
当执行读转储清除操作时，仅需在TLB仍潜在地包含到所讨论的页的读映射时转储清除该TLB。唯一的这种情况是自从最后一次有对该页的读映射以来TLB未被转储清除过。类似地，当执行写转储清除操作时，仅需在自从最后一次有对该页的读写映射以来TLB未被转储清除过时转储清除TLB。
为确定自从有对页的读/读写映射以来TLB是否被转储清除，为每一页维护两个时间戳(其读时间戳和写时间戳)，并且对每一TLB维护一个时间戳(其转储清除时间戳)。只要移除了到页的最后一个读/读写映射，在其读/读写时间戳中记录当前时间。只要转储清除了TLB，在其转储清除时间戳中记录当前时间。
可以若干种方式测量时间。在第一种示例方法中，用于TLB的时钟仅是转储清除时间戳。由此，从TLB的转储清除时间戳复制页的读和读写时间戳。当转储清除TLB时，转储清除时间戳改变(如何改变并不重要)。如果页的读/读写时间戳与转储清除时间戳不同，则确保读/读写映射不在TLB中。如果碰巧转储清除时间戳改变(可能改变了若干次)，而恰巧与读/读写时间戳符合(如，由于时钟的绕回)，不产生任何损害；只是会有一次不必要的转储清除。
在第二种示例方法中，用实时或虚拟时钟来测量时间。如果确保用于记录读/读写时间戳和转储清除时间戳的时钟在总是某一时滞内一致，则如果读/读写时间戳超前转储清除时间戳至少该时滞，则确保读/读写映射不再TLB中。完全避免时滞的一个方法是使用全局时钟，一个当转储清除时被递增的共享计数器；然而，这类时钟可能变成一个热点(hotspot)。
第一种方法具有不需要同步时钟的优点。然而，如果要考虑大量的TLB，则第一种方法对每一TLB需要一个单独的读/读写时间戳，而第二种方法仅需要读单个时钟。此外，它消除了时钟本身的存储器争用。也可组合这两种方法，并且也可采用其它机制(如，矢量时钟)。
本发明提供了一种允许TLB的惰性转储清除的机制，使得TLB的显式转储清除被延迟直到有LHS 350实际上使用了不再符合地址转换映像的旧TLB条目访问页的潜在可能。本质上，当移除了对页的最后一次映射时，该页被“加时间戳”，(如下文所讨论的，“时间戳”可能实际上不包含时间，而是顺序计数器的值。)当随后访问页时，根据自从页被加时间戳以来TLB是否被转储清除来确定是否要转储清除TLB。
在图5所示的多处理器系统中，处理器120(1)到120(n)的每一个维护其子集的TLB 402(1)到402(n)。换言之，处理器120(1)到120(n)的每一个可访问同一基础地址转换表，但是它们可以单独从这些表高速缓存映射。另外，在一个实施例中，每一处理器可在LHS 350或RHS 360中操作。依照本发明，计数器502(1)到502(n)与处理器120(1)到120(n)的每一个关联。每一次处理器上的环境从RHS 360改变到LHS 350时，递增与该处理器关联的计数器。
每当令页对LHS 350不可用(即，当在相关访问政策下令页对LHS 350不可用、并将其从对LHS 350可用的所有映射解除链接)，则有效地用计数器值为该页“加时间戳”。(计数器不在物理意义上计算“时间”，而可以被视为一种类型的计时，因为计数器响应于某一事件的出现而前移。)由此，通过将页的储存的计数器值与试图访问该页的处理器的当前计数器值相比较，可确定计数器是否在页对LHS 350之后进入了RHS 360。(如上文所解释的，进入RHS 360促使TLB被可靠地转储清除。)如果处理器在页被解除链接之后未进入RHS 360，则处理器进入RHS 360并转储清除其TLB。如果在LHS 350中出现访问该页的尝试，则处理器返回到LHS 350并再次试图访问该页。如果处理器在页被解除链接之后进入了RHS360(即，如果处理器当前在RHS 360中，或在页被解除链接之后的某一点进入RHS)，则已知自从该页最后一次对LHS 350可用以来已可靠地转储清除了TLB，并且由此TLB不能包含到该页的任何映射，因此在那一时刻不需要转储清除TLB。
图6所示是在令页变得对LHS 350不可用之后转储清除TLB的过程的流程图。在图6所示的过程的开始，假定了在一种适用访问政策下可从LHS 350访问给定页(页X)。在某一点，在该访问政策下令页X对LHS 350不可用，并且根据需要调整对LHS 350可用的地址转换映像以确保页X从那些映射中解除链接(602)。在页X被解除链接时，记录机器上所有处理器的计数器值，并且该记录与页X关联用于稍后的检索(604)。该记录较佳地包含机器上每一处理器的当前计数器值。
在从对LHS 350可用的映射解除链接页X之后，可以在过去某些时间后再实际访问页X。然而，在某一点上，对页X的访问请求将始发于一特定处理器(处理器Y)(606)。然后检索与该页关联的记录的计数器值，并将处理器Y的储存值与处理器Y的当前计数器值相比较。(该记录还包含其它处理器的储存的计数器值，但是在确定处理器Y是否需要转储清除其TLB时丢弃这些其它值)。如果处理器Y的当前计数器值大于储存的计数器值，则准许对该页的访问(614)而不需要进一步的询问，因为处理器Y肯定在页X对LHS 350不可用之后已进入了RHS360并转储清除了其TLB。另一方面，如果处理器Y储存的计数器值与处理器Y的当前计数器值相等，则在页X解除链接之后尚未进入RHS 360，这意味着处理器Y的TLB可能仍包含到页X的映射。
如果处理器Y运行在RHS 360中(610)，则TLB可在不违反访问政策的情况下包含到页X的映射，因此准许对页X的访问(614)。然而，如果处理器Y运行在LHS 350中(并且从608已知处理器Y在页X被解除链接之后尚未转储清除其TLB)，则有处理器Y的TLB的内容将向LHS 350展现到页X的映射的可能。由此，处理器Y进入RHS 360并转储清除其TLB(612)。在TLB被转储清除之后，处理器Y返回到LHS 350，并重新执行访问请求(614)(由此需要用新的空TLB重新转换请求地址。)
应当注意，令页对LHS 350不可访问不是可触发转储清除TLB的需求的唯一事件，并且本发明的机制也可用于触发由于其它原因而引起的TLB转储清除。例如，从组D1或D2(如上文所定义的)之一移除页，或放弃对页的读访问(或写访问)，也可引发TLB转储清除的需求，因为这些事件会影响什么映射在相关政策下是合法的。在这一情况下，本发明的机制可以类似于上文描述的方式来使用—如，当从D1或D2移除页时，或当放弃读(或写)访问时，可记录计数器值，并且处理器访问页的任一随后的尝试可触发处理器的当前计数器值和该页的储存的计数器值之间的比较。
还应当注意，本发明的机制不限于转储清除需要到RHS 360的行程的情况—或甚至是LHS 350和RHS 360都可用的情况。更一般而言，本发明的机制可在有过时条目在不再反映映射的状态的TLB中存在的可能的任一情况下使用—如，在由操作系统执行的普通进程隔离的情况下。
注意，以上示例仅为解释目的提供，并且不应被解释为对本发明的局限。尽管参考各种实施例描述了本发明，可以理解，此处所使用的词语是描述和说明的词语，而非限制的词语。此外，尽管此处参考具体的方法、材料和实施例描述了本发明，本发明不意味着对此处所揭示的特性的限制；相反，本发明延及所有功能等效的结构、方法和使用，如处于所附权利要求书的范围之内的。从本说明书的教导获益的本领域的技术人员可在不脱离本发明各方面的范围和精神的情况下作出各种修改和变化。

Claims (28)

1.一种从多个映射高速缓存的第一个中清除过时条目的方法，所述多个映射高速缓存的每一个与计算装置的多个处理单元的对应的一个关联，每一所述高速缓存用于将虚拟地址转换成物理地址并基于地址转换映像储存映射，其特征在于，所述方法包括：
维护一计数器；
每次当转储清除所述多个映射高速缓存的第一个时更新所述计数器；
响应于所述地址转换映像中的变化记录所述计数器值；
基于所述计数器值与所记录的计数器值的比较确定自从所述地址转换映像中的所述变化出现以来所述多个映射高速缓存的第一个一定未被转储清除；以及
转储清除所述多个映射高速缓存的第一个。
2.如权利要求1所述的方法，其特征在于，所述计数器是多个计数器之一，每一计数器与所述映射高速缓存的对应的一个关联。
3.如权利要求2所述的方法，其特征在于，当计数器的对应的映射高速缓存被转储清除时，更新所述多个计数器的每一个。
4.如权利要求1所述的方法，其特征在于，所述地址转换映像包括到具有第一页的存储器页的链接，并且其中，所述变化包括将所述地址转换映像置于所述地址转换映像不包含到所述第一页的任一链接的状态。
5.如权利要求1所述的方法，其特征在于，所述地址转换映像定义可由实体读取的存储器的部分，所述存储器的部分包括第一部分，并且其中，所述变化包括将所述地址转换映像置于所述第一部分不可由所述实体读取的状态。
6.如权利要求1所述的方法，其特征在于，所述地址转换映像定义可由实体写入的存储器的部分，所述存储器的部分包括第一部分，并且其中，所述变化包括将所述地址转换映像置于所述第一部分不可由所述实体写入的状态。
7.如权利要求1所述的方法，其特征在于，一政策定义对存储器的许可访问，并且其中，所述方法还包括：
控制所述地址转换映像的内容，使得所述地址转换映像不向实体展现准许所述实体在违反所述政策的情况下访问所述存储器的虚拟地址映射；
其中，所述变化包括：使所述映射适应所述政策或维持所述映射与所述政策的适应性的对所述映射的修改，或限制所述实体对所述映射的访问的对所述映射的修改。
8.如权利要求7所述的方法，其特征在于，所述地址转换映像包括到所述存储器的一部分的链接，其中，控制所述地址转换映像的内容包括令所述存储器的部分对所述实体不可访问，并且其中，所述变化包括从所述地址转换映像中移除到所述存储器的部分的所有链接。
9.如权利要求1所述的方法，其特征在于，它还包括：
确定可能使用所述地址转换映像在所述变化之前的状态的事件已出现；
其中，所述多个映射高速缓存的第一个的转储清除响应于确定所述事件已出现而执行。
10.如权利要求9所述的方法，其特征在于，所述事件包括将虚拟地址转换成包含在由所述变化从所述地址转换映像中解除链接的存储器部分内的物理地址。
11.一种管理地址映射高速缓存的应用的系统，其特征在于，所述系统包括：
多个处理器，每一所述处理器具有一映射高速缓存以及一与其关联的计数器；
储存地址转换映像的存储器，每一所述映射高速缓存基于所述地址转换映像储存映射，有一支配对所述存储器的访问的政策，控制所述地址转换映像的内容来防止在违反所述政策的情况下准许对所述存储器的访问的映射的展现；
第一逻辑，它转储清除所述映射高速缓存的第一个，并且当所述映射高速缓存的第一个被转储清除时，递增所述计数器的第一个；
第二逻辑，它响应于所述地址转换映像中或关于所述地址转换映像的特性中的变化，记录所述第一计数器的当前值，所记录的计数器值与所述变化关联地储存；
第三逻辑，它将所记录的计数器值与所述第一计数器的当前值相比较，并且如果所述比较指示自从变化以来所述映射高速缓存的第一个尚未被转储清除，则促使所述映射高速缓存的第一个被转储清除。
12.如权利要求11所述的系统，其特征在于，每一所述处理器与所述计数器的第一个关联，并且其中，所述第一逻辑在任一所述映射高速缓存被转储清除时递增所述计数器的第一个。
13.如权利要求11所述的系统，其特征在于，所述映射高速缓存的每一个与多个计数器的不同的一个关联，并且其中，所述的第一逻辑在一给定的映射高速缓存被转储清除时递增对应于所述给定映射高速缓存的计数器。
14.如权利要求11所述的系统，其特征在于，所述变化包括将所述地址转换映像置于在其中到所述存储器的第一页的所有链接都被从所述地址转换映像移除的状态。
15.如权利要求11所述的系统，其特征在于，所述变化包括将所述地址转换映像置于其中不存在到所述存储器的第一页的可写链接的状态。
16.如权利要求11所述的系统，其特征在于，所述第三逻辑响应于检测到要使用所述变化的结果而被调用。
17.如权利要求16所述的系统，其特征在于，所述变化包括将所述地址转换映像置于其中到所述存储器的第一页的所有链接都被从所述地址转换映像中移除的状态，并且其中，所述检测是基于被转换成所述第一页上的位置的虚拟地址。
18.一种计算机可读媒质，在其上编码了执行管理高速缓存地址映射的转换后备缓冲器的转储清除的方法的计算机可执行指令，其特征在于，所述方法包括：
接收由虚拟地址指示目标位置的访问请求；
转换所述虚拟地址来获取所述目标位置的物理地址；
将(1)与包括所述目标地址的页关联的储存的计数器值与(2)当前计数器值相比较；
基于所述储存的计数器值和所述当前计数器值之间的比较，确定自从影响所述页的映射的事件被修改以来，所述转换后备缓冲器尚未被转储清除；以及
转储清除所述转换后备缓冲器。
19.如权利要求18所述的计算机可读媒质，其特征在于，所述地址映射由储存在存储器中的地址转换映像来定义，所述转换后备缓冲器高速缓存基于所述地址转换映像的映射。
20.如权利要求18所述的计算机可读媒质，其特征在于，一政策定义存储器对软件实体的可访问性，并且其中，所述事件包括从所述地址映射所基于的地址转换映像中移除到所述存储器的页的链接，所述页在所述政策下对所述软件实体不可访问。
21.如权利要求18所述的计算机可读媒质，其特征在于，一政策定义存储器对软件实体的可访问性，并且其中，所述事件包括调整地址转换映像以使对页的映射不可写，其中，或者(1)所述政策将所述页定义为不可由所述软件实体写，或者(2)所述页储存所述地址转换映像的一部分。
22.如权利要求18所述的计算机可读媒质，其特征在于，一地址转换控制机制控制可用于储存地址转换映像的一部分的存储器页组的成员资格，并且其中，所述事件包括所述页组的成员资格中的变化。
23.一种从多个映射高速缓存的第一个清除过时条目的方法，所述多个映射高速缓存的每一个与计算装置的多个处理单元的对应的一个关联，每一所述高速缓存用于将虚拟地址转换到物理地址，并基于地址转换映像储存映射，其特征在于，所述方法包括：
维护基于其可确定事件的顺序前进的对象；
响应于对从页中移除(1)读访问，或(2)读/写访问中的一个或多个的所述地址转换映像的变化，记录所述对象的值；
响应于对所述页的访问请求，基于所述对象的当前值与所记录的值的比较，确定自从所述变化出现以来所述多个映射高速缓存的第一个已被转储清除；以及
如果无法基于所述比较毫无疑问地确定自从所述变化出现以来所述多个映射高速缓存的第一个已被转储清除，则转储清除所述多个映射高速缓存的第一个。
24.如权利要求23所述的方法，其特征在于，所述对象包括时钟。
25.如权利要求23所述的方法，其特征在于，所述对象包括在每次所述多个映射高速缓存的第一个被转储清除时被递增的计数器。
26.如权利要求23所述的方法，其特征在于，所述对象包括多个计数器，每一所述计数器对应于所述多个映射高速缓存之一，其中，当所述计数器的对应的映射高速缓存被转储清除时，递增每一所述计数器。
27.如权利要求23所述的方法，其特征在于，所述变化包括移除对所述页的读访问，并且其中，所述访问请求包括读取所述页的请求。
28.如权利要求23所述的方法，其特征在于，所述变化包括移除对所述页的读/写访问，并且其中，所述访问请求包括写所述页的请求。
CNB200410088261XA 2003-11-26 2004-10-18 转换后备缓冲器的惰性转储清除 Expired - Fee Related CN100424657C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/723,823 2003-11-26
US10/723,823 US7069389B2 (en) 2003-11-26 2003-11-26 Lazy flushing of translation lookaside buffers

Publications (2)

Publication Number Publication Date
CN1622060A true CN1622060A (zh) 2005-06-01
CN100424657C CN100424657C (zh) 2008-10-08

Family

ID=34465717

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410088261XA Expired - Fee Related CN100424657C (zh) 2003-11-26 2004-10-18 转换后备缓冲器的惰性转储清除

Country Status (12)

Country Link
US (2) US7069389B2 (zh)
EP (1) EP1536341B1 (zh)
JP (1) JP3944504B2 (zh)
KR (1) KR100918530B1 (zh)
CN (1) CN100424657C (zh)
AT (1) ATE457495T1 (zh)
AU (1) AU2004218704B2 (zh)
BR (1) BRPI0404015B1 (zh)
CA (1) CA2483938C (zh)
DE (1) DE602004025442D1 (zh)
MX (1) MXPA04011270A (zh)
RU (1) RU2361267C2 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392623C (zh) * 2005-08-11 2008-06-04 国际商业机器公司 用于从地址高速缓存去除条目的方法和设备
CN101149707B (zh) * 2006-08-15 2010-06-02 英特尔公司 将翻译后援缓冲器同步到扩充的分页表
CN101243398B (zh) * 2005-06-23 2010-10-06 高通股份有限公司 共享转换后备缓冲器方法
CN104919417A (zh) * 2012-12-29 2015-09-16 英特尔公司 用于在每线程的基础上跟踪tlb清除的装置和方法
WO2016205977A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Techniques to run one or more containers on virtual machine
CN107077368A (zh) * 2014-07-25 2017-08-18 英特尔公司 用于指令集不可知的运行时架构的系统
CN109828932A (zh) * 2019-02-18 2019-05-31 华夏芯（北京）通用处理器技术有限公司 一种地址微调加速系统
CN110392084A (zh) * 2018-04-20 2019-10-29 伊姆西Ip控股有限责任公司 在分布式系统中管理地址的方法、设备和计算机程序产品
CN113296685A (zh) * 2020-05-29 2021-08-24 阿里巴巴集团控股有限公司 数据处理方法及装置、计算机可读存储介质
US11281481B2 (en) 2014-07-25 2022-03-22 Intel Corporation Using a plurality of conversion tables to implement an instruction set agnostic runtime architecture

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050283566A1 (en) * 2003-09-29 2005-12-22 Rockwell Automation Technologies, Inc. Self testing and securing ram system and method
US7334159B1 (en) 2003-09-29 2008-02-19 Rockwell Automation Technologies, Inc. Self-testing RAM system and method
US7533133B1 (en) * 2004-04-28 2009-05-12 Symantec Operating Corporation Externally managed file versions
US7249241B1 (en) * 2004-04-29 2007-07-24 Sun Microsystems, Inc. Method and apparatus for direct virtual memory address caching
US7363463B2 (en) * 2005-05-13 2008-04-22 Microsoft Corporation Method and system for caching address translations from multiple address spaces in virtual machines
GB0513375D0 (en) 2005-06-30 2005-08-03 Retento Ltd Computer security
US8909946B2 (en) 2005-11-15 2014-12-09 Microsoft Corporation Efficient power management of a system with virtual machines
US7913057B2 (en) * 2006-01-27 2011-03-22 Graphics Properties Holdings, Inc. Translation lookaside buffer checkpoint system
US8479174B2 (en) 2006-04-05 2013-07-02 Prevx Limited Method, computer program and computer for analyzing an executable computer file
US8694712B2 (en) * 2006-12-05 2014-04-08 Microsoft Corporation Reduction of operational costs of virtual TLBs
US8615643B2 (en) 2006-12-05 2013-12-24 Microsoft Corporation Operational efficiency of virtual TLBs
US7631147B2 (en) * 2006-12-06 2009-12-08 Microsoft Corporation Efficient flushing of translation lookaside buffers in a multiprocessor environment
US7788464B2 (en) * 2006-12-22 2010-08-31 Microsoft Corporation Scalability of virtual TLBs for multi-processor virtual machines
US7774658B2 (en) * 2007-01-11 2010-08-10 Hewlett-Packard Development Company, L.P. Method and apparatus to search for errors in a translation look-aside buffer
US8868844B2 (en) * 2008-06-25 2014-10-21 International Business Machines Corporation System and method for a software managed cache in a multiprocessing environment
US20090327750A1 (en) * 2008-06-29 2009-12-31 Tse-Hong Wu Security system for code dump protection and method thereof
US8930635B2 (en) 2009-12-14 2015-01-06 International Business Machines Corporation Page invalidation processing with setting of storage key to predefined value
US8510511B2 (en) * 2009-12-14 2013-08-13 International Business Machines Corporation Reducing interprocessor communications pursuant to updating of a storage key
US8918601B2 (en) * 2009-12-14 2014-12-23 International Business Machines Corporation Deferred page clearing in a multiprocessor computer system
US8209491B2 (en) * 2010-04-27 2012-06-26 Symantec Corporation Techniques for directory server integration
KR101155127B1 (ko) * 2010-12-24 2012-06-11 서울대학교산학협력단 멀티코어 시스템의 메모리 관리 장치 및 방법
US9413721B2 (en) 2011-02-15 2016-08-09 Webroot Inc. Methods and apparatus for dealing with malware
US9916257B2 (en) * 2011-07-26 2018-03-13 Intel Corporation Method and apparatus for TLB shoot-down in a heterogeneous computing system supporting shared virtual memory
AU2011369945B2 (en) * 2011-10-27 2015-06-25 Huawei Technologies Co., Ltd. Method for Controlling Cache Mapping and Cache System
US9411745B2 (en) 2013-10-04 2016-08-09 Qualcomm Incorporated Multi-core heterogeneous system translation lookaside buffer coherency
US9262337B2 (en) * 2013-10-09 2016-02-16 Microsoft Technology Licensing, Llc Dynamically determining a translation lookaside buffer flush promotion threshold value
RU2547636C1 (ru) * 2013-12-30 2015-04-10 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Устройство для преобразования виртуальных адресов в физические адреса
KR102168169B1 (ko) 2014-01-07 2020-10-20 삼성전자주식회사 비휘발성 메모리 시스템의 메모리 맵핑 방법 및 이를 제공하는 시스템
US9886391B2 (en) 2014-03-20 2018-02-06 International Business Machines Corporation Selective purging of PCI I/O address translation buffer
US11288205B2 (en) * 2015-06-23 2022-03-29 Advanced Micro Devices, Inc. Access log and address translation log for a processor
US10942683B2 (en) 2015-10-28 2021-03-09 International Business Machines Corporation Reducing page invalidation broadcasts
US9898226B2 (en) * 2015-10-28 2018-02-20 International Business Machines Corporation Reducing page invalidation broadcasts in virtual storage management
US10078588B2 (en) * 2016-03-25 2018-09-18 Advanced Micro Devices, Inc. Using leases for entries in a translation lookaside buffer
US10261916B2 (en) * 2016-03-25 2019-04-16 Advanced Micro Devices, Inc. Adaptive extension of leases for entries in a translation lookaside buffer
US10120814B2 (en) * 2016-04-01 2018-11-06 Intel Corporation Apparatus and method for lazy translation lookaside buffer (TLB) coherence
US10067870B2 (en) 2016-04-01 2018-09-04 Intel Corporation Apparatus and method for low-overhead synchronous page table updates
KR102611292B1 (ko) 2016-06-22 2023-12-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10082969B2 (en) * 2017-01-26 2018-09-25 Reduxio Systems Ltd. System and method for managing a storage system
US10552338B2 (en) * 2017-02-21 2020-02-04 Arm Limited Technique for efficient utilisation of an address translation cache
US10120813B2 (en) * 2017-03-08 2018-11-06 Arm Limited Address translation
US10540291B2 (en) * 2017-05-10 2020-01-21 Intel Corporation Tracking and managing translation lookaside buffers
US10725932B2 (en) 2017-11-29 2020-07-28 Qualcomm Incorporated Optimizing headless virtual machine memory management with global translation lookaside buffer shootdown
US11275697B2 (en) * 2019-05-31 2022-03-15 Apple Inc. Translation lookaside buffer invalidation for merged invalidation requests across power boundaries
US11995459B2 (en) * 2020-08-25 2024-05-28 VMware LLC Memory copy during virtual machine migration in a virtualized computing system
US11620235B1 (en) * 2021-10-04 2023-04-04 International Business Machines Corporation Validation of store coherence relative to page translation invalidation
US11853574B1 (en) * 2022-06-21 2023-12-26 Dell Products L.P. Container flush ownership assignment

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642072B2 (zh) 1975-02-21 1981-10-02
US4053948A (en) 1976-06-21 1977-10-11 Ibm Corporation Look aside array invalidation mechanism
US4779188A (en) * 1983-12-14 1988-10-18 International Business Machines Corporation Selective guest system purge control
JPS6324337A (ja) 1986-07-01 1988-02-01 Yokogawa Hewlett Packard Ltd キャッシュ・メモリ管理方式
JP2931636B2 (ja) 1990-06-08 1999-08-09 富士通株式会社 データ処理装置
US5317705A (en) * 1990-10-24 1994-05-31 International Business Machines Corporation Apparatus and method for TLB purge reduction in a multi-level machine system
JPH05225063A (ja) 1992-02-14 1993-09-03 Nec Corp バッファメモリのクリア方式
US5428757A (en) * 1992-04-29 1995-06-27 International Business Machines Corporation Method for reducing translation look aside buffer purges in a multitasking system
US5455922A (en) * 1992-07-28 1995-10-03 International Business Machines Corporation Dynamic validity facility for fast purging of translation bypass buffers
US5437017A (en) * 1992-10-09 1995-07-25 International Business Machines Corporation Method and system for maintaining translation lookaside buffer coherency in a multiprocessor data processing system
JPH06243043A (ja) 1993-02-19 1994-09-02 Kofu Nippon Denki Kk アドレス変換バッファのエントリクリア装置
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
CN101359350B (zh) * 1995-02-13 2012-10-03 英特特拉斯特技术公司 用于安全地管理在数据项上的操作的方法
US5787476A (en) * 1995-05-05 1998-07-28 Silicon Graphics, Inc. System and method for maintaining coherency of virtual-to-physical memory translations in a multiprocessor computer
US5721858A (en) * 1995-12-12 1998-02-24 International Business Machines Corporation Virtual memory mapping method and system for memory management of pools of logical partitions for bat and TLB entries in a data processing system
JP2916421B2 (ja) * 1996-09-09 1999-07-05 株式会社東芝 キャッシュフラッシュ装置およびデータ処理方法
JP2000067009A (ja) 1998-08-20 2000-03-03 Hitachi Ltd 主記憶共有型マルチプロセッサ
US6393525B1 (en) * 1999-05-18 2002-05-21 Intel Corporation Least recently used replacement method with protection
US6510508B1 (en) * 2000-06-15 2003-01-21 Advanced Micro Devices, Inc. Translation lookaside buffer flush filter
TWI230897B (en) * 2001-04-20 2005-04-11 Ibm Method for sharing a translation lookaside buffer between CPUs
US7565509B2 (en) * 2002-04-17 2009-07-21 Microsoft Corporation Using limits on address translation to control access to an addressable entity
US7058768B2 (en) * 2002-04-17 2006-06-06 Microsoft Corporation Memory isolation through address translation data edit control
US6986006B2 (en) * 2002-04-17 2006-01-10 Microsoft Corporation Page granular curtained memory via mapping control
US7478235B2 (en) * 2002-06-28 2009-01-13 Microsoft Corporation Methods and systems for protecting data in USB systems

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101243398B (zh) * 2005-06-23 2010-10-06 高通股份有限公司 共享转换后备缓冲器方法
CN100392623C (zh) * 2005-08-11 2008-06-04 国际商业机器公司 用于从地址高速缓存去除条目的方法和设备
CN101149707B (zh) * 2006-08-15 2010-06-02 英特尔公司 将翻译后援缓冲器同步到扩充的分页表
CN101814056B (zh) * 2006-08-15 2013-03-27 英特尔公司 将翻译后援缓冲器同步到扩充的分页表
CN104919417A (zh) * 2012-12-29 2015-09-16 英特尔公司 用于在每线程的基础上跟踪tlb清除的装置和方法
CN107077368A (zh) * 2014-07-25 2017-08-18 英特尔公司 用于指令集不可知的运行时架构的系统
CN107077368B (zh) * 2014-07-25 2020-09-29 英特尔公司 用于指令集不可知的运行时架构的系统
US11281481B2 (en) 2014-07-25 2022-03-22 Intel Corporation Using a plurality of conversion tables to implement an instruction set agnostic runtime architecture
WO2016205977A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Techniques to run one or more containers on virtual machine
CN110392084A (zh) * 2018-04-20 2019-10-29 伊姆西Ip控股有限责任公司 在分布式系统中管理地址的方法、设备和计算机程序产品
CN110392084B (zh) * 2018-04-20 2022-02-15 伊姆西Ip控股有限责任公司 在分布式系统中管理地址的方法、设备和计算机程序产品
CN109828932A (zh) * 2019-02-18 2019-05-31 华夏芯（北京）通用处理器技术有限公司 一种地址微调加速系统
CN109828932B (zh) * 2019-02-18 2020-12-18 华夏芯（北京）通用处理器技术有限公司 一种地址微调加速系统
CN113296685A (zh) * 2020-05-29 2021-08-24 阿里巴巴集团控股有限公司 数据处理方法及装置、计算机可读存储介质
CN113296685B (zh) * 2020-05-29 2023-12-26 阿里巴巴集团控股有限公司 数据处理方法及装置、计算机可读存储介质

Also Published As

Publication number Publication date
RU2361267C2 (ru) 2009-07-10
RU2004134452A (ru) 2006-05-10
BRPI0404015B1 (pt) 2017-01-31
AU2004218704A1 (en) 2005-06-09
US7287124B2 (en) 2007-10-23
CA2483938A1 (en) 2005-05-26
DE602004025442D1 (de) 2010-03-25
JP3944504B2 (ja) 2007-07-11
CA2483938C (en) 2015-05-12
EP1536341A2 (en) 2005-06-01
JP2005158040A (ja) 2005-06-16
MXPA04011270A (es) 2005-05-30
AU2004218704B2 (en) 2010-02-18
KR100918530B1 (ko) 2009-09-21
EP1536341A3 (en) 2006-10-25
ATE457495T1 (de) 2010-02-15
KR20050051540A (ko) 2005-06-01
BRPI0404015A (pt) 2005-07-12
US20060161734A1 (en) 2006-07-20
EP1536341B1 (en) 2010-02-10
US7069389B2 (en) 2006-06-27
US20050114607A1 (en) 2005-05-26
CN100424657C (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
CN100424657C (zh) 转换后备缓冲器的惰性转储清除
US11138121B2 (en) Systems and methods for efficient cacheline handling based on predictions
EP2350833B1 (en) Opportunistic page largification
CN113868155B (zh) 一种内存空间扩展方法、装置及电子设备和存储介质
US7793070B2 (en) Processing system implementing multiple page size memory organization with multiple translation lookaside buffers having differing characteristics
JP2009020881A (ja) 可変のページサイズのメモリ編成を実装する処理システム
TW201042455A (en) Method of providing extended memory protection
CA2577865A1 (en) System and method for virtualization of processor resources
JP5583274B2 (ja) コンピュータ・メモリを管理する方法、対応するコンピュータ・プログラム製品、およびそのためのデータ・ストレージ・デバイス
EP3553665B1 (en) Non-volatile memory access method, device, and system
CN110196757A (zh) 虚拟机的tlb填写方法、装置及存储介质
EP3163451B1 (en) Memory management method and device, and memory controller
CN1912853A (zh) 用于管理高速缓存数据的方法和数据处理系统
US7174429B2 (en) Method for extending the local memory address space of a processor
US9158682B2 (en) Cache memory garbage collector
US10909045B2 (en) System, method and apparatus for fine granularity access protection
US8732442B2 (en) Method and system for hardware-based security of object references
US20230161709A1 (en) Processor, computer system, and method for flushing hierarchical cache structure based on a designated key identification code and a designated address
JP3204098B2 (ja) 動的アドレスデコードキャッシュ制御方式
JPH0795310B2 (ja) キャッシュ・メモリ
JPH11296432A (ja) 情報処理装置とメモリ管理方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICROSOFT TECHNOLOGY LICENSING LLC

Free format text: FORMER OWNER: MICROSOFT CORP.

Effective date: 20150513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150513

Address after: Washington State

Patentee after: Micro soft technique license Co., Ltd

Address before: Washington State

Patentee before: Microsoft Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20191018

CF01 Termination of patent right due to non-payment of annual fee