CN1610257A - 高频多样选择性预除器 - Google Patents
高频多样选择性预除器 Download PDFInfo
- Publication number
- CN1610257A CN1610257A CN 200310102796 CN200310102796A CN1610257A CN 1610257 A CN1610257 A CN 1610257A CN 200310102796 CN200310102796 CN 200310102796 CN 200310102796 A CN200310102796 A CN 200310102796A CN 1610257 A CN1610257 A CN 1610257A
- Authority
- CN
- China
- Prior art keywords
- frequency
- eliminator
- elimination
- advance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008030 elimination Effects 0.000 claims description 68
- 238000003379 elimination reaction Methods 0.000 claims description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
一种高频多样选择性预除器,可将输入信号依使用者所需的除频比例除频,得到使用者预期的除频频率。其电路由多个逻辑开关及多个D型正反器组成,包括:第一除频器,接收输入信号后,经除频处理,形成除频频率的除频器;第二除频器,连接至该第一除频器,经多个选择信号与多个与门作选择开关,将第一除频器的除频结果再进一步除频,为可扩充选择除频频率的电路;模块控制器,将多个选择信号与外部控制信号经或门执行逻辑运算后连接至第一除频器,进一步控制第一除频器的除频频率;输出选择电路,连接至第二除频器,并搭配多个选择信号作为选择信号输出装置。该预除器能提供多样化的除频频率,让使用者有效控制整体电路的除频功能,降低了制作成本。
Description
技术领域
本发明涉及一种高频预除器,特别是涉及一种让使用者能更有效地控制整体电路的除频比例,从而得到其所预期的除频频率的高频多样选择性预除器。
背景技术
由于电子科技的进步、通讯技术的发达,所应用在高频电路的技术更是日新月异,然而,高频信号必须搭配上各种除频电路的变化使用才可成为频率合成器(frequency Synthesizer),因此除频器如今被人们广泛的使用在高频电路之中;尤其现今计算机、通讯设备及电子仪器等产品不断推陈出新,更加使得除频器成为高频电路里不可或缺的一项重要技术。
有关除频电路的技术及使用,早已有所施行,并且也已经非常广泛地运用在高频电路之中,一般而言,预除器大多只能设计成固定模式的除频比例;如图1A所示,其为美国专利第6,462,595号专利案中的运用预除器的已知技术;在该图1A和图1B的已知技术中,揭露高频电路使用固定的除频比例64/65(divide-by-64/65),如图1B所示,因此无法选择其它的除频比例,换句话说,该预除器并没有提供使用者弹性的除频比例。
经由上述的已知技术说明可知,目前预除器所使用的技术并不能提供使用者选择多样化的除频频率,若是想要有别于64/65的除频比例,则必须花费更多的时间来重新设计预除器中的电路,并且也需要再一次的制造新设计的除频器,使得成本因而提高。
发明内容
由上,本发明针对上述缺失,提出一种简易且低成本的解决方法及装置,可提供弹性化的除频比例并运用于预除器的技术中,使得后续预除器不需依照每种除频比例的不同而重新制造,这样,预除器的除频比例不但具有弹性,且能有效地降低制作成本。
本发明提供弹性化的除频比例的高频多样选择性预除器,其不仅可以简化电路来控制其除频比例,也可达到所预期的除频频率;通过多位的选择信号,利用其信号不同的高低电平,加以控制预除器中的除数比例。
由上,本发明提供一种高频多样选择性预除器,其利用可变的除频比例来达到使用者所需的除频频率,因此本发明的主要目的在于能提供一组可扩充选择除频频率的电路,通过多位的选择信号作为选择开关,进而能有效的控制整体除频电路中的除频比例。
为了达到上述目的,本发明提供的高频多样选择性预除器包括:
第一除频器,其接收输入信号后,经由除频处理,形成除频频率的除频器;
第二除频器,连接至该第一除频器,并且经由多个选择信号与多个与门(AND)作为选择开关,将第一除频器的除频结果再进一步除频,为可扩充选择除频频率之电路;
模块控制器(module control),其用以将多个选择信号与外部控制信号(MC)经由或门(OR)执行逻辑运算后连接至第一除频器,更进一步地控制第一除频器的除频频率;
输出选择电路,连接至第二除频器,并搭配多个选择信号作为选择信号输出的电路。
该预除器由此经由该第一除频器与第二除频器的连结,配合该模块控制器的控制,形成一可扩充选择除频频率的电路,以提供多样化的除频频率。
为了达到上述目的,本发明还提供一种高频多样选择性预除器,可适用于高频的除频电路,其包括:
第一除频器,其由多个D型正反器及多个与门所组成,其接收一输入信号后,经由除频处理,形成除频频率的除频器;
第二除频器,其由多个D型正反器及多个与门所组成,由此连接至该第一除频器,并经由多个选择信号与多个与门作为选择开关进而调整除频比例,将该第一除频器的除频结果再进一步除频;
模块控制器,用以将该多个选择信号与外部控制信号经由至少一或门执行逻辑运算后连接至该第一除频器,以控制该第一除频器的除频频率;及
输出选择电路,连接至该第二除频器,并搭配该多个选择信号作为选择信号输出的电路;
该预除器由此经由该第一除频器与第二除频器的连结,配合该模块控制器的控制,形成一可扩充选择除频频率的电路,以提供多样化的除频频率。
为了使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然所附图式仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1A为已知技术的美国专利第6,462,595号专利案中主要电路示意图;
图1B为已知技术的美国专利第6,462,595号专利案中主要电路的真值表;
图2为本发明实施例的主要电路方块与组件的连接示意图;
图3A为本发明实施例的选择信号与除频十六分之一对应的输出波型示意图;
图3B为本发明实施例的选择信号与除频三十二分之一对应的输出波型示意图;
图3C为本发明实施例的选择信号与除频六十四分之一对应的输出波型示意图;
图3D为本发明实施例的选择信号与除频一百二十八分之一对应的输出波型示意图;
图4为本发明实施例的真值表示意图。
具体实施方式
如图2所示,该图为本发明高频多样性选择预除器的实施例电路图。本发明的输入信号,首先经过的第一除频器50是由第一正反器502、第二正反器504及第三正反器506连接而成,其中第一正反器502连接第二正反器504形成四分之一除频器,另外第三正反器506的反向输出Q与第二正反器504的反向输出Q经由第一与门508连接而执行逻辑AND运算,如此搭配第三正反器506可使第一除频器50成为五分之一除频器,对于整体预除器的除数比例为一奇数值(其进一步说明请见后面的详细叙述)。
如上述所示,第一除频器50的输出信号连接至第二除频器52,当信号每经过一D型正反器,则频率值会再被除以2,亦即当信号经过第四正反器522及第五正反器524时,其输入信号已被除以16(其中假设第三正反器506并无动作)且第五正反器524的Q点输出电位为1,亦即w点的电位为1且处于高电位状态,在此之后信号进入3位的选择开关。请参阅图3A-图3D并结合图2,当外加的第一选择信号a、第二选择信号b、第三选择信号c的电位为0并处于低电位状态时,第四与门525、第五与门527、第六与门529经由逻辑AND运算后输出皆为低电位状态,造成第六正反器526、第七正反器528、第八正反器530皆无动作,因此,w点的高电位经由连接电路传送至输出选择电路56中的第十与门562后,和第一反向选择信号a、第二反向选择信号b、第三反向选择信号c执行逻辑AND运算后输出一十六分之一除频的信号,再经由第二或门560执行逻辑OR运算并得到该预除器的输出信号频率为输入信号频率的十六分之一,达到十六分之一的除频功能,如图3A所示。
同理,当外加的第一选择信号a的电位为1并处于高电位状态,第二选择信号b、第三选择信号c的电位为0并处于低电位状态时,第五与门527、第六与门529经由逻辑AND运算后输出皆为低电位状态,造成第七正反器528、第八正反器530无动作,但第四与门525将w点与第一选择信号a的高电位经由逻辑AND运算后输出为高电位状态,造成第六正反器526有动作且其Q点输出电位为1,亦即x点的电位为1并处于高电位状态,此时已进一步的将输入信号除以32,其后第七与门531将x点与第一选择信号a的高电位经由逻辑AND运算后输出为高电位状态,并经由连接电路传送至输出选择电路56中的第十一与门564,和第一选择信号a、第二反向选择信号b、第三反向选择信号c执行逻辑AND运算后输出一除频32的信号再与第十与门562的输出(如前述所提)经由第二或门560执行逻辑OR运算后,得到该预除器的输出信号频率为输入信号频率的三十二分之一,达到除频32的功能,如图3B所示。
当外加的第一选择信号a、第二选择信号b的电位为1并处于高电位状态(由上述可知此时第六正反器526有动作且x点电位为1),第三选择信号c的电位为0并处于低电位状态时,第六与门529经由逻辑AND运算后输出为低电位状态,造成第八正反器530无动作但第五与门527将x点与第二选择信号b的高电位经由逻辑AND运算后输出为高电位状态,造成第七正反器528有动作且其Q点输出电位为1,亦即y点的电位为1并处于高电位状态,此时已进一步的将输入信号除以64,其后第八与门533将y点与第二选择信号b的高电位经由逻辑AND运算后输出为高电位状态,并经由连接电路传送至输出选择电路56中的第十二与门566,和第一选择信号a、第二选择信号b、第三反向选择信号c执行逻辑AND运算后输出一除频64的信号,再与第十与门562及第十一与门564的输出(如前述所提)经由第二或门560执行逻辑OR运算后,得到该预除器的输出信号频率为输入信号频率的六十四分之一,达到除频64的功能,如图3C所示。
当外加的第一选择信号a、第二选择信号b、第三选择信号c的电位为1并处于高电位状态时(由上述可知此时第六正反器526、第七正反器528有动作且y点电位为1),第六与门529将y点与第三选择信号c的高电位经由逻辑AND运算后输出为高电位状态,造成第八正反器530有动作且其Q点输出电位为1,亦即z点的电位为1并处于高电位状态,此时已进一步的将输入信号除以128,其后第九与门535将z点与第三选择信号c的高电位经由逻辑AND运算后输出为高电位状态,并经由连接电路传送至输出选择电路56中的第十三与门568,和第一选择信号a、第二选择信号b、第三选择信号c执行逻辑AND运算后输出一除频128的信号,再与第十与门562、第十一与门564及第十二与门564的输出经由第二或门560执行逻辑OR运算后,得到该预除器的输出信号频率为输入信号频率的一百二十八分之一,达到除频128的功能,图3D所示。
请参阅图4的真值表,模块控制器54(module control)中的外部控制信号544(MC)用以控制高频多样选择性预除器的输出信号是否将除以一奇数值;该外部控制信号544(MC)的信号反向后并且与第十与门562、第十一与门564、第十二与门564及第十三与门568的输入信号经由第一或门542执行逻辑OR运算后,再连接至第二、第三与门510、512接至第三正反器506的输入端并由此控制第三正反器506的动作,当外部控制信号544(MC)的电位为0并处于低电位状态时,第三正反器506无动作且第一除频器50为一除四的除频器,高频多样选择性预除器的输出信号将除以一偶数值;反之,当外部控制信号544(MC)的电位为1并处于高电位状态时,第三正反器506有动作且第一除频器50为一除五的除频器,高频多样选择性预除器的输出信号将除以一奇数值。
综上所述,本发明的高频多样性选择预除器的装置及方法可以扩充预除器的除频比例,达成多样性的除频频率,且以简易的逻辑电路即可完成,并能克服已知电路所需的时间设计、修改的成本耗费。
但是,以上所述,仅为本发明较佳的具体实施例的详细说明与图式,凡合于本发明权利要求书的精神与其类似变化的实施例,皆应包含在本发明的范围中,任何熟悉该项技术的普通技术人员可轻易思及的变化或修饰,皆应涵盖在本发明的权利要求书所要求保护的范围之内。
Claims (10)
1.一种高频多样选择性预除器(,可适用于高频除频电路,其特征在于包括:
第一除频器,其接收输入信号后,经由除频处理,形成除频频率的除频器;
第二除频器,连接至该第一除频器,并且经由多个选择信号与多个与门作为选择开关,将该第一除频器的除频结果再进一步除频;
模块控制器,将该多个选择信号与外部控制信号经由至少一或门执行逻辑运算后连接至该第一除频器,以控制该第一除频器的除频频率;及
输出选择电路,连接至该第二除频器,并搭配该多个选择信号作为选择信号输出的电路;
该预除器由此经由该第一除频器与第二除频器的连结,配合该模块控制器的控制,形成一可扩充选择除频频率的电路,以提供多样化的除频频率。
2.如权利要求1所述的高频多样选择性预除器,其特征在于该第一除频器由多个D型正反器及多个与门所组成。
3.如权利要求1所述的高频多样选择性预除器,其特征在于该第二除频器由多个D型正反器及多个与门所组成,且可依使用者需要的除频比例加以调整。
4.如权利要求1所述的高频多样选择性预除器,其特征在于该外部的模块控制器,可依该外部控制信号的高低电平,控制该第一除频器的除频频率。
5.如权利要求1所述的高频多样选择性预除器,其特征在于该输出选择电路由多个与门与一或门共同组成,该输出选择电路连接至该第二除频器并搭配该多个选择信号作信号输出选择。
6.如权利要求1所述的高频多样选择性预除器,其特征在于该第二除频器可经由该多个选择信号与该多个与门作为选择开关,用以搭配该输出选择电路并选择输出的信号,控制整体的除频频率。
7.一种高频多样选择性预除器,可适用于高频的除频电路,其特征在于包括:
第一除频器,其由多个D型正反器及多个与门所组成,其接收一输入信号后,经由除频处理,形成除频频率的除频器;
第二除频器,其由多个D型正反器及多个与门所组成,由此连接至该第一除频器,并经由多个选择信号与多个与门作为选择开关进而调整除频比例,将该第一除频器的除频结果再进一步除频;
模块控制器,用以将该多个选择信号与外部控制信号经由至少一或门执行逻辑运算后连接至该第一除频器,以控制该第一除频器的除频频率;及
输出选择电路,连接至该第二除频器,并搭配该多个选择信号作为选择信号输出的电路;
该预除器由此经由该第一除频器与第二除频器的连结,配合该模块控制器的控制,形成一可扩充选择除频频率的电路,以提供多样化的除频频率。
8.如权利要求7所述的高频多样选择性预除器,其特征在于该外部的模块控制器可依该外部控制信号的高低电平,控制该第一除频器的除频频率。
9.如权利要求7所述的高频多样选择性预除器,其特征在于该输出选择电路由多个与门与一或门共同组成,该输出选择电路连接至该第二除频器并搭配该多个选择信号作信号输出选择。
10.如权利要求7所述的高频多样选择性预除器,其特征在于该第二除频器可经由该多个选择信号与该多个与门作为选择开关,用以搭配该输出选择电路并选择输出的信号,控制整体的除频频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101027963A CN1294701C (zh) | 2003-10-24 | 2003-10-24 | 高频多样选择性预分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101027963A CN1294701C (zh) | 2003-10-24 | 2003-10-24 | 高频多样选择性预分频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1610257A true CN1610257A (zh) | 2005-04-27 |
CN1294701C CN1294701C (zh) | 2007-01-10 |
Family
ID=34756455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101027963A Expired - Lifetime CN1294701C (zh) | 2003-10-24 | 2003-10-24 | 高频多样选择性预分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1294701C (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323482A (zh) * | 2011-08-05 | 2012-01-18 | 天津市德力电子仪器有限公司 | 数字中频频谱分析仪在网络分析测量中测量相频特性的方法 |
US8120392B2 (en) | 2009-02-18 | 2012-02-21 | Novatek Microelectronics Corp. | Frequency dividing circuit |
CN101814913B (zh) * | 2009-02-23 | 2012-07-18 | 联咏科技股份有限公司 | 除频电路 |
CN101937655B (zh) * | 2009-07-01 | 2012-10-10 | 瑞鼎科技股份有限公司 | 分频器电路及其方法与应用其的栅极驱动器 |
TWI420484B (zh) * | 2009-06-12 | 2013-12-21 | Raydium Semiconductor Corp | 除頻器電路及其方法與應用其之閘極驅動器 |
CN111211774A (zh) * | 2018-11-21 | 2020-05-29 | 英业达科技有限公司 | 除弹跳电路 |
CN113674665A (zh) * | 2021-08-05 | 2021-11-19 | 昆山工研院新型平板显示技术中心有限公司 | 显示驱动电路和电子设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4150092B2 (ja) * | 1997-09-17 | 2008-09-17 | ソニー株式会社 | 分周回路およびデジタルpll回路 |
US5948046A (en) * | 1997-12-15 | 1999-09-07 | Telefonaktiebolaget Lm Ericsson | Multi-divide frequency division |
TW442951B (en) * | 1999-10-07 | 2001-06-23 | Nat Science Council | A low-voltage prescaler using dynamic back-gate forward bias method |
-
2003
- 2003-10-24 CN CNB2003101027963A patent/CN1294701C/zh not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120392B2 (en) | 2009-02-18 | 2012-02-21 | Novatek Microelectronics Corp. | Frequency dividing circuit |
CN101814913B (zh) * | 2009-02-23 | 2012-07-18 | 联咏科技股份有限公司 | 除频电路 |
TWI420484B (zh) * | 2009-06-12 | 2013-12-21 | Raydium Semiconductor Corp | 除頻器電路及其方法與應用其之閘極驅動器 |
CN101937655B (zh) * | 2009-07-01 | 2012-10-10 | 瑞鼎科技股份有限公司 | 分频器电路及其方法与应用其的栅极驱动器 |
CN102323482A (zh) * | 2011-08-05 | 2012-01-18 | 天津市德力电子仪器有限公司 | 数字中频频谱分析仪在网络分析测量中测量相频特性的方法 |
CN102323482B (zh) * | 2011-08-05 | 2013-04-03 | 天津市德力电子仪器有限公司 | 数字中频频谱分析仪在网络分析测量中测量相频特性的方法 |
CN111211774A (zh) * | 2018-11-21 | 2020-05-29 | 英业达科技有限公司 | 除弹跳电路 |
CN111211774B (zh) * | 2018-11-21 | 2023-12-26 | 英业达科技有限公司 | 除弹跳电路 |
CN113674665A (zh) * | 2021-08-05 | 2021-11-19 | 昆山工研院新型平板显示技术中心有限公司 | 显示驱动电路和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN1294701C (zh) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1258873C (zh) | 数字倍频器 | |
KR20090027066A (ko) | 터치 패드 구동 장치 및 구동 방법 | |
CN101378258B (zh) | 一种模块化分频单元及分频器 | |
CN1294701C (zh) | 高频多样选择性预分频器 | |
CN110569972A (zh) | 超网络的搜索空间构建方法、装置以及电子设备 | |
US8812755B2 (en) | Heterogeneous high-speed serial interface system with phase-locked loop architecture and clock distribution system | |
CN111831180B (zh) | 图标整理方法、装置及电子设备 | |
US10177773B2 (en) | Programmable clock divider | |
EP0391516B1 (en) | Binary adding apparatus | |
US20030095718A1 (en) | Median filter | |
US6834094B1 (en) | High-frequency multi-selection prescaler | |
US6556647B1 (en) | Phase locked loop clock divider utilizing a high speed programmable linear feedback shift register with a two stage pipeline feedback path | |
US7194723B1 (en) | Techniques for mapping functions to lookup tables on programmable circuits | |
JPH10261952A (ja) | クロック分周器 | |
Willeboordse et al. | Externally controlled attractor selection in a high-dimensional system | |
EP0535395B1 (en) | Partial multiplier selector for multiplication circuit | |
CN1238890C (zh) | 内建有老化电路的芯片及其老化电路和老化方法 | |
CN1241094C (zh) | 时钟脉冲控制系统 | |
JP3718046B2 (ja) | アドレス発生回路 | |
CN1243295C (zh) | 时钟信号切换电路 | |
CN108471306A (zh) | 一种任意整数倍数分频器 | |
CN106254060B (zh) | 一种fpga混沌信号发生器 | |
CN2485700Y (zh) | 多媒体点选装置 | |
KR0177399B1 (ko) | 최대값 추출기 | |
CN1688975A (zh) | 中断控制方法和中断控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20070110 |
|
CX01 | Expiry of patent term |