CN1241094C - 时钟脉冲控制系统 - Google Patents

时钟脉冲控制系统 Download PDF

Info

Publication number
CN1241094C
CN1241094C CNB031051626A CN03105162A CN1241094C CN 1241094 C CN1241094 C CN 1241094C CN B031051626 A CNB031051626 A CN B031051626A CN 03105162 A CN03105162 A CN 03105162A CN 1241094 C CN1241094 C CN 1241094C
Authority
CN
China
Prior art keywords
time clock
clock
parts
pulse oscillator
frequency dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031051626A
Other languages
English (en)
Other versions
CN1442771A (zh
Inventor
工藤真
桥本敬介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1442771A publication Critical patent/CN1442771A/zh
Application granted granted Critical
Publication of CN1241094C publication Critical patent/CN1241094C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种将所需的最小限度的时钟脉冲发送到各部件，以求节电的时钟脉冲控制系统。在将时钟脉冲发送到CPU(4)、总线(5)、外围电路(6)、以及其他电路(7)等的多个部件的时钟脉冲控制系统中，把由时钟脉冲振荡器(1)生成的时钟脉冲发送到分别与各部件(4)、(5)、(6)、和(7)连接的时钟脉冲控制部分(8a)、(8b)、(8c)、和(8d)，其中时钟脉冲由该时钟脉冲控制部分(8a)、(8b)、(8c)、和(8d)分别变换为部件(4)、(5)、(6)、和(7)工作中所需的最小限度的时钟脉冲数的时钟脉冲，然后被提供给部件(4)、(5)、(6)、和(7)。

Description

时钟脉冲控制系统
技术领域
本发明涉及一种用于将时钟脉冲提供给微型计算机中各部件等的时钟脉冲控制系统。
背景技术
图4示出了现有的时钟脉冲的分频方式。
图中，1是时钟脉冲振荡器，2是分频电路，3是微型计算机，该微型计算机具备CPU 4、总线5、外围电路6、其他电路7等的部件。首先，由时钟脉冲振荡器1提供的时钟脉冲被分频电路2分频，然后以特定比分频的时钟脉冲被提供给各部件4至7。
发明内容
如上所述，在由共同的分频电路2将单一的时钟脉冲发送给所有的部件4至7的发送方式中，提供给诸如CPU 4等需要高时钟脉冲数的部件的同样的时钟脉冲也被提供给诸如总线5和外围电路6等需要低时钟脉冲数的其他部件。近年来，所有的设备都要求节电，而在如上述这样的方式中，提供了不必要的时钟脉冲数，因此不能通过向各部件提供所需的最小限度的时钟脉冲来节电。
本发明克服了上述不足，其目的在于提供一种向各部件发送所需的最小限度的时钟脉冲以实现节电的时钟脉冲控制系统。
为了解决上述问题，本发明的特征在于，向多个部件提供由时钟脉冲振荡器振荡的时钟脉冲的时钟脉冲控制系统包括提供由该时钟脉冲振荡器振荡的时钟脉冲的多个时钟脉冲控制部分；以及与该各时钟脉冲控制部分连接的多个部件；其中，由该时钟脉冲振荡器提供的时钟脉冲由该时钟脉冲控制部分变换为该各部件的工作中所需的最少的时钟脉冲数的时钟脉冲，然后提供给相应的该部件。
本发明的特征在于，各时钟脉冲控制部分包括对该时钟脉冲振荡器的时钟脉冲计数的计数器；设定分频比的分频比设定部分；以及比较该计数器和分频比设定部分的输出并输出由该分频比设定部分设定的分频时钟脉冲的比较部分。
本发明的特征还在于包括接收由该时钟脉冲振荡器提供的时钟脉冲和由该比较部分提供的时钟脉冲的输入的锁存电路；将该时钟脉冲振荡器提供的时钟脉冲和锁存电路提供的时钟脉冲进行逻辑积并将该逻辑积输出到相应各部件的“与”电路。
本发明的特征在于，向多个部件提供时钟脉冲振荡器振荡的时钟脉冲的时钟脉冲控制系统包括，向与该部件连接的分频电路提供由该时钟脉冲振荡器生成的时钟脉冲，用CPU控制该分频电路，以便将该时钟脉冲变换为该部件的工作中所需的最少的时钟脉冲数的时钟脉冲，并将其提供到相应的各部件。
本发明的特征在于，向多个部件提供时钟脉冲振荡器振荡的时钟脉冲的时钟脉冲控制系统包括，向与该部件连接的时钟脉冲停止部分发送由该时钟脉冲振荡器生成的时钟脉冲，用CPU控制该时钟脉冲停止部分，以便停止向不需要时钟脉冲的部件提供时钟脉冲。
在向多个部件提供时钟脉冲的时钟脉冲控制系统中，本发明的特征在于，时钟脉冲停止部分具有与该各部件连接并接收该时钟脉冲振荡器的时钟脉冲的输入的“与”电路，以及向“与”电路提供输入信号的触发器，其中该触发器由CPU控制，以开通或关断该“与”电路的时钟脉冲的输出，本发明的特征在于，向与各部件连接的时钟脉冲控制部分提供由时钟脉冲振荡器提供的时钟脉冲，利用该时钟脉冲控制部分将时钟脉冲变换为部件所需的最少时钟脉冲数的时钟脉冲，并将其提供到相应部件。
附图说明
图1是根据本发明的第一实施方式的时钟脉冲控制系统的框图；
图2是根据本发明的第二实施方式的时钟脉冲控制系统的框图；
图3是根据本发明的第三实施方式的时钟脉冲控制系统的框图；
图4是现有的时钟脉冲控制系统的框图。
具体实施方式
以下结合附图和实施方式对本发明的时钟脉冲控制系统进行说明。
图1示出了根据本发明的第一实施方式的时钟脉冲控制系统。另外，用同一符号表示与图4同一部件或具有同一功能的部件。
图中8a、8b、8c、和8d是与由CPU 4、总线5、外围电路6、其他电路7构成的部件连接的时钟脉冲控制部分，各时钟脉冲控制部分包括：对来自时钟脉冲振荡器1的时钟脉冲计数的计数器9；设定分频比的分频比设定部分10；将计数器9与分频比设定部分10的时钟脉冲数进行比较，并将计数器9的时钟脉冲变换为用分频比设定部分10设定的时钟脉冲数的比较部分11。17是锁存电路，用于接收比较部分11的输出及时钟脉冲振荡器1的时钟脉冲。锁存电路17的输出及时钟脉冲振荡器1的时钟脉冲可被输入到各将各个“与”电路18，再将“与”电路18的输出分别提供给各部件4、5、6、和7。
下面对其操作进行说明。
利用各时钟脉冲控制部分8a、8b、8c、和8d中的分频比设定部分10为各部件4～7设定最佳的时钟脉冲分频比。例如，如果CPU4的时钟脉冲控制部分8a的时钟脉冲分频比设定为1/1，那么，总线5的时钟脉冲控制部分8b的时钟脉冲分频比设定为1/4，外围电路6的时钟脉冲控制部分8c的时钟脉冲分频比设定为1/2，其他电路7的时钟脉冲控制部分8d的时钟脉冲分频比设定为1/4。因此，对于时钟脉冲振荡器1的时钟脉冲数，由比较电路11分别分频成1、1/4、1/2、和1/4的分频时钟脉冲输出，其被分别输入到锁存电路17中。
如果来自比较电路11的低电平输出被输入到锁存电路17，锁存电路17不产生输出，所以“与”电路18的输出是“0”；在这种情况下，没有时钟脉冲被输入到如CPU 4、总线5、外围电路6、或其它电路7中。如果来自比较电路11的高电平输出输入到锁存电路17，锁存电路17产生输出，所以“与”电路18的输出是“1”；在这种情况下，时钟脉冲被输入到如CPU 4、总线5、外围电路6、以及其他电路7中。这样，利用分频比设定部分10设定任意的时钟脉冲分频比，向各部件4～7发送最佳的时钟脉冲，由于可以不发送不需要的时钟脉冲，所以可以实现低功率化及节电。
图2示出了根据本发明的第二实施方式的时钟脉冲控制系统。
如图所示，在时钟脉冲振荡器1和诸如CPU 4、总线5、外围电路6、其他电路7各部件之间，分别设置分频电路12a、12b、12c、和12d，通过CPU 4控制的软件把分频电路12a、12b、12c、和12d的分频比设定为可变状态。
与第一实施方式相同，在第二实施方式中，可以向各部件4～7发送最佳时钟脉冲，不用发送不需要的时钟脉冲，因此，可实现低功率化及节电。同时，由于在分频电路12a～12d的软件控制中，可以利用在其中提供了时钟脉冲的CPU 4，所以其结构更简单。
图3示出了根据本发明的第三实施方式的时钟脉冲控制系统。
如图所示，在时钟脉冲振荡器1和诸如CPU 4、总线5、外围电路6、以及其他电路7的各部件之间设置时钟脉冲停止部分13。该时钟脉冲停止部分13具有设置在时钟脉冲振荡器1和各部件4～7之间的“与”电路14，及将时钟脉冲的脉冲向相应的各“与”电路14输出的触发器15。各“与”电路14将时钟脉冲振荡器1和相应的各触发器15之间的逻辑积提供给各部件4～7。各触发器15可通过CPU 4的软件控制被读/写，以便由此开通或关断相应的各“与”电路14的输出。
在第三实施方式中，将时钟脉冲提供给需要时钟脉冲的部件，停止向不需要时钟脉冲的部件提供时钟脉冲。因此可实现极细微的时钟脉冲控制，并且不提供不必要的时钟脉冲，因此能够实现低功率化及节电，同时，由于可将其中提供有时钟脉冲的CPU 4用于触发器15的软件控制中，所以其结构更简单。
综上所述，根据本发明，由于时钟脉冲振荡器提供的时钟脉冲可以被时钟脉冲控制部分变换为各部件所需的最小限度的时钟脉冲数，然后被提供给各部件，因此可以向各部件提供最佳的时钟脉冲，而且可以不发送不必要的时钟脉冲，因此本发明具有节电的效果。
另外，根据本发明，将时钟脉冲振荡器提供的时钟脉冲提供给与各部件连接的分频电路，通过CPU控制该分频电路，以便提供各部件所需的最小限度的时钟脉冲数，因此，本发明可以利用CPU的软件控制来控制分频的时钟脉冲，从而具有结构简单的效果。
此外，根据本发明，利用时钟脉冲停止部分向不必要的部件停止发送时钟脉冲振荡器提供的时钟脉冲，因此能够实现极细微的时钟脉冲控制，并且可以不发送不必要的时钟脉冲，从而实现低功率化及节电。
符号说明
1    时钟脉冲振荡器
2    分频电路
4    CPU
5    总线
6    外围电路
7    其他电路
8a、8b、8c、8d    时钟脉冲控制部分
9    计数器
10   分频比设定部分
11   比较部分
12a、12b、12c、12d  分频电路
13   时钟脉冲停止部分
17   锁存电路
18   “与”电路

Claims (2)

1.一种向多个部件提供由时钟脉冲振荡器振荡的时钟脉冲的时钟脉冲控制系统，其特征在于包括：
提供由所述时钟脉冲振荡器振荡的时钟脉冲的多个时钟脉冲控制部分；以及
分别连接到所述各时钟脉冲控制部分的多个部件；
所述各时钟脉冲控制部分包括：计数器，对所述时钟脉冲振荡器的时钟脉冲计数；分频比设定部分，具有由所述时钟脉冲振荡器振荡的时钟脉冲和向所述多个部件提供的时钟脉冲的分频比；比较部分，将所述计数器与所述分频比设定部分的输出进行比较，并输出由所述分频比设定部分设定的分频时钟；锁存电路，输入由所述时钟脉冲振荡器提供的时钟脉冲和由所述比较部分提供的时钟脉冲；“与”电路，将由所述时钟脉冲振荡器提供的时钟脉冲与由所述锁存电路提供的时钟脉冲进行逻辑“与”并向所述各部件输出；
在所述时钟脉冲控制部分，由所述时钟脉冲振荡器提供的时钟脉冲被变换为所述各部件的动作所必需的最少的时钟脉冲数，并提供给所述部件。
2.根据权利要求1所述的时钟脉冲控制系统，其特征在于，所述多个部件包括CPU、总线、外围电路。
CNB031051626A 2002-03-04 2003-03-03 时钟脉冲控制系统 Expired - Fee Related CN1241094C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002058066A JP2003256068A (ja) 2002-03-04 2002-03-04 クロック制御システム
JP2002058066 2002-03-04

Publications (2)

Publication Number Publication Date
CN1442771A CN1442771A (zh) 2003-09-17
CN1241094C true CN1241094C (zh) 2006-02-08

Family

ID=27800136

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031051626A Expired - Fee Related CN1241094C (zh) 2002-03-04 2003-03-03 时钟脉冲控制系统

Country Status (3)

Country Link
US (1) US6885255B2 (zh)
JP (1) JP2003256068A (zh)
CN (1) CN1241094C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807913B (zh) * 2010-03-26 2012-04-04 华为技术有限公司 低速时钟使能信号产生方法、装置和设备
JP5662701B2 (ja) * 2010-05-26 2015-02-04 キヤノン株式会社 クロック供給装置
JP7418159B2 (ja) * 2019-04-19 2024-01-19 キヤノン株式会社 情報処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734877A (en) * 1992-09-09 1998-03-31 Silicon Graphics, Inc. Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns
JPH07219671A (ja) 1994-02-02 1995-08-18 Hitachi Ltd 並列コンピュータ用プロセサチップ
JP3556340B2 (ja) * 1995-08-21 2004-08-18 株式会社東芝 コンピュータシステム
JP3807593B2 (ja) * 2000-07-24 2006-08-09 株式会社ルネサステクノロジ クロック生成回路および制御方法並びに半導体記憶装置
KR100710942B1 (ko) * 2001-04-25 2007-04-24 엘지전자 주식회사 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치
US6686805B2 (en) * 2001-05-25 2004-02-03 Infineon Technologies Ag Ultra low jitter clock generation device and method for storage drive and radio frequency systems

Also Published As

Publication number Publication date
JP2003256068A (ja) 2003-09-10
CN1442771A (zh) 2003-09-17
US20030164740A1 (en) 2003-09-04
US6885255B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
CN1253995C (zh) 开关电源控制电路和利用开关电源控制电路的开关电源
CN1258873C (zh) 数字倍频器
CN1552011A (zh) 对数字信号改进定时和使外部影响最小化
CN1764887A (zh) 在节能模式下运行时减少cpu和总线功率
CN1643480A (zh) 一种用于大规模数字集成电路中的自适应电压定标时钟发生器及其工作方法
CN1818825A (zh) 低电功耗的时钟分布装置与相关方法
CN1652061A (zh) 主机板及其电源控制装置
CN1241094C (zh) 时钟脉冲控制系统
CN1449168A (zh) 一种单线串行接口协议
CN1620757A (zh) 分频器
KR960042416A (ko) 최대값 선택회로
CN1632849A (zh) 通用型平板显示控制器及其控制方法
US10177773B2 (en) Programmable clock divider
CN1241342C (zh) 降低信号相位调制的数字控制电路
EP1078464A1 (en) Low power counters
US20030156636A1 (en) Generation of multiple independent high resolution pulse width modulations
CN1914847A (zh) 使用数字逻辑产生随机数的装置和方法
CN1294701C (zh) 高频多样选择性预分频器
US20030227335A1 (en) Clock modulating circuit
CN1099764C (zh) 数/模转换器接口装置
US20050021893A1 (en) Interrup processing circuit of computer system
US7973584B2 (en) Waveform generator
CN1149635C (zh) 补偿晶片参数的系统和方法
CN1434361A (zh) 数据处理器
CN1143779A (zh) 使用改进型自编码分配中断仲裁技术的多处理机系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20190303

CF01 Termination of patent right due to non-payment of annual fee