CN1591551A - 信号传输电路 - Google Patents

信号传输电路 Download PDF

Info

Publication number
CN1591551A
CN1591551A CNA2004100644950A CN200410064495A CN1591551A CN 1591551 A CN1591551 A CN 1591551A CN A2004100644950 A CNA2004100644950 A CN A2004100644950A CN 200410064495 A CN200410064495 A CN 200410064495A CN 1591551 A CN1591551 A CN 1591551A
Authority
CN
China
Prior art keywords
transistor
grid
output
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100644950A
Other languages
English (en)
Inventor
春日繁孝
山口琢己
村田隆彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003307745A external-priority patent/JP2005078717A/ja
Priority claimed from JP2003307744A external-priority patent/JP2005078716A/ja
Priority claimed from JP2003307746A external-priority patent/JP2005078718A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1591551A publication Critical patent/CN1591551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

提供一信号传输电路，所述信号传输电路即使在低电压的电源和快速操作的情况下，也能稳定操作。信号传输电路包括多级电路，在每一级中，顺序地输出根据驱动脉冲的脉冲电压。每级电路包括：用于根据驱动脉冲，向源极输出脉冲电压的输出晶体管T12、连接在输出晶体管的栅极和源极间的自举电容器C1、用于充电自举电容器的第一充电晶体管T11、用于放电自举电容器的电荷的第一和第二放电晶体管T13和T14，以及该逻辑电路(i)根据用于其他级的每个电路的驱动脉冲，导通第一和第二放电晶体管，以及(ii)根据充电晶体管的栅极信号，截止第一和第二放电晶体管。

Description

信号传输电路
技术领域
本发明涉及信号传输电路，所谓的移位寄存器，特别地，涉及用于驱动液晶显示器(LCD)和金属氧化物半导体(MOS)图象传感器的移位寄存器。
背景技术
图1是表示传统的信号传输电路的结构例子的电路图，并描述由多级组成的电路的四级(参见日本专利公开号H3-75960(图3))。这一信号传输电路包括到下一级的输出晶体管T12、T22、T32和T42、自举电容器C1、C2、C3和C4、自举电容器充电晶体管T11、T21、T31和T41，第一放电晶体管T13、T23、T33和T43以及第二放电晶体管T14、T24、T34和T44。
这一信号传输电路的每个元件至少具有电电源电压VDD、驱动脉冲V1和V2以及起动脉冲VST的一个或多个。
下文将描述由上述这种结构的传统信号传输电路执行的操作。当起动脉冲VST上升到逻辑“高”电平时，第一级的自举电容器充电晶体管T11导通。因此，在自举电容器C1中充电电荷直到电压变为(电源VDD-晶体管T11的阈值电压Vt1)为止。
当自举电容器C1的充电电压超出输出晶体管T12的阈值电压时，第一级的输出晶体管T12导通。然后，在将逻辑“高”电平的驱动脉冲V1输入到输出晶体管T12的漏级后，使驱动脉冲V1的电压以及自举电容器C1两端间的电势差被加上并施加到输出晶体管T12的栅极上。当输出晶体管T12的栅极电势(节点N11)上升高于驱动脉冲V1的电势时，驱动脉冲V1变为输出作为来自节点N12的输出脉冲OUT1。
同时，当(i)节点N12的电压施加到第二级的自举电容器充电晶体管T21的栅极时，(ii)晶体管T21导通，以及(iii)使自举电容器C2充电到电源电压VDD同时充电电压不会下降到晶体管T21的阈值电压Vt2。
当自举电容器C2的充电电压超出输出晶体管T22的阈值电压时，使第二级的输出晶体管T22导通。然后，在将逻辑“高”电平的驱动脉冲V2输入到输出晶体管T22的漏极时，驱动脉冲V2的电势以及自举电容器C2的两端间的电势差被加上并施加到输出晶体管的栅极。当晶体管T22的栅极电压(节点N21)上升高于驱动脉冲V2的电势时，将驱动脉冲V2输出作为来自节点N22的输出脉冲OUT2。
同时，当将节点N22的电压施加到第三级的自举电容器充电晶体管T31的栅极时，使晶体管T31导通。因此，使自举电容器C3充电到电源电压VDD而不下降到晶体管T32的阈值电压Vt3。
当自举电容器C3的充电电压超出输出晶体管T32的阈值电压时，使第三级的输出晶体管T32导通。
重复上述这些操作，以及信号传输电路进一步顺序地输出该输出脉冲Out3和Out4。
图2是表示传统的防错误操作信号传输电路的结构例子的电路图。在这一改进的信号传输电路中，必定将电源电压施加到自举电容器充电晶体管的栅极，而在图1所示的传统信号传输电路中，仅将低于电源电压VDD的低电压施加到自举电容器充电晶体管的栅极。这一防错误操作信号传输电路防止(i)节点N11、N21、N31和N41的电压逐步下降以及(ii)输出脉冲在前几级停止。
图2所示的防错误操作信号传输电路不同于图1所示的信号传输电路，其进一步包括第一防错误操作晶体管T35和T45，分别用于第三和第四级的电路。关于晶体管T35，(i)栅极连接到输出晶体管T12的源极(节点N12)，(ii)漏极连接到自举电容器充电晶体管T31的源极(节点N31)以及(iii)源极接地。关于晶体管T45，(i)栅极连接到输出晶体管T22的源极(节点N22)，(ii)漏极连接到自举电容器充电晶体管T41的源极(节点N41)以及(iii)源极接地。
另外，图2所示的防错误操作信号传输电路不同于图1所示的信号传输电路之处在于每一级的第二放电晶体管的栅极连接到下一级的输出晶体管的源极。例如，第一级的第二放电晶体管T14的栅极连接到第二级的输出晶体管T22的源极。
下面将描述由防错误操作信号传输电路所执行的操作。
图3是表示在仅使用一个NMOS的传统信号传输电路中每个单元的脉冲电压的时序图。这一电路是3V型电路，其中，驱动脉冲V1和V2以及电源电压VDD的电压振幅为3V。
然而，起动脉冲VST的电压振幅为5V。在这里，为什么仅起动脉冲VST的电源电压为5V的原因在于仅在输入起动脉冲VST的第一级的自举电容器充电晶体管T11中不能提供来自前一级的高电压。因此，仅起动脉冲VST用高于驱动脉冲V1和V2的3V的5V的电压振幅来驱动晶体管T11，防止晶体管T11中电压下降；以及使自举电容器C1充电到3V的电源电压VDD。
在图3中，在时间T0，当起动脉冲VST上升到5V时，使第一级的自举电容器充电晶体管T11导通，以及使自举电容器C1充电趋向电源电压VDD。在这里，即使自举电容器充电晶体管T11是增强型NMOS，不受晶体管T11的阈值电压Vt1的影响，使连接输出晶体管T12的栅极的节点N11的电压VN11充电到3V电源电压VDD，以及使输出晶体管T12导通。
在时间T1，当将3V的驱动脉冲V1输入到输出晶体管T12的漏极时，将电压HB1施加到输出晶体管T12的栅极(节点N11)，所述电压HB1为3V驱动脉冲V1和自举电容器C1的两端间的电势差的组合(3V-vt1)，以及从节点N12输出振幅H1的脉冲。
同时，将节点N11的电压HB1施加到第二级的自举电容器充电晶体管T21的栅极，使晶体管T21导通，以及使自举电容器C2充电到电源电压VDD而不下降至晶体管T21的阈值电压。当自举电容器C2(节点N21)的充电电压超出输出晶体管T22的阈值电压时，使第二级的输出晶体管T22导通。
同时，将节点N21的电压施加到第三级的自举电容器充电晶体管T31的栅极上。因此，使晶体管T31导通，以及使自举电容器C3充电到降低到晶体管T31的阈值电压Vt3的电压(3V-Vt3)。在这一状态，在驱动脉冲V1为逻辑“高”电平的3V的情况下，当将驱动脉冲V1输出到第一级的输出节点N12时，低于V1的驱动脉冲的振幅的脉冲还输出到第三级的输出节点N32。为解决这一问题，使自举电容器C3的正端设置成接近地电压，以及为使第三级的输出晶体管T32断开，在自举电容器C3的正端和地电压间连接防错误操作晶体管T35。换句话说，将防错误操作晶体管T35的漏极连接到自举电容器C3的正端，使T35的源极连接到地电压，以及使栅极连接到第一级的输出节点N12。同时，当驱动脉冲V1出现在第一级的输出节点N12中时，使防错误操作晶体管T35导通，以及使节点N31的电势设置成接近地电压，从而防止驱动脉冲V1出现在第三级的输出节点N32中。
用相同的方式，使自举电容器C4的正端连接到防错误操作晶体管T45的漏极，使地电压连接到T45的源极，使T45的栅极连接到前两级的输出节点N22，由此，防止在所有级中的错误操作。
然而，在低压驱动和快速操作过程中，有必要设置用于输出晶体管，诸如输出晶体管T32的阈值电压。在防错误操作方法中，其中，仅将自举电容器C3的正端设置成接近地电压，使输出晶体管诸如输出晶体管T32导通，以及将具有低于驱动脉冲的V1和V2的振幅的电压输出到节点N32以及对应于节点N32的后级的所有节点。因此，在除用于脉冲输出的指定位置的其他位置出现脉冲输出，以及信号传输电路不能正常操作。例如，在时间T1，防错误操作晶体管T35具有“ON(通)”电阻，节点N31的电势不完全变为0，从而输出晶体管T32导通。
在电路的低电压驱动和快速操作的未来过程中，这一错误操作将显著地出现。
发明内容
鉴于上述问题，本发明的目的是提供即使在(a)电路与低电压的电源连接以及(b)通过快速驱动操作电路的情况下，也能稳定操作的信号传输电路。
为实现上述目的，根据本发明的信号传输电路包括几级电路，在每一级中，顺序地输出根据驱动脉冲的脉冲电压，每一级的电路包括：输出晶体管，根据驱动脉冲，将脉冲电压输出到源极；连接在输出晶体管的栅极和源极之间的自举电容器；第一充电晶体管，其漏极连接到电源或地线以及其源极连接到输出晶体管的栅极，以便充电自举电容器；其中，在第一放电晶体管处于第一级的情况下，将起动脉冲提供到第一放电晶体管的栅极，以及在第一放电晶体管处于第二级或后面级的情况下，使第一放电晶体管的栅极连接到输出晶体管的栅极；第一放电晶体管，其漏极连接到自举电容器的一端；第二放电晶体管，其漏极连接到自举电容器的另一端；以及输出晶体管控制电路，在从输出晶体管的源极输出脉冲电压的情况下，防止从其他级的每个电路的输出晶体管输出脉冲电压。
期望输出晶体管控制电路是一逻辑电路，其(i)根据用于其他级的每个电路的驱动脉冲，使第一和第二放电晶体管导通，以及(ii)根据充电晶体管的栅极信号，使第一和第二放电晶体管截止。
根据用于其他级的每个电路的驱动脉冲，导通第一和第二放电晶体管。因此，在未从相应级的每个电路输出脉冲电压的情况下，可以使输出晶体管的源极接地。另一方面，在从相应级的每个电路输出脉冲电压的情况下，使第一和第二放电晶体管截止。因此，能从输出晶体管的源极输出脉冲电压。
而且，第一放电晶体管的栅极进一步连接到下一级的输出晶体管的源极；第二放电晶体管的栅极连接到下一级的输出晶体管的源极，输出晶体管控制电路具有：第一防误差操作晶体管，其漏极连接到输出晶体管的栅极，以及其栅极连接到前两级的输出晶体管的源极，以及第二防错误操作晶体管，其漏极连接到输出晶体管的源极以及其栅极连接到前两级的输出晶体管的源极。
根据上述结构，即使由于错误操作，使脉冲电压输出到第三级和往后的输出晶体管的源极的情况下，也能将前两极的输出脉冲施加到第二防错误操作晶体管的栅极。因此，第二防错误操作晶体管为导通。因此，可以使第三级和往后的输出脉冲的电势接地，从而可以防止由于第三级和往后的输出晶体管的源极的错误操作引起的脉冲电压。
期望每级的电路包括第三防错误操作晶体管，其漏极连接到输出晶体管的源极，以及其栅极连接到后两极的输出晶体管的源极。
根据如上所述的结构，即使在通过错误操作，将脉冲电压输出到前两极的电路的输出晶体管的源极情况下，将输出脉冲的脉冲电压施加到前两级的第三防错误操作晶体管的栅极。因此，第三防错误操作晶体管为导通。因此，可以使前两级的脉冲电压接地。
此外，关于第一放电晶体管，将脉冲电压施加到栅极，所述脉冲电压是从下一级的输出晶体管的源极提供的；关于第二放电晶体管，将脉冲电压施加到栅极，所述脉冲电压是从下一级的输出晶体管的源极提供的；以及输出晶体管控制电路为一逻辑电路，其(i)在输出晶体管的源电压为“高”电平的情况下，输出“高”电平的电压信号，以及(ii)在输出晶体管的源电压为“低”电平的情况下，根据输出晶体管的栅极电压，输出“低”电平的电压信号。
因为如上所述形成逻辑电路，仅在产生最初脉冲输出的级的电路中，照常将脉冲输出到OUT端，以及在其他级的电路中，即使由于错误操作引起脉冲输出，在输出到OUT端前，通过开关电路停止脉冲。因此，从信号传输电路的OUT端看，正常扫描脉冲，以及周围电路不接收任何不良影响。换句话说，即使错误操作出现在信号传输电路内，也可以提供能正常将脉冲输出到外部OUT端的信号传输电路。
根据本发明，仅在所需级的电路中输出脉冲电压，以及在其他级的电路中不输出。因此，即使在低电源电压和快速驱动中，也可以稳定地驱动信号传输电路。期望特别地，如果施加到MOS固态图象传感器和LCD装置，也能显示出有益效果。因此，认为本发明特别有益。有关这一申请的技术背景的另外的信息
在2003年8月29日提交的日本专利申请No.2003-307744、2003年8月29日提交的No.2003-307745以及2003年8月29日提交的No.2003-307746的公开内容，包括说明书、附图和权利要求的每一个在此引入以供参考。
附图说明
从下述结合示例说明本发明的具体实施例的附图的描述，本发明的这些和其他目的、优点和特征将是显而易见的。在图中：
图1是传统的信号传输电路的电路图；
图2是传统的防错误操作信号传输电路的电路图；
图3是传统的防错误操作信号传输电路的操作时序图；
图4是根据本发明的第一实施例的防错误操作信号传输电路的电路图；
图5是根据本发明的第一实施例的操作时序图；
图6是根据本发明的第二实施例的防错误操作信号传输电路的电路图；
图7是根据本发明的第三实施例的防错误操作信号传输电路的电路图；
图8是根据本发明的第四实施例的防错误操作信号传输电路的电路图；
图9是根据本发明的第五实施例的防错误操作信号传输电路的电路图；
图10是根据本发明的第五实施例的操作时序图；
图11是根据本发明的第六实施例的防错误操作信号传输电路的电路图；
图12是根据本发明的第七实施例的防错误操作信号传输电路的电路图；
图13是根根据本发明的第七实施例的操作时序图；
图14是根据本发明的第八实施例的防错误操作信号传输电路的电路图；
图15是根据本发明的其他实施例的防错误操作信号传输电路的电路图；以及
图16是包括根据本发明的实施例的防错误操作信号传输电路的固态图象传感器的框图。
具体实施方式
(第一实施例)
图4是根据本发明的第一实施例的信号传输电路的示意图。
根据第一实施例的信号传输电路包括多级电路，其中从每级的电路顺序地输出跟随驱动脉冲的每个脉冲电压。在这里，示出了五级电路。根据本实施例的信号传输电路不同于图1所示的传统信号传输电路之处在于每级包括一逻辑电路。同时，第一放电晶体管和第二放电晶体管的栅极连接到逻辑电路上。
第“2N-1”(N为自然数)级的逻辑电路(i)根据用于第“2N”(N为自然数)级的电路的驱动脉冲V2，使第一放电晶体管T13(T33，T53)和第二放电晶体管T14(T34，T54)导通，以及(ii)根据自举电容器充电晶体管T11(T31，T51)的栅极信号，使第一放电晶体管T13(T33，T53)和第二放电晶体管T14(T34，T54)截止。
第“2N”级的逻辑电路(i)根据用于第“2N-1”级的电路的驱动脉冲V1，使第一放电晶体管T23(T43)和第二放电晶体管T24(T44)导通，以及(ii)根据自举电容器充电晶体管T21(T41)的栅极信号，使第一放电晶体管T23(T43)和第二放电晶体管T24(T44)截止。
根据这种结构，仅在正确脉冲输出发生的级的电路中，照常将脉冲输出到OUT端，以及在其他级的电路中，由于错误操作导致的脉冲输出不会发生。
将参考图5，解释另外的操作。图5是表示在根据本发明的第一实施例的信号传输电路中，每个单元的脉冲电压的操作时序图。这一电路是3V型电路，其中驱动脉冲V1和V2的电压振幅以及电源电压VDD为3V。然而，起动脉冲VST的电压振幅为5V。在这里，为什么仅起动脉冲VST的脉冲振幅为5V的原因是因为仅在输入起动脉冲VST的第一级的自举电容器充电晶体管T11中，不提供来自在前级的高电压。因此，仅起动脉冲VST用高于驱动脉冲V1和V2的3V的5V的电压振幅驱动晶体管T11，防止晶体管T11中的电压下降，以及使自举电容器C1充电到3V的电源电压VDDV。
在图5中，在时间T1，起动脉冲VST上升到5V，使第一级的自举电容器充电晶体管T11导通，以及使自举电容器C1充电趋向电源电压VDD。在这里，即使自举电容器充电晶体管是增强型NMOS，不受晶体管T11的阈值电压Vt1的影响，连接输出晶体管T12的栅极的节点N11的电压VN11也充电达3V的电源电压VDD，以及使输出晶体管T12导通。
在时间T2，当将3V的驱动脉冲V1输入到输出晶体管T12的漏极时，将高电压HB1施加到输出晶体管T12的栅极(节点N11)，所述高电压HB1是3V的驱动脉冲V1与自举电容器C1两端间的3V电势差之和，以及振幅3V的驱动脉冲V1必定作为来自节点N12的输出脉冲OUT1被输出。同时，将节点N11的电压HB1施加到第二级的自举电容器充电晶体管T21的栅极，使晶体管T21导通，以及使自举电容器C2充电到电源电压VDD，而不下降至晶体管T21的阈值电压。当自举电容器C2的充电电压(节点N21)超出输出晶体管T22的阈值电压时，使第二级的输出晶体管T22导通。同时，将节点N21的电压施加到第三级的自举电容器充电晶体管T31的栅极。由此，使晶体管T31导通，以及使自举电容器C3电到降低达晶体管T31的阈值电压Vt3的电压(3V-Vt3)。在这一状态下，在驱动脉冲V1为逻辑“高”电平的3V的情况下，当将驱动脉冲V1输出到第一级的输出节点N12时，低于驱动脉冲V1的振幅的脉冲也输出到第三级的输出节点N32。即使在如上所述的情况下，在本实施例中，仅将第一级的输出节点N12的驱动脉冲V1输出到OUT1端，从而对OUT3端不会出现低于在第三级的输出节点N32中出现的驱动脉冲V1的振幅的脉冲。
换句话说，在时间T0，在驱动脉冲V2中，使逻辑电路内部节点N13、节点N33和节点N53的电势充电到“高”。然后，使第一放电晶体管和第二放电晶体管导通。在那之后，每次驱动脉冲V2变为“高”时，重复充电，使输出节点N12、节点N32和节点N53接地，从而脉冲输出不会再现在OUT端。然而，在时间T1，当起动脉冲VST变为“高”时，使第一级的逻辑电路内部节点N13的电势放电到“低”，从而使第一放电晶体管和第二放电晶体管截止。在时间T2，当驱动脉冲V1变为“高”时，输出节点N12不接地，从而脉冲输出出现在OUT端。在时间T3，同样地，在驱动脉冲V2中，使逻辑电路内部节点N13的电势充电到“高”。在那之后，每次驱动脉冲V2变为“高”时，重复充电，从而输出节点N12仍然接地。同时，在逻辑电路内部节点N33和节点N53，每次驱动脉冲V2变为“高”时，重复充电，从而输出节点N32和N52仍然接地。在时间T4，当驱动脉冲V1变为“高”时，使第三级的逻辑电路内部节点N33的电势放电到“低”，使第一放电晶体管和第二放电晶体管截止，输出节点N32不接地，以及脉冲输出出现在OUT端中。
在时间T5，同样地，在驱动脉冲V2中，逻辑电路内部节点N33的电势充电到“高”。在那之后，每次驱动脉冲V2变为“高”时，重复充电，从而输出节点N32仍然接地。输出节点N53等等重复上述相同的操作。至于第“2N”级的电路，诸如输出节点N22和节点N42，每次驱动脉冲V1变为“高”时，逻辑电路内部节点N23和N43均被充电，从而输出节点仍然接地。然而，仅在使每级的电路的第一充电晶体管导通时，使逻辑电路内部节点N23、N43等等放电，以及脉冲输出出现在每个OUT端。如上所述，仅当使每一级的电路的第一充电晶体管为导通时，才从每级的电路的输出节点输出脉冲，在其他时间，脉冲输出不出现。
因此，可以提供即使用低电压的电源电压以及快速驱动，也能稳定操作的信号传输电路。
(第二实施例)
图6是根据本发明的第二实施例的信号传输电路的结构例子。根据第二实施例的信号传输电路更详细地表示第一实施例的逻辑电路单元。
第“2N-1”级的逻辑电路包括电压保持电容器C100(C300，C500)、第二充电晶体管T101(T301，T501)以及第三放电晶体管T102(T302，T502)。第二充电晶体管T101(T301，T501)连接：每个漏极和每个源极：用于第“2N”级的每个电路的每个栅极和驱动脉冲V2：以及每个源极和电压保持电容器C100(C300，C500)。第三放电晶体管连接：第二放电晶体管T101(T301，T501)的每个漏极和每个源极：每个栅极和自举电容器充电晶体管T11(T31，T51)的每个栅极：以及每个源极和地线。
第“2N”级的逻辑电路包括电压保持电容器C200(C400)、第二充电晶体管T201(T401)以及第三放电晶体管T202(T402)。第二充电晶体管T201(T401)连接：每个漏极和每个源极：用于第“2N-1”级的每个电路的每个栅极和驱动脉冲V1：每个源极和电压保持电容器C200(C400)。第三放电晶体管连接：第二充电晶体管T201(T401)的每个漏极和每个源极：每个栅极和自举电容器充电晶体管T21(T41)的每个栅极：以及每个源极和地线。
在第“2N”级的电路和第“2N-1”级的电路中，在包括在逻辑电路的电压保持电容器C100-C500中，每个电极的一端连接到第二充电晶体管T101-T501的每个源极以及第三放电晶体管T102-T502的每个漏极，每个电极的另一端连接到地线，以及第二充电晶体管T101-T501的源极以及第三充电晶体管T102-T502的漏极连接到第一放电晶体管T13-T53以及第二放电晶体管T101-T501的栅极。
下面将描述如上所述的这种信号传输电路的操作。
在第一级，在第二充电晶体管T101中，当驱动脉冲V2变为“高”时，电压保持电容器C100开始充电，第一放电晶体管T13和第二放电晶体管T14导通，以及使输出节点N12接地。当起动脉冲VST变为“高”时，电压保持电容器C100开始放电，第一放电晶体管T13和第二放电晶体管T14截止，以及将输出节点N12的电势输出到OUT端。关于第“2N-1”级的电路，当驱动脉冲V2变为“高”时，电压保持电容器开始充电。第一放电晶体管和第二放电晶体管导通，以及使输出节点接地。当第一充电晶体管的栅极变为“高”时，电压保持电容器开始放电，第一放电晶体管和第二放电晶体管截止，以及将输出节点的电势输出到OUT端。
关于第“2N”级的电路，当驱动脉冲V1变为“高”时，电压保持电容器开始充电。第一放电晶体管和第二放电晶体管导通，以及使输出节点接地。当第一充电晶体管的栅极变为“高”时，电压保持电容器开始放电，第一放电晶体管和第二放电晶体管截止，以及将输出节点的电势输出到OUT端。
如上所述，根据本实施例，仅当每级的电路的第一充电晶体管为导通时，才将脉冲从每级的电路的输出节点输出，在其他时间，脉冲输出不出现。
因此，可以提供在低电压的电路电源和快速驱动的情况下，也能稳定操作的信号传输电路。
(第三实施例)
图7是根据本发明的第三实施例的信号传输电路的结构例子。
信号传输电路包括多级电路，其中顺序地输出根据驱动脉冲的每个脉冲电压。在这里，示出了五级的电路结构。
防错误操作信号传输电路不同于图1所示的传统的防错误操作信号传输电路之处在于在第三和以后级中，设置第二防错误操作晶体管T36(T46，T56)。例如，第二防错误操作晶体管T36的漏极连接到相同级的输出晶体管T32的源极，第二防错误操作晶体管T36的栅极连接到向前二级的输出晶体管T12的源极，以及源极接地。
根据这种结构，即使将脉冲电压输出到第三和以后级的输出晶体管T32(T42，T52)的源极，由于错误操作，前两极的输出脉冲施加到第二防错误操作晶体管T36(T46，T56)的栅极上，从而使第二防错误晶体管T36(T46，T56)导通。因此，可以使第三和以后级的输出脉冲的每个电势为地电压，从而防止由于第三级和往后级的输出晶体管的源极的错误操作出现脉冲电压。
(第四实施例)
图8是根据本发明的第四实施例的信号传输电路的结构例子。
在该实施例中，除第三实施例的防错误操作措施外，当从相应的输出晶体管输出输出脉冲时，防止从不只前两极的电路的输出晶体管输出该输出脉冲。
因此，除图7所示的信号传输电路外，信号传输电路还具有第三防错误操作晶体管T17(T27，T37，T47，T57)。
例如，在第三防错误操作晶体管T17中，使T17的漏极连接到输出晶体管T12的源极，栅极连接到前两极输出晶体管T32的源极，以及源极接地。
随着电路的快速操作推进，使用于放电自举电容器C1-C5的时间缩短。然而，如果不提供足够的放电时间，在自举电容器C1-C5中存在没有放电的一些电荷。由于自举电容器C1-C5中的这一驻留电荷，如果高于输出晶体管T12-T52的阈值电压的电压施加到输出晶体管T12-T52的栅极，由于错误操作，会将脉冲电压输出到前两极输出晶体管T12-T52的源极上。
对电路的快速操作，通常将输出晶体管T12-T52的每个阈值电压设置成低，错误操作的概率变大。关于第四实施例的操作，将举例描述将所需脉冲电压输出到输出脉冲OUT3的情形。在这种情况下，即使将脉冲电压输出到前两极输出晶体管T12的源极，由于错误操作，将输出脉冲OUT3的脉冲电压施加到前两极第三防错误操作晶体管T17的栅极，从而使第三防错误操作晶体管T17导通。因此，可以使前两极脉冲电压为地电压。
因此，根据本实施例，当输出所需脉冲电压时，即使将脉冲电压输出到前两级输出晶体管的源极，由于错误操作，第三防错误操作晶体管导通。因此，可以防止由于错误操作，脉冲电压出现到前两极输出晶体管的源极。
(第五实施例)
图9是根据本发明的第五实施例的信号传输电路的结构例子。除第三和第四实施例的措施外，第五实施例在从相应的输出晶体管输出输出脉冲前，利用措施防止来自相应输出晶体管的位于不只后四级的输出晶体管输出该输出脉冲。
除图8所示的信号传输电路外，图9所示的信号传输电路包括电压保持电容器C100-C300、电压保持电容器充电晶体管T100-T300、第三放电晶体管T101和T301以及第四防错误操作晶体管T102-T302。
例如，关于电压保持电容器充电晶体管T100，将从相应的输出晶体管T12顺序输出的脉冲电压施加到栅极，漏极连接到电源线，以及源线连接到电压保持电容器C100的正端。
此外，关于第四防错误操作晶体管T102，漏极连接到从相应晶体管T12向后四级的输出晶体管T15的栅极，以及栅极连接到电压保持电容器C100的正端。
将参考图10进一步描述具体操作。图10是表示在根据第五实施例的信号传输电路中，每个单元的脉冲电压的时序图。该电路是3V型电路，其中驱动脉冲V1和V2的电压振幅和电源电压VDD是3V。然而，起到脉冲VST的电压振幅是5V。为什么仅起动脉冲VST的电压振幅为5V的原因在于仅在输入起动脉冲VST的第一级中的自举电容器充电晶体管T1中，不能提供来自在前级的高电压，从而仅起动脉冲VST以高于驱动脉冲V1和V2的电压振幅3V的5V来驱动晶体管T11，从而防止晶体管T11中电压下降，以及使自举电容器C1充电到3V的电源电压VDD。
在图10中，在时间T0，当起动脉冲VST上升到5V时，使第一级的自举电容器充电晶体管T11导通，从而使自举电容器C1开始充电到电源电压VDD。在这里，在自举电容器充电晶体管T11为增强型NMOS的情况下，因为晶体管T11的阈值电压Vt1的影响，连接输出晶体管T12的节点N11的电压VN11变为比3V的电源电压VDD低阈值电压Vt1的电压(3V-Vt1)，以及在这种情况下，使输出晶体管T12导通。
在时间T1，当将3V的驱动脉冲V1输入到输出晶体管T12的漏极时，将为驱动脉冲V1的电压3V和自举电容器C1的两端间的电势差的组合(3V-Vt)的电压HB1施加到输出晶体管T12的栅极(节点N11)，以及从节点N12输出具有H1的振幅的脉冲。
同时，将节点N11的电压HB1施加到第二级的自举电容器充电晶体管T21的栅极，从而使晶体管T21导通。然后，使自举电容器C2充电到不下降至晶体管T21的阈值电压的电源电压VDD。当自举电容器C2的充电电压(节点N21)超出输出晶体管T22的阈值电压时，使第二级的输出晶体管T22导通。同时，节点N21的电压施加到第三级的自举电容器充电晶体管T31的栅极。因此，使晶体管T31导通，以及使自举电容器C3充电至使3V的电源电压VDD低阈值电压Vt3的电压(3V-Vt3)。
在这种情况下，在驱动脉冲V1为3V的逻辑“高”电平的情况下，同时，当将驱动脉冲V1输出到第一级的输出节点N12时，将具有低于驱动脉冲V1的振幅的脉冲输出到第三级的输出节点N32。为解决这一问题，使自举电容器C3的正端的电势设置成接近地电压，以及为使第三级的输出晶体管T32截止，将防错误操作晶体管T35连接在自举电容器C3的正端和地电压之间。换句话说，使防错误操作晶体管T35的漏极连接到自举电容器C3的正端，使源极连接到地电压，以及使栅极连接到第一级的输出节点N12。用这种方式，当驱动脉冲V1出现在第一级的输出节点N12中时，使防错误操作晶体管T35导通，使节点N31设置成接近地电压，以及防止在第三级的输出节点N32中出现驱动脉冲V1。
同时，将防错误操作晶体管T45的漏极连接到后级的自举电容器C4的正端，防错误操作晶体管T45的源极连接到地电压，防错误操作晶体管T45的栅极连接到前两级的输出节点N22，从而防止在所有级中出现错误操作。然而，在电路的低电压驱动和快速操作过程中，有必要设置输出晶体管诸如输出晶体管T32的阈值电压，以及必须将施加到输出晶体管T52的栅极的电压设置成接近地电压的量。
换句话说，在时间T1，当将3V的驱动脉冲V1输入到输出晶体管T12的漏极时，将电压HB1施加到输出晶体管T12的栅极(节点N11)，所述电压HB1为3V的驱动脉冲V1的电压与自举电容器C1的两端间的电势差(3V-Vt)的组合。同时，将节点N11的电压HB1施加到第二级的自举电容器充电晶体管T21的栅极，以及使晶体管T21导通。然后，使自举电容器C2(节点N21)充电到不下降至晶体管T21的阈值电压的电源电压VDD。在这里，同时，使节点N21的电压施加到第三级的自举电容器充电晶体管T31的栅极，以及使晶体管T31导通。然后，使自举电容器C3(节点N31)充电到比3V的电源电压VDD低晶体管T31的阈值电压的电压(3V-Vt3)。同时，使节点N31的电压施加到第四级的自举电容器充电晶体管T41的栅极，以及使晶体管T41导通。然后，使自举电容器C4(节点N41)充电到比3V的电源电压VDD低晶体管T31和T41的阈值电压Vt3和Vt4的电压(3V-Vt3-Vt4)。同时，使节点N41的电压施加到第五级的自举电容器充电晶体管T51的栅极，以及使晶体管T51导通。然后，使自举电容器C5(节点N51)充电到比3V的电源电压VDD低晶体管T31、T41和T51的阈值电压Vt3、Vt4和Vt5的电压(3V-Vt3-Vt4-Vt5)。
在这种情况下，在驱动脉冲V1为3V的逻辑“高”电平的情况下，同时，当将驱动脉冲V1输出到第一级的输出节点N12时，具有低于驱动脉冲V1的振幅的脉冲可以输出到第五级的输出节点N52。为解决这一问题，使自举电容器C5的正端设置成接近地电压，以及为使第五级的输出晶体管T52截止，在自举电容器C5的正端和地电压间连接第四防错误操作晶体管T102。关于第四防错误操作晶体管T102，当输出所需脉冲电压时，使充电晶体管T100导通，用约VDD电压的电压充电电容器C100，使第四防错误操作晶体管T102导通，以及控制第五级的输出晶体管以使T52的源极放电。输出第三级的脉冲电压，使放电晶体管T101导通，使电容器C100放电，以及将第四防错误操作晶体管T102控制成截止。
根据第五实施例，即使在输出晶体管的阈值电压为低的情况下，也能防止错误操作，从而使阈值电压的范围能为大。
(第六实施例)
图11是根据本发明的第六实施例的信号传输电路的示意图。信号传输电路包括多级电路，以及从每级的电路顺序地输出根据驱动脉冲的脉冲电压。图11仅表示五级。
图11中的信号传输电路与图1所示的传统信号传输电路不同之处在于每个电路包括一逻辑电路。根据输出晶体管T12(T22-T52)的栅极电压，在输出晶体管T12(T22-T52)的源电压处于“高”电平的情况下，逻辑电路输出“高”电平的电压信号，以及在输出晶体管T12(T22-T52)的源电压处于“低”电平的情况下，逻辑电路输出“低”电平的电压信号。
根据这种结构，仅在产生原始脉冲的级的电路中，照常将脉冲输出到OUT端，在其他级的电路中，即使由于错误操作，输出脉冲，由开关电路阻止输出脉冲。因此，从信号传输电路的OUT端的观点看，脉冲被正常扫描，且周围电路不受任何不良影响。换句话说，可以即使在信号传输电路内出现错误操作，也能提供能照常向外部OUT端输出脉冲的信号传输电路。
(第七实施例)
图12是根据本发明的第七实施例的信号传输电路的结构例子。在这一信号传输电路中，具体体现了根据第六实施例的信号传输电路的逻辑电路。在图12中，逻辑电路包括第一晶体管T101(T201-T501)、反相电路、第二晶体管T102(T202-T502)、第三晶体管T103(T203-T503)，以及第四晶体管T104(T204-T504)。
在第一晶体管T101(T201-T501)中，每个漏极连接到电源，以及每个栅极连接到输出晶体管T12(T22-T52)的每个源极。反相电路接收输出晶体管T12(T22-T52)的每个栅极作为输入。在第二晶体管T102(T202-T502)中，每个栅极连接到反相电路的输出。在第三晶体管T103(T203-T503)中，每个漏极连接到每个级的电路的输出晶体管的源极，每个栅极连接到晶体管T102(T202-T502)的源极，以及每个源极连接到地线。在第四晶体管T104(T204-T504)中，每个栅极连接到输出晶体管T12(T22-T52)的每个栅极，每个漏极连接到晶体管T103(T203-T503)的每个栅极。同时，第一晶体管T101(T201-T501)的每个源极连接到第二晶体管T102(T202-T502)的每个漏极。
将参考图13，描述图12所示的信号传输电路的具体操作。图13是表示在根据第七实施例的信号传输电路中，每个单元的脉冲电压的时序图。这一电路是3V型电路，其中驱动脉冲V1和V2的电压振幅以及电源电压VDD为3V。然而，起动脉冲VST的电压振幅为5V。在这里，为什么起动脉冲VST的电压振幅为5V的原因在于仅在输入起动脉冲VST的第一级的自举电容器充电晶体管T11中，不能提供在前级的高电压。因此，仅起动脉冲VST用高于3V的驱动脉冲V1和V2的5V的电压振幅驱动晶体管T11，防止晶体管T11中电压下降，以及可以将自举电容器C1充电到3V的电源电压VDD。
在图13中，在时间T0，当起动脉冲VST上升到5V时，使第一级的自举电容器充电晶体管T11导通，以及使自举电容器C1开始充电到电源电压VDD。在这里，即使自举电容器充电晶体管T11为增强型NMOS，不受晶体管T11的阈值电压Vt1的影响，节点N11的电压VN11充电到3V的电源电压VDD，所述节点N11连接到输出晶体管T12的栅极，以及使输出晶体管T12导通。
接着，在时间T1，当将3V的驱动脉冲V1输入到输出晶体管T12的漏极时，将高电压HB1施加到输出晶体管T12的栅极(节点N11)，所述电压HB1为3V的驱动脉冲V1和自举电容器C1的两端的电势差的组合，以及必定将振幅3V的驱动脉冲V1输出作为来自节点节点N12的输出脉冲OUT1。同时，将节点N11的电压HB1施加到第二级的自举电容器充电晶体管T21的栅极，从而使晶体管T21导通。然后，使自举电容器C2充电到不能下降至晶体管T21的阈值电压的电源电压VDD。当自举电容器C2(节点N21)的充电电压超出输出晶体管T22的阈值电压时，使第二级的输出晶体管T22导通。同时，节点N21的电压施加到第三级的自举电容器充电晶体管T31的栅极。因此，使晶体管T31导通，以及使自举电容器C3充电至比3V的电源电压VDD低阈值电压Vt3的电压(3V-Vt3)。在这种情况下，在驱动脉冲V1为3V的逻辑“高”电平的情况下，同时，当将驱动脉冲V1输入到第一级的输出节点N12时，将具有低于驱动脉冲V1的振幅的脉冲输出到第三级的输出节点N32。在如上所述的情况下，根据第七实施例，仅将第一级的输出节点N12的驱动脉冲V1输出到OUT端，以及不使具有低于驱动脉冲V1的振幅的脉冲达到OUT3端，所述驱动脉冲V1是在第三级的输出节点N32中产生的。
换句话说，为将第一级的节点N12的电势输出到OUT1端，在时间T1，使第一级的第三晶体管T103截止，以及第三级以及第三级后的级的第三晶体管T303、T403等等。
换句话说，每级的电路的每个节点的操作如下：(i)输出晶体管T11的栅极电压(节点N11)为“高”电平；(ii)将电压施加到第四晶体管T104的栅极，以及(iii)将“低”电平的翻转电压施加到第二晶体管T102的栅极。因此，第三晶体管T103的栅极变为“低”电平，以及通过输出晶体管T11的源电压(节点N12)，可以将驱动脉冲V1输出到OUT1端。
另一方面，第三级的电路的每个节点的操作如下：(i)输出晶体管T31(节点N31)的栅电压处于“低”电平，以及(ii)将电压施加到第四晶体管T304的栅极，以及(iii)将“高”电平的翻转电压施加到第二晶体管T302的栅极。由此，在将具有低于驱动脉冲V1的振幅的脉冲输出到输出晶体管(节点N32)的源电压的情况下，第三晶体管T303的栅极变为“高”电平，以及使第一晶体管T301导通。即使将具有低于驱动脉冲V1的振幅的脉冲输出到输出晶体管(节点N32)的源电压，第三晶体管T303的栅极也能使OUT端变为地电平。因此，仅将脉冲输出到OUT端。关于产生每级的电路的输出晶体管的栅极翻转电压的反相电路的输出逻辑电平，将输入“高”电平设置为高电压能有助于操作稳定性。同时，关于每级的电路的第五晶体管的阈值电压，将输入“高”电平设置为低电压有助于操作稳定性。
(第八实施例)
图14是根据本发明的第八实施例的信号传输电路的结构例子。图14中的信号传输电路包括图12中的信号传输电路的具体的反相电路。
反相电路包括第五晶体管T105(T205-T505)、第六晶体管T106(T206-T506)、第二自举电容器C100(C200-C500)以及第七晶体管T107(T207-T507)。
关于第五晶体管T105(T205-T505)，每个栅极和每个漏极连接到电源。关于第六晶体管T106(T206-T506)，每个漏极连接到电源，以及每个栅极连接到第五晶体管T105(T205-T505)的每个源极。第二自举电容器C100(C200-C500)的两端分别连接到第六晶体管T106(T206-T506)的栅极和源极。关于第七晶体管T107(T207-T507)，每个漏极连接到第五晶体管T105(T205-T05)的源极，以及每个漏极连接到每级的电路的输出晶体管T12(T22-T52)的每个栅极。该节点连接到第二晶体管T102(T202-T502)的每个栅极，所述节点是第六晶体管T106(T206-T506)的每个源极以及第七晶体管T107(T207-T507)的每个漏极。
换句话说，使用仅由NMOS形成每级的电路的输出晶体管T12(T22-T52)的栅极翻转电压的反相电路。在反相电路中，将第七晶体管T107(T207-T507)的每个阈值电压设置为高有助于更好的操作稳定性。同时，还期望将每级的电路的第七晶体管T107(T207-T507)的每个阈值电压设置成高于第一晶体管T101(T201-T501)的每个阈值电压。
而且，期望(i)第七晶体管T107(T207-T507)的各沟道长度设置为短于第一晶体管T101(T201-T501)的各沟道长度，以及(ii)第一晶体管T101(T201-T501)的电阻值设置为小于第七晶体管T107(T207-T507)的电阻值。
电源通常连接到所有信号传输电路，所述电源连接到(i)每级的电路的第一晶体管T101(T201-T501)的每个漏极；(ii)第五晶体管T105(T205-T505)的每个漏极和栅极；以及(iii)第六晶体管T106(T206-T506)的每个漏极。
同时，如图15所示，节点共同连接到所有信号传输电路，所述节点连接到(i)每级的电路的第一晶体管T101(T201-T501)的每个源极以及(ii)第二晶体管T102(T202-T502)的每个漏极。
根据第六、第七和第八实施例，放电晶体管和防错误操作晶体管的每个源极是地电压(0V)，然而关于每个源电压，可以要求相似的效果，即使将低于输出晶体管的阈值电压的电压提供到第一防错误操作晶体管和第一放电晶体管的每个源极。
可以将如上所述的信号传输电路利用作为用于固态图象传感器或液晶显示器(LCD)装置的移位寄存器。图16表示这种固态图象传感器的例子。
固态图像传感器包括：收集光的透镜102、累积所收集的光的像素单元108、用于存取像素单元108的每行的垂直移位寄存器106和110，用于消除从像素单元108检测的像素值的噪声分量的噪声消除单元114、用于存取每列的像素值以及输出每个像素的像素值的水平移位寄存器116、用于放大所检测的像素值的放大器118、用于A/D转换所检测的像素值的A/D转换器120，以及用于生成用于检测来自每个像素的像素值的时间的定时发生器。
通过利用根据用于如上所述的固态图像传感器的本发明的实施例的信号传输电路，可以精确地检测像素值。同时，也可以将信号传输电路应用于LCD装置。
上面已经描述了根据本发明的实施例的信号传输电路，然而，本发明不限于这些实施例。
例如，在第一和第二实施例中，仅将NMOS用于晶体管，NMOS电容器也能用于电容器，以及可以由NMOS形成所有电路元件。
同时，在第一和第二实施例中，期望将输出晶体管的阈值电压设置为在每级电路中是最低的。
另外，在第一和第二实施例中，即使将第三放电晶体管的源极的电势设置成低于第一放电晶体管和第二放电晶体管的阈值电压，也能获得类似的效果。
此外，在第一和第二实施例中，即使将低于输出晶体管的阈值电压的电压提供到第一放电晶体管的源极，也能获得类似的效果。
在第三、第四和第五实施中，放电晶体管和防错误操作晶体管的每个源极均为地电压(0V)。然而，关于每个源电压，如果在第五实施例中将低于第四防错误操作晶体管的阈值电压的电压提供到第三放电晶体管的源极，也能获得类似的效果。
同时，即使在第三、第四和第五实施例中，将低于输出晶体管的阈值电压的电压提供到防错误操作晶体管和第一放电晶体管的源极，也能获得类似的效果。
尽管上述详细地描述本发明的一些示例性实施例，本领域的技术人员很容易意识到在原则上不背离本发明的新颖教导和优点的情况下，在示例性实施例中许多改进是可能的。因此，所有这些改进视为包括在本发明的范围内。
工业应用
能将本发明的信号传输电路用于需要低功耗和快速操作的MOS固态图象传感器和LCD装置。

Claims (27)

1.一种信号传输电路，包括多级电路，在每一级电路中顺序地输出根据驱动脉冲的一脉冲电压，每一级的电路包括：
输出晶体管，根据驱动脉冲，将脉冲电压输出到输出晶体管的源极；
连接在输出晶体管的栅极和源极之间的自举电容器；
第一充电晶体管，其漏极连接到电源或地线以及其源极连接到输出晶体管的栅极，以便充电自举电容器；
其中，在第一放电晶体管处于第一级的情况下，将起动脉冲提供到第一放电晶体管的栅极，以及在第一放电晶体管处于第二级或后面级的情况下，使第一放电晶体管的栅极连接到前级的输出晶体管的栅极；
第一放电晶体管，其漏极连接到自举电容器的一端；
第二放电晶体管，其漏极连接到自举电容器的另一端；以及
输出晶体管控制电路，在从输出晶体管的源极输出脉冲电压的情况下，防止从其他级的每个电路的输出晶体管输出脉冲电压。
2.如权利要求1所述的信号传输电路，其特征在于，输出晶体管控制电路是一逻辑电路，其(i)根据用于其他级的每个电路的驱动脉冲，使第一和第二放电晶体管导通，以及(ii)根据充电晶体管的栅极信号，使第一和第二放电晶体管截止。
3.如权利要求2所述的信号传输电路，
其特征在于，该逻辑电路具有：
电压保持电容器；
第二充电晶体管，其漏极连接到电源，其栅极被提供以每级的电路的驱动脉冲，以及其源极连接到电压保持电容器；
第三放电晶体管，其漏极连接到第二充电晶体管的源极，其栅极连接到第一充电晶体管的栅极，以及其源极连接到地线；
其中，关于电压保持电容器，(i)一个电极连接到第二充电晶体管的源极以及第三放电晶体管的漏极；(ii)电极的另一个连接到地线，(iii)第二充电晶体管的源极连接到第一放电晶体管的栅极，以及(iv)第三放电晶体管的漏极连接到第二放电晶体管的栅极。
4.如权利要求3所述的信号传输电路，其特征在于，第三放电晶体管的源极的电势设置成低于第一和第二放电晶体管的阈值电压。
5.如权利要求2所述的信号传输电路，其特征在于，由NMOS形成所有晶体管和所有电容器。
6.如权利要求2所述的信号传输电路，其特征在于，在每级的电路中，将输出晶体管的阈值电压设置成最低。
7.如权利要求2所述的信号传输电路，其特征在于，所有晶体管是NMOS，以及第一至第三放电晶体管的每个源极连接到地电压。
8.如权利要求2所述的信号传输电路，其特征在于，所有晶体管为NMOS，以及第一放电晶体管的源极被提供以低于输出晶体管的阈值电压的电压。
9.如权利要求1所述的信号传输电路，
其特征在于，第一放电晶体管的栅极进一步连接到下一级的输出晶体管的源极；
第二放电晶体管的栅极连接到下一级的输出晶体管的源极；
输出晶体管控制电路具有：
第一防错误操作晶体管，其漏极连接到输出晶体管的栅极，以及其栅极连接到前两极的输出晶体管的源极；以及
第二防错误操作晶体管，其漏极连接到输出晶体管的源极，以及其栅极连接到前两极的输出晶体管的源极。
10.如权利要求9所述的信号传输电路，其特征在于，每级的电路包括第三防错误操作晶体管，其漏极连接到输出晶体管的源极，以及其栅极连接到后两极的输出晶体管的源极。
11.如权利要求9所述的信号传输电路，其特征在于，每级的电路包括：
充电电容器；
第二充电晶体管(i)向其栅极施加脉冲电压，从相应的输出晶体管顺序地输出所述脉冲电压，(ii)其漏极连接到电源线；以及(iii)其源极连接到所述充电电容器的正端；
第三放电晶体管(i)向其栅极施加脉冲电压，所述脉冲电压是来自从相应的输出晶体管的后两极；以及(iii)其漏极连接到充电电容器的正端；以及
第四防错误操作晶体管(i)其漏极连接到为自相应输出晶体管的后四级的输出晶体管的栅极，以及(ii)其栅极连接到充电电容器的正端。
12.如权利要求11所述的信号传输电路，其特征在于，所有晶体管是NMOS，以及第三放电晶体管的源极被提供以低于第四防错误操作晶体管的阈值电压的电压。
13.如权利要求9所述的信号传输电路，其特征在于，所述所有晶体管为NMOS，以及第一至第三放电晶体管的每个源极连接到地电压。
14.如权利要求9所述的信号传输电路，其特征在于，所有晶体管均为NMOS，以及第一防错误操作晶体管的源极连接到地电压。
15.如权利要求9所述的信号传输电路，其特征在于，所述所有晶体管为NMOS，以及第一防错误操作晶体管和第一放电晶体管的每个源极被提供以低于输出晶体管的阈值电压的电压。
16.如权利要求1所述的信号传输电路，其特征在于，
关于第一放电晶体管，将脉冲电压施加到栅极，所述脉冲电压是从下一级的输出晶体管的源极提供的；
关于第二放电晶体管，将脉冲电压施加到栅极，所述脉冲电压是从下一级的输出晶体管的源极提供的；以及
输出晶体管控制电路为逻辑电路，其(i)在输出晶体管的源电压为“高”电平的情况下，输出“高”电平的电压信号，以及(ii)在输出晶体管的源电压为“低”电平的情况下，根据输出晶体管的栅极电压，输出“低”电平的电压信号。
17.如权利要求16所述的信号传输电路，
其特征在于，该逻辑电路具有：
第一晶体管，(i)其漏极连接到电源，以及(ii)其栅极连接到输出晶体管的源极；
反相器，接收输出晶体管的栅极作为输入；
第二晶体管，其栅极连接到反相器的输出端；
第三晶体管，(i)其漏极连接到每级的电路的输出晶体管的源极，(ii)其栅极连接到第二晶体管的源极，以及(iii)其源极连接到地线；
第四晶体管，(i)其栅极连接到每级的电路的输出晶体管的栅极，以及(ii)其漏极连接到第三晶体管的栅极；以及
第一晶体管的源极连接到第二晶体管的漏极。
18.如权利要求17所述的信号传输电路，
其特征在于，该反相器具有：
第五晶体管，其栅极和漏极连接到电源；
第六晶体管，(i)其漏极连接到电源；以及(ii)其栅极连接到第五晶体管的源极；
第二自举电容器，其两端分别连接到第六晶体管的栅极和源极；
第七晶体管，(i)其漏极连接到第五晶体管的源极，以及(ii)其栅极连接到每级的电路的输出晶体管的栅极；以及
该节点连接到第二晶体管的栅极，所述节点为第六晶体管的源极以及第七晶体管的漏极，以及所述源极和所述漏极彼此连接。
19.如权利要求18所述的信号传输电路，其特征在于，第七晶体管的阈值电压等于或高于第一晶体管的阈值电压。
20.如权利要求18所述的信号传输电路，其特征在于，在操作中，(i)第七晶体管的沟道长度短于第一晶体管的沟道长度，以及(ii)第一晶体管的电阻值小于第七晶体管的电阻值。
21.如权利要求18所述的信号传输电路，其特征在于，电源共同连接到所述所有信号传输电路，所述电源连接到(i)第一晶体管的漏极；(ii)第五晶体管的漏极和栅极；以及(iii)第六晶体管的漏极。
22.如权利要求18所述的信号传输电路，其特征在于，节点共同连接到所述所有信号传输电路，所述节点连接到第一晶体管的源极和第二晶体管的漏极。
23.如权利要求16所述的信号传输电路，其特征在于，所有晶体管为NMOS，以及第一至第三放电晶体管的每个源极连接到地电压。
24.如权利要求16所述的信号传输电路，其特征在于，所有晶体管为NMOS，第一防错误操作晶体管的源极连接到地电压。
25.如权利要求16所述的信号传输电路，其特征在于，所述所有晶体管为NMOS，以及第一防错误操作晶体管和第一放电晶体管的每个源极被提供以低于输出晶体管的阈值电压的电压。
26.一种利用信号传输电路的固态图象传感器，其中，信号传输电路包括多级电路，在每一级电路中，顺序地输出根据驱动脉冲的脉冲电压，每一级的电路包括：
输出晶体管，根据驱动脉冲，将脉冲电压输出到源极；
连接在输出晶体管的栅极和源极之间的自举电容器；
第一充电晶体管，其漏极连接到电源或地线以及其源极连接到输出晶体管的栅极，以便充电自举电容器；
其特征在于，在第一级的情况下，将起动脉冲提供到栅极，以及第二级或后面级的情况下，使栅极连接到输出晶体管的栅极；
第一放电晶体管，其漏极连接到自举电容器的一端；
第二放电晶体管，其漏极连接到自举电容器的另一端；以及
输出晶体管控制电路，在从输出晶体管的源极输出脉冲电压的情况下，防止从其他级的每个电路的输出晶体管输出脉冲电压。
27.一种利用信号传输电路的液晶显示器(LCD)装置，
其中，信号传输电路包括多级电路，在每一级电路中，顺序地输出根据驱动脉冲的脉冲电压，每一级的电路包括：
输出晶体管，根据驱动脉冲，将脉冲电压输出到源极；
连接在输出晶体管的栅极和源极之间的自举电容器；
第一充电晶体管，其漏极连接到电源或地线以及其源极连接到输出晶体管的栅极，以便充电自举电容器；
其中，在第一级的情况下，将起动脉冲提供到栅极，以及在第二级或后面级的情况下，使栅极连接到输出晶体管的栅极；
第一放电晶体管，其漏极连接到自举电容器的一端；
第二放电晶体管，其漏极连接到自举电容器的另一端；以及
输出晶体管控制电路，在从输出晶体管的源极输出脉冲电压的情况下，防止从其他级的每个电路的输出晶体管输出脉冲电压。
CNA2004100644950A 2003-08-29 2004-08-27 信号传输电路 Pending CN1591551A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP307744/2003 2003-08-29
JP2003307745A JP2005078717A (ja) 2003-08-29 2003-08-29 信号伝送回路
JP2003307744A JP2005078716A (ja) 2003-08-29 2003-08-29 信号伝送回路
JP307746/2003 2003-08-29
JP307745/2003 2003-08-29
JP2003307746A JP2005078718A (ja) 2003-08-29 2003-08-29 信号伝送回路

Publications (1)

Publication Number Publication Date
CN1591551A true CN1591551A (zh) 2005-03-09

Family

ID=34139387

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100644950A Pending CN1591551A (zh) 2003-08-29 2004-08-27 信号传输电路

Country Status (5)

Country Link
US (1) US6870401B1 (zh)
EP (1) EP1515344A3 (zh)
KR (1) KR20050021968A (zh)
CN (1) CN1591551A (zh)
TW (1) TW200514435A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881803B (zh) * 2005-05-20 2012-06-06 Nlt科技股份有限公司 自举电路及采用其的移位寄存器、扫描电路及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI301696B (en) 2005-12-15 2008-10-01 Via Tech Inc Transmission circuit and related method
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101432717B1 (ko) * 2007-07-20 2014-08-21 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9412764B2 (en) 2012-11-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4149232A (en) * 1977-12-16 1979-04-10 Rca Corporation Voltage boosting circuits
JPH0623973B2 (ja) 1989-08-18 1994-03-30 株式会社ピーエフユー 文字処理装置の頻度変更方式
DE4307177C2 (de) * 1993-03-08 1996-02-08 Lueder Ernst Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
DE69424764T2 (de) * 1994-01-28 2000-11-16 St Microelectronics Srl Ladungspumpenschaltung
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
TW344131B (en) * 1997-06-03 1998-11-01 Nat Science Council A 1.5V bootstrapped all-N-logic true-single-phase CMOS dynamic logic circuit suitable for low supply voltage and high speed pipelined
JP2001273785A (ja) * 2000-03-29 2001-10-05 Casio Comput Co Ltd シフトレジスタ及び電子装置
US20030052848A1 (en) * 2001-09-20 2003-03-20 Matsushita Electric Industrial Co., Ltd Signal transmission circuit, solid-state imaging device, camera and liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881803B (zh) * 2005-05-20 2012-06-06 Nlt科技股份有限公司 自举电路及采用其的移位寄存器、扫描电路及显示装置

Also Published As

Publication number Publication date
TW200514435A (en) 2005-04-16
EP1515344A2 (en) 2005-03-16
EP1515344A3 (en) 2006-05-24
KR20050021968A (ko) 2005-03-07
US20050046445A1 (en) 2005-03-03
US6870401B1 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
CN1797609A (zh) 移位寄存器及其驱动方法
CN1777031A (zh) 自举电路及其驱动方法
CN1822088A (zh) 移位寄存器和液晶驱动电路
CN1174352C (zh) 有源矩阵型显示设备和有机电致发光显示设备及其驱动方法
CN1278297C (zh) 对光学元件的亮度数据具有初始化功能的显示器
CN1653804A (zh) 固态成像装置
CN101051440A (zh) 扫描驱动电路以及采用其的有机发光显示器
CN1783346A (zh) 移位寄存器及液晶驱动器
CN1227740C (zh) 半导体集成电路
CN101051442A (zh) 数据驱动器和使用该数据驱动器的有机发光显示器
CN1833269A (zh) 用于信号放大的电路及其在有源矩阵装置中的应用
CN1158028A (zh) 输出电路
CN101051647A (zh) 有机发光显示装置及其测试方法
CN1664901A (zh) 像素电路
CN1855210A (zh) 液晶显示器及其驱动电路
CN1874627A (zh) 有机电致发光显示器
CN1741109A (zh) 信号分离电路、使用其的发光显示器及其驱动方法
CN1363916A (zh) 显示器件中的有源矩阵方法的驱动电路
CN1551076A (zh) 图像显示设备
CN1114994C (zh) 电平转换器电路
CN1975849A (zh) 移位寄存器
CN1885396A (zh) 有机发光二极管显示器
CN1113347A (zh) 半导体集成电路装置
CN1694142A (zh) 具有可变表示范围的灰度等级的电子发射显示(eed)装置
CN1866706A (zh) 电子电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication