CN1591366A - 抗噪声时钟信号电路 - Google Patents

抗噪声时钟信号电路 Download PDF

Info

Publication number
CN1591366A
CN1591366A CN 03158078 CN03158078A CN1591366A CN 1591366 A CN1591366 A CN 1591366A CN 03158078 CN03158078 CN 03158078 CN 03158078 A CN03158078 A CN 03158078A CN 1591366 A CN1591366 A CN 1591366A
Authority
CN
China
Prior art keywords
clock signal
bus
lead
voltage
antinoise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03158078
Other languages
English (en)
Other versions
CN1320467C (zh
Inventor
刘召锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to CNB031580785A priority Critical patent/CN1320467C/zh
Publication of CN1591366A publication Critical patent/CN1591366A/zh
Application granted granted Critical
Publication of CN1320467C publication Critical patent/CN1320467C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种用于消除一总线上所传送的原始时钟信号中的噪声的抗噪声时钟信号电路，其包括一连接导线组及一电压检测电路，该连接导线组包括该总线及一沿着该总线设置的导线，该原始时钟信号输入到该总线的第一端，该导线的第一端连接到一参考电压。该电压检测电路电连接到该连接导线组中该总线及该导线的第二端，用于依据该总线及该导线的第二端上的电压间的电位差输出一修正时钟信号，该修正时钟信号等效于去除该噪声后的原始时钟信号。

Description

抗噪声时钟信号电路
技术领域
本发明相关于一种总线电路，特别指一种用于传送一时钟信号且该时钟信号不会受到噪声干扰的抗噪声时钟信号电路。
背景技术
在任何电子电路中，传送于一导线上的信号极易受到噪声的干扰。一般而言，若该信号为一传送于一数据总线(data bus)的数据信号，干扰该数据信号上的噪声尚不致于对判读该数据信号时发生错误，但如果该信号为一传送于一时钟总线(clock bus)的时钟信号，存在于该时钟信号上的任何小突波(glitch)也极有可能造成该电子电路的不正常运作。
请参阅图1，图1为常规一原始时钟信号CLKorg及原始时钟信号CLKorg于被传送的过程中承受了噪声后所形成的噪声时钟信号CLKno的波形图。如图1中1部分所示，在该电子电路中，原始时钟信号CLKorg原本预定以发生于时间t1的上升缘(rising edge)来触发一电子元件，然而，原始时钟信号CLKorg在经由该时钟总线传送的过程中承受了噪声而形成了如图1中2部分所示的噪声时钟信号CLKno，该电子元件因噪声时钟信号CLKno的触发，不仅会动作于时间t1处的上升缘，亦会于时间t2及t3处的上升缘开始动作。
发明内容
因此本发明的主要目的在于提供一种用于传送一时钟信号且该时钟信号不会受到噪声干扰的抗噪声时钟信号电路。
根据本发明，本发明公开一种抗噪声时钟信号电路，用于消除一总线上所传送的原始时钟信号中的噪声，其包括一连接导线组及一电压检测电路，该连接导线组包括该总线及一沿着该总线设置的导线，该原始时钟信号输入到该总线的第一端，该导线的第一端连接到一参考电压。该电压检测电路电连接到该连接导线组中该总线及该导线的第二端，用于依据该总线及该导线的第二端上的电压间的电位差输出一修正时钟信号，该修正时钟信号等效于去除该噪声后的原始时钟信号。
在本发明的一实施例中，该导线平行于该总线。
由于本发明的抗噪声时钟信号电路中该连接导线组除了包括该总线外，还包括一平行于该总线的导线，由于两互相平行的导线的两端所累积的噪声间的差均等于零，所以等效于传送于该总线上的原始时钟信号不会受到噪声的干扰。
附图说明
图1为常规一原始时钟信号CLKorg及原始时钟信号CLKorg于被传送的过程中承受了噪声后所形成的噪声时钟信号CLKno的波形图。
图2为本发明一组内含两条平行导线的连接导线组的示意图。
图3为本发明的一实施例中一抗噪声时钟信号电路的功能方块图。
图4为图3所显示的抗噪声时钟信号电路中各信号的波形图。
图5为本发明的另一实施例中一抗噪声时钟信号电路的功能方块图。
附图符号说明
10、50  抗噪声时钟信号电路          12      主控器
14      从控器                      16、56  连接导线组
18      电压检测电路                20      总线
22、54  导线                        24      参考电路
52      电压算术平均器              58      加法器
60      除法器
具体实施方式
请参阅图2，图2为本发明的一实施例中一组内含两条平行导线82、84的连接导线组80的示意图。如图2中所示，因为噪声NOISE的干扰，导线82、84的第一端(或称的为输入端)L11、L21上的原始信号V1org、V2org在被传送至导线82、84的第二端(或称的为输出端)L12、L22后会分别转变成原始信号V1org+噪声NOISE1、V2org+噪声NOISE2。然而，因为连接导线组80中所包括的导线82、84相互平行，所以原始信号V1org、V2org在分别被导线82、84传送的过程中所分别累积到的噪声NOISE1、NOISE2几乎相等，详细地说，导线82的第一端L11上的原始信号V1org与导线84的第一端L21上的原始信号V2org间的差几乎等于导线82的第二端L12上的原始信号V1org+噪声NOISE1与导线84的第二端L22上的原始信号V2org+噪声NOISE2间的差。本发明即利用存在于两平行导线的第一端上的信号间的差几乎等于第二端上的信号间的差的性质以消除一总线上所传送的时钟信号中的噪声。
请参阅图3，图3为本发明的一实施例中一抗噪声时钟信号电路10的功能方块图，抗噪声时钟信号电路10可将一主控器12所发出的原始时钟信号CLKorg经由一总线20传送至一从控器(bus slave)14。在由主控器12经由总线20传送至从控器14的过程中，原始时钟信号CLKorg无可避免地会受到噪声NOISE的干扰(于总线20的第二端BUS2上形成一噪声时钟信号CLKno)，而本发明的抗噪声时钟信号电路10可有效地消除噪声时钟信号CLKno中的噪声NOISE，并进而使得从控器14所接收到的时钟信号为一未带有任何噪声NOISE的修正时钟信号CLKamd。
抗噪声时钟信号电路10包括一连接导线组16、一电压检测电路18及一用于产生一参考电压Vref的参考电路24。连接导线组16包括总线20及一条沿着总线20设置的导线22，主控器12所发出的原始时钟信号CLKorg输入到总线20的第一端BUS1，导线22的第一端LINE1连接到参考电路24，参考电压Vref输入到导线22的第一端LINE1。连接导线组16中总线20及导线22的第二端BUS2、LINE2均电连接到电压检测电路18。电压检测电路18设置于总线20(及导线22)的第二端BUS2处，电压检测电路18依据总线20及导线22的第二端BUS2、LINE2上的噪声时钟信号CLKno及噪声参考电压Vrefno间的电位差输出修正时钟信号CLKamd。
在本发明的一实施例中，总线20为一SMBUS(smart bus：智能总线)，主控器12可为一南桥电路或一键盘控制器(keyboard controller，KBC)，从控器14可为一存储器模块、一时钟发生器或一外围设备，导线22平行于总线20，电压检测电路18为一用于于噪声时钟信号CLKno大于噪声参考信号Vrefno时输出修正时钟信号CLKamd的比较器，而参考电路24包括一第一电阻R1及一串接到第一电阻R1的第二电阻R2，其中第一电阻R1的第一端连接到一第一电压Vce，第二电阻R2的第一端连接到一第二电压GND，而导线22的第一端LINE1连接到第一电阻R1的第二端以及第二电阻R2的第二端。
在本发明中，虽然总线20的第一端BUS1上的原始时钟信号CLKorg经由总线20被传送至总线20的第二端BUS2的过程中，或会受到噪声NOISE的干扰而变形(例如变形成图1中所示的噪声时钟信号CLKno)，但因导线22的第一端LINE1上的参考信号Vref经由导线22被传送至导线22的第二端LINE2的过程中，所承受的噪声NOISE几乎等同于原始时钟信号CLKorg所承受的噪声NOISE(前已述及，两平行导线的第一端上的信号间的差几乎等于第二端上的信号间的差)，所以，总线20的第二端BUS2上的噪声时钟CLKno与导线22的第二端LINE2上的噪声参考电压Vrefno间的变化关无异于总线20的第一端BUS1上的原始时钟信号CLKorg与导线22的第一端LINE1上的参考电压Vref间的变化关系。等效于，设置于总线20(及导线22)的第二端BUS2处用于依据噪声时钟信号CLKno及噪声参考信号Vrefno以产生修正时钟信号CLKamd的电压检测电路18仿佛设置于总线20(及导线22)的第一端BUS1处，用于依据原始时钟信号CLKorg及参考信号Vref以同样产生修正时钟信号CLKamd的电压检测电路，原始时钟信号CLKorg在经由总线20传送的过程中仿佛未曾受到任何噪声NOISE的干扰。
请参阅图4，图4为本发明中原始时钟信号CLKoorg、参考电压Vref、噪声时钟信号CLKno、噪声参考电压Vrefno及修正时钟信号CLKamd的波形图。如图4中3及4部分所示，主控器12及参考电路24分别于总线20的第一端BUS1及导线22的第一端LINE1分别输出不带任何噪声NOISE的原始时钟信号CLKorg及参考电压Vref。在经过连接导线组16的传送后，总线20的第二端BUS2及导线22的第二端LINE2上的噪声时钟信号CLKno及噪声参考电压Vrefno会如图4中5及6部分所显示的波形分别带有噪声NOISE，而噪声时钟信号CLKno及噪声参考电压Vrefno中噪声NOISE的发生时间及大小却会完全相同。因此，作为比较器的电压检测电路18只关心噪声时钟信号CLKno及噪声参考电压Vrefno间的相对关系(某一时点的噪声时钟信号CLKno是否高于该时点的噪声参考电压Vrefno)，而不去理会噪声时钟信号CLKno及噪声参考电压Vrefno的绝对数值究竟为何。
在本发明的抗噪声时钟信号电路10中，用于产生参考电压Vref的参考电路24也可改由运算放大器所构成，而电压检测电路18除了比较器外，也可由运算放大器或减法器来构成，由于这些均为常规技术，所以于此不再赘述。
在本发明的一实施例中，抗噪声时钟信号电路10的连接导线组16虽包括仅具单一条总线的SMBUS，然而连接导线组16亦可包括具有多条总线的其它型式总线，但此时的连接导线组16必需包括一条或一条以上对应于该其它型式总线的多条总线导线的导线，并且电压检测电路18中也必需对应地包括一个或一个以上的比较器。
图3中所示的连接导线组16仅包括一条位于总线20一侧的导线22，并假设连接导线组16所承受的来自总线20侧及导线22侧的噪声均相同。然而，在某些情况下，来自于连接导线组16两侧的噪声会有些不同，导致总线20的第二端BUS2上及导线22的第二端LINE2上所累积的噪声不尽一致，对于此种问题，本发明人可以利用如图5所示的另一实施例来解决。请参阅图5，图5为本发明的另一实施例中一抗噪声时钟信号电路50的功能方块图。与图3中所显示的抗噪声时钟信号电路10相比较，抗噪声时钟信号电路50还包括一电压算术平均器52，并且抗噪声时钟信号电路50中所包括的连接导线组56除了包括总线20及导线22外，还包括一亦沿着总线20设置的导线54，导线22、54分设于总线20的两侧。电压算术平均器52包括一加法器58及一除法器60，加法器58用于加总导线22、54的第二端上的噪声参考电压Vno1、Vno2，而除法器60用于将加法器58所输出的噪声参考电压Vno1、Vno2相加的结果除以2。换句话说，电压算术平均器52用于计算噪声参考电压Vno1、Vno2的算术平均电压。接着，电压检测电路18就依据该算术平均电压及噪声时钟信号CLKno产生修正时钟信号CLKamd。
当然，图5的实施例中虽仅列出二条导线22，然而本发明亦可以沿着该总线设置多条与参考电压电连的导线，并藉由电压算术平均器计算出所有导线输出端的算术平均电压，然后依据该算术平均电压及噪声时钟信号CLKno来产生修正时钟信号CLKamd。
与常规技术相比较，运用本发明，不论原始时钟信号CLKorg被传送的路径有多远及所承受到的噪声有多大，该电压检测电路均能动态地等效于依据原始时钟信号CLKorg及参考电压Vref间的关系产生不含任何突波的修正时钟信号CLKamd。因此本发明等效于可消除原始时钟信号CLKorg于传送的过程中累积于其上的噪声。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等效变化与修改，均应属本发明的涵盖范围。

Claims (23)

1.一种抗噪声时钟信号电路，用于消除一总线上所传送的原始时钟信号中的噪声，其包括：
一连接导线组，其包括该总线及一沿着该总线设置的导线，该原始时钟信号输入到该总线的第一端，该导线的第一端连接到一参考电压；以及
一电压检测电路，电连接到该连接导线组中该总线及该导线的第二端，用于依据该总线及该导线的第二端上的电位差输出一修正时钟信号。
2.如权利要求1所述的抗噪声时钟信号电路，其中该导线平行于该总线。
3.如权利要求1所述的抗噪声时钟信号电路，其中该参考电压产生自一参考电路。
4.如权利要求3所述的抗噪声时钟信号电路，其中该参考电路包括一第一电阻及一串接到该第一电阻的第二电阻，该第一电阻的第一端连接到一第一电压，该第二电阻的第一端连接到一第二电压，该导线的第一端连接到该第一电阻的第二端以及该第二电阻的第二端。
5.如权利要求1所述的抗噪声时钟信号电路，其中该电压检测电路包括一运算放大器。
6.如权利要求1所述的抗噪声时钟信号电路，其中该原始时钟信号产生自一主控器。
7.如权利要求6所述的抗噪声时钟信号电路，其中该主控器为一南桥电路。
8.如权利要求6所述的抗噪声时钟信号电路，其中该主控器为一键盘控制器。
9.如权利要求1所述的抗噪声时钟信号电路，其中该修正时钟信号输出至一从控器。
10.如权利要求9所述的抗噪声时钟信号电路，其中该从控器为一存储器模块。
11.如权利要求9所述的抗噪声时钟信号电路，其中该从控器为一时钟发生器。
12.如权利要求9所述的抗噪声时钟信号电路，其中该从控器为一外围设备。
13.如权利要求1所述的抗噪声时钟信号电路，其中该总线为一SMBUS。
14.一种抗噪声时钟信号电路，用于消除一总线上所传送的原始时钟信号中的噪声，其包括：
一连接导线组，其包括该总线及至少一沿着该总线设置的导线，该原始时钟信号输入到该总线的第一端，而每一该导线的第一端连接到一参考电压；
一电压算术平均器，该电压算术平均器的输入端电连接到每一该导线的第二端，用于计算所有该导线的第二端上电压的算术平均电压；以及
一电压检测电路，电连接到该连接导线组中该总线的第二端及该电压算术平均器的输出端，用于依据该总线的第二端及该电压算术平均器的输出端上的电位差输出一修正时钟信号。
15.如权利要求14所述的抗噪声时钟信号电路，其中每一该导线平行于该总线。
16.如权利要求14所述的抗噪声时钟信号电路，其中该至少一沿着该总线设置的导线沿该总线设置二分列于该总线两侧的导线。
17.一种用于消除一总线上所传送的原始时钟信号中的噪声的方法，该方法包括：
将该原始时钟信号输入到该总线的第一端；
沿该总线设置一导线，该导线的第一端连接到一参考电压；以及
于该总线的第二端上的电压高于该导线的第二端上的电压时，输出一修正时钟信号。
18.如权利要求17所述的方法，其中该导线平行于该总线。
19.如权利要求17所述的方法，其中该总线为一SMBUS。
20.如权利要求17所述的方法，其中该原始时钟信号产生自一主控器，而该修正时钟信号输出至一从控器。
21.一种用于消除一总线上所传送的原始时钟信号中的噪声的方法，该方法包括：
将该原始时钟信号输入至该总线的输出端；
沿该总线设置至少一导线，其中每一该导线的输入端连接到一参考电压；
计算所有该导线的输出端上电压的算术平均电压；以及
于该总线的输出端上的电压高于该算术平均电压时，输出一修正时钟信号。
22.如权利要求21所述的方法，其中每一该导线平行于该总线。
23.如权利要求21所述的方法，其中该沿该总线设置至少一导线沿该总线设置二分列于该总线两侧的导线。
CNB031580785A 2003-09-04 2003-09-04 抗噪声时钟信号电路 Expired - Fee Related CN1320467C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031580785A CN1320467C (zh) 2003-09-04 2003-09-04 抗噪声时钟信号电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031580785A CN1320467C (zh) 2003-09-04 2003-09-04 抗噪声时钟信号电路

Publications (2)

Publication Number Publication Date
CN1591366A true CN1591366A (zh) 2005-03-09
CN1320467C CN1320467C (zh) 2007-06-06

Family

ID=34598592

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031580785A Expired - Fee Related CN1320467C (zh) 2003-09-04 2003-09-04 抗噪声时钟信号电路

Country Status (1)

Country Link
CN (1) CN1320467C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859598A (zh) * 2009-04-08 2010-10-13 三星电子株式会社 采用补偿时钟抖动的数据传送电路和方法
CN105356865A (zh) * 2015-12-09 2016-02-24 深圳Tcl数字技术有限公司 去除干扰的方法、装置及智能电视

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278143A (ja) * 1988-04-30 1989-11-08 Fujitsu Ltd クロックのノイズ除去回路
DE4434085A1 (de) * 1994-09-23 1996-03-28 Siemens Ag Schaltungsanordnung zur Störbefreiung eines Pulsrahmensignals
US5572736A (en) * 1995-03-31 1996-11-05 International Business Machines Corporation Method and apparatus for reducing bus noise and power consumption
US6243779B1 (en) * 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
US6278312B1 (en) * 1999-02-24 2001-08-21 Intel Corporation Method and apparatus for generating a reference voltage signal derived from complementary signals

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859598A (zh) * 2009-04-08 2010-10-13 三星电子株式会社 采用补偿时钟抖动的数据传送电路和方法
CN105356865A (zh) * 2015-12-09 2016-02-24 深圳Tcl数字技术有限公司 去除干扰的方法、装置及智能电视
WO2017096766A1 (zh) * 2015-12-09 2017-06-15 深圳Tcl数字技术有限公司 去除干扰的方法、装置及智能电视
CN105356865B (zh) * 2015-12-09 2018-09-21 深圳Tcl数字技术有限公司 去除干扰的方法、装置及智能电视

Also Published As

Publication number Publication date
CN1320467C (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
US5117331A (en) Bus control signal routing and termination
US7394281B1 (en) Bi-directional universal serial bus booster circuit
CN1552011A (zh) 对数字信号改进定时和使外部影响最小化
CN101047404A (zh) 高速信号传输架构
US8609996B2 (en) Printed circuit board and layout method thereof
CN107316598B (zh) 一种热插拔短路控制装置及方法
CN1767386A (zh) 磁滞比较器及使用其的复位信号产生电路
CN1320467C (zh) 抗噪声时钟信号电路
US6434647B1 (en) Reflected-wave bus termination
JPH1027049A (ja) 相互接続バス
CN1860461A (zh) 分裂t链存储器命令和地址总线拓扑结构
CN2703350Y (zh) 一种usb接口防护电路
CN1267828C (zh) 使用集成电路间总线为接口的电子系统及其数据传输方法
JP2007174236A (ja) 半導体集積回路及びデータ出力方法
CN1553454A (zh) 移位寄存电路
KR100399594B1 (ko) 시스템 보드 및 이 보드의 임피이던스 조절 방법
US6940340B2 (en) Noise-proof bus circuit
CN210400834U (zh) 一种机械部件旋转检测的装置
US6919619B2 (en) Actively-shielded signal wires
CN1184742C (zh) 噪声防护电路
JP2006101430A (ja) 車両用通信装置
CN1734940A (zh) 信号电位转换电路
CN1838095A (zh) 高速信号传输电路
CN1202451C (zh) 支持多种传输逻辑总线的输入输出缓冲器
CN114302554B (zh) 基于电容提高跨分割信号完整性的pcb板及其布图方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20150904

EXPY Termination of patent right or utility model