CN1585272A - 充电泵浦电路的方法及装置 - Google Patents
充电泵浦电路的方法及装置 Download PDFInfo
- Publication number
- CN1585272A CN1585272A CN 03154868 CN03154868A CN1585272A CN 1585272 A CN1585272 A CN 1585272A CN 03154868 CN03154868 CN 03154868 CN 03154868 A CN03154868 A CN 03154868A CN 1585272 A CN1585272 A CN 1585272A
- Authority
- CN
- China
- Prior art keywords
- transistor
- transistor seconds
- current
- node
- charge pumping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一充电泵浦，包含一第一晶体管，用于从一输出节点吸收电流；一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及一电流源，当该第二晶体管岔断该吸收电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间之共有节点。本发明亦提供一充电泵浦，包含一第一晶体管，用于从一输出节点吸收电流；一第二晶体管，被耦合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及一嵌位电路，可嵌位该第一晶体管及该第二晶体管之间的共有节点于嵌位电压之下。
Description
(1)技术领域
本发明是有关充电泵浦电路，如被用于锁相回路(PLLs)中的充电泵浦电路。
(2)背景技术
图1为传统锁相回路100的方框示意图。传统锁相回路100包括一检相器110，一充电泵浦120，一回路过滤器130，及一电压控制震荡器(VCO)140。检相器110可比较如信号U1及信号U2两信号的相对相位，并输出其相位差测量的信号。充电泵浦120部分基于检相器110的输出而输出正或负电荷至回路过滤器130。通常，充电泵浦120可藉由改变被施加至回路过滤器130的电流存续期间来改变输出电荷。基于被回路过滤器130过滤的充电泵浦120的输出信号，电压控制震荡器140可偏离其输出信号U2的频率朝向信号U1的频率。输出信号U2快速″锁定″输入信号U1，保持输入信号U1及输出信号U2之间的固定相位关系。
图2为传统充电泵浦120的吸收路径电路200的电路图，例如其可被用于图1的锁相回路100。吸收路径电路200包含四个金属氧化物半导体(MOS)晶体管mn7、mn8、230及240。参考电流IREF是藉由电流源250被施加至晶体管230。参考电流IREF是被映射至晶体管mn7。栅极对源极电压VG是被施加至晶体管240，使晶体管230具有偶合其源极至接地的导电路径。晶体管240可被匹配至晶体管mn8，使当等于VG的电压位准被施加至晶体管mn8的栅极212时，晶体管mn8可偶合晶体管mn7的源极至接地。由于晶体管230及mn7的映射效应，藉由晶体管mn7呈现的电流Iout是实际匹配电流IREF。例如，电流Iout可被提供至如图1所示的回路过滤器130。
可替代是，不需施加等于VG的电压至晶体管mn8的栅极212，栅极212可被接地，因而从晶体管mn7的源极222移除实质接地的导电路径。此例中，实质上没有任何通过晶体管mn7的电流出现(也就是Iout实质为零)。熟悉本技术的一般技术人士应了解类似原则如何被用于充电泵浦120的驱动路径。
各种应用中，预期充电泵浦120可以高速转换。通常，高速充电泵浦电路是需大输出电流。然而，大输出电流并不预期用于锁相回路中，因为其产生会降低效能的杂讯。另外，大电流需更大，更昂贵的电路组件。因此，需可以高转换速度操作而可降低充电泵浦电流的充电泵浦电路。
(3)发明内容
本发明的充电泵浦包含一第一晶体管，用于从输出节点吸收电流；一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及一电流源，当该第二晶体管岔断该吸收电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点。
本发明的充电泵浦包含一第一晶体管，用于从输出节点吸收电流；一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及一嵌位电路，可嵌位该第一晶体管及该第二晶体管之间的共有节点于嵌位电压之下。
本发明的充电泵浦包含一第一晶体管，用于驱动电流至输出节点；一第二晶体管，被偶合于该第一晶体管及一电源之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该驱动电流；及一电流源，当该第二晶体管岔断该驱动电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点。
本发明的充电泵浦包含一第一晶体管，用于驱动电流至输出节点；一第二晶体管，被偶合于该第一晶体管及一电源之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该驱动电流；及一嵌位电路，可嵌位该第一晶体管及该第二晶体管之间的共有节点于嵌位电压之上。
本发明的额外目的及优点可部分被叙述于以下说明，及部分可从该说明容易得知或可藉由实施本发明得知。本发明的目的及优点可藉由特别被指出于从属权利要求中的元件及组合来实现及达到。
应了解上述一般说明及随后详细说明是仅作例证及说明而并不是对本发明的范围的限制。
被并入及构成部分本申请方案的附图，是描述本发明若干实施例并与该说明一同解释本发明的原理。
(4)附图说明
图1为传统锁相回路的方框示意图；
图2为可被用于图1的锁相回路的传统充电泵浦的吸收路径电路的电路图；
图3为符合本发明的充电泵浦电路的吸收路径的电路图；
图4为符合本发明的充电泵浦电路的驱动路径的电路图；
图5为以SPICE模拟的流经图3的晶体管mn7的电流的信号图；
图6为以SPICE模拟的图3的输出电压Vo的信号图；
图7为以SPICE模拟的偏压信号vb1及共有节点处的电压的信号图；
图8为以SPICE模拟的晶体管mn8的栅极电压处的控制信号a2~的信号图；及
图9为使用符合本发明的充电泵浦电路的锁相回路的方框示意图。
(5)具体实施方式
下面结合附图对本发明的较佳实施例进行详细说明。相同参考文字或数字是遍及图示被用来引证相同或类似零件。
图3为符合本发明的充电泵浦电路的吸收路径300的电路图。被显示于图3的实施例是包含四个金属氧化物半导体晶体管mn7、mn8、mn9及mnr。晶体管mn7可当作电流吸收装置且包含被连接至一偏压信号vb1的一栅极；吸收来自输出节点304的电流I(mn7)的一漏极；及被连接至共有节点302处的晶体管mn8的漏极的一源极。电压vb1是为控制吸收电流I(mn7)至输出节点304的大小的偏压。类似有关图2的充电泵浦电路200的电流映射电路是可供应偏压vb1。
晶体管mn8可当作电流控制装置且包含被接地的一源极；被连接至共有节点302处的晶体管mn7的源极的一漏极；及被连接至输入信号a2~的一栅极。当信号a2~的电压非常高时，晶体管mn8是开启并偶合晶体管mn7的源极接地，而电流I(mn7)流经晶体管mn7及mn8。可替代是，当信号a2~的电压非常低时，晶体管mn8是关闭而晶体管mn7的源极并不具有接地的实质导电路径。因此，当晶体管mn8关闭时，晶体管mn7随后亦关闭。当晶体管mn8关闭时，实际上并无任何电流流经晶体管mn7或晶体管mn8，也就是电流I(mn7)实质为零。电流I(mn7)可形成部分输出电流Io。
图3的实施例中，电流源318是提供电流I1至共有节点302。电流源318可促使晶体管mn7于晶体管mn8关闭后更快速地关闭来协助关闭晶体管mn7。有了电流I1，因为当晶体管mn8关闭时，流经晶体管mn7的电流更快速地衰减，所以晶体管mn7更快速地关闭。当晶体管mn8关闭时，因为电流I1协助拉高晶体管mn7的源极节点电压直到其被晶体管mn9嵌位为止，所以晶体管mn7更快速地关闭。因为电流I1可供应″关闭″电流来关闭晶体管mn7，所以此可被称为″电流控制完成″。若无电流I1，流经晶体管mn7的电流是不足以拉高晶体管mn7的源极节点电压来关闭。
图3的实施例中，晶体管mn9可当作嵌位装置且包含被接地的一源极；及被连接至共有节点302处的晶体管mn7的源极及晶体管mn8的漏极的一栅极及一漏极。当晶体管mn8关闭时，晶体管mn9可嵌位晶体管mn7的源极电压至被嵌位电压之下。该被嵌位电压是为跨越晶体管mn9的电压降。因为共有节点302(晶体管mn7的源极节点)的电压改变被最小化，所以嵌位是提供降低转换杂讯的优点。图3的实施例中，当晶体管mn8开启时，晶体管mn9即关闭。因此，当晶体管mn8被开启时，部分电流I1流经晶体管mn8。当晶体管mn8关闭(且晶体管mn7关闭)时，晶体管mn9开启且部分电流I1流经晶体管mn9至接地。
如熟悉本技术的人士所了解，电流源318可被当作简单电流映射电流源。可替代是，电流源318可为达成相同目的的电阻器或任何其他已知装置。
晶体管mnr可当作″虚拟装置″且包含具有一控制信号a2的一栅极；及被一起连接至共有节点302的一源极及一漏极。晶体管mnr的控制信号a2是为晶体管mn8的控制信号a2~的反向。因为控制信号a2及a2~是被反向，晶体管mn7及晶体管mn8之间的通道电荷是为互补，因此可降低转换杂讯。也就是说，晶体管mnr可最小化因放射自晶体管mn7及晶体管mn8的电荷所造成的转换杂讯。
以下为晶体管mn7、mn8、mn9及mnr的不同状态的真实表。
| 晶体管 | mn7 | mn8 | mn9 | mnr |
| 状态1 | 开启 | 开启 | 关闭 | 关闭 |
| 状态2 | 关闭 | 关闭 | 开启 | 开启 |
表I
图4为符合本发明的充电泵浦电路的驱动路径400的电路图。图4的实施例操作是类似于图3的实施例操作。被显示于图4的实施例是包含四个金属氧化半导体晶体管mp7、mp8、mp9及mpr。晶体管mp7可当作电流驱动装置且包含被连接至一偏压信号vb3的一栅极；驱动电流I(mp7)至输出节点304的一漏极；及被连接至共有节点402处的晶体管mn8的漏极的一源极。电压vb3是为控制控电流I(mp7)至输出节点304的大小的偏压。类似有关图2的充电泵浦电路200的电流映射电路是可供应偏压vb3。
晶体管mn8可当作电流控制装置且包含被连接至供给电压VDD的一源极；被连接至共有节点402处的晶体管mp7的源极的一漏极；及被连接至输入信号a4~的一栅极。当信号a4~的电压非常低时，晶体管mp8是开启并偶合晶体管mp7的源极至供给电压VDD，而电流I(mp7)流经晶体管mp7及mp8至输出节点304。可替代是，当信号a4~的电压很高时，也就是约VDD，晶体管mp8是关闭而晶体管mp7的源极并不具有至供给电压VDD的实质导电路径。因此，当晶体管mp8关闭时，晶体管mp7亦随后关闭。当晶体管mp8关闭时，实际上并无任何电流流经晶体管mp7或晶体管mn8，也就是电流I(mp7)实质为零。电流I(mp7)可形成部分输出电流Io。
图4的实施例中，电流源418是提供电流I3至共有节点402。电流源418可促使晶体管mp7于晶体管mp8关闭后更快速地关闭来协助关闭晶体管mp7。有了电流I3，因为当晶体管mn8关闭时，流经晶体管mp7的电流更快速地衰减，所以晶体管mp7更快速地关闭。当晶体管mp8关闭时，因为电流I3协助拉下晶体管mp7的源极节点电压直到其被晶体管mn9嵌位为止，所以晶体管mp7更快速地关闭。因为电流I3可供应″关闭″电流来关闭晶体管mp7，所以此可被称为″电流控制完成″。若无电流I3，流经晶体管mp7的电流是不足以(也就是具有较少电荷)拉下晶体管mp7的源极节点电压来关闭。
图4的实施例中，晶体管mp9可当作嵌位装置且包含被连接至供给电压VDD的一源极；及被连接至共有节点402处的晶体管mp7的源极及晶体管mp8的漏极的一栅极及一漏极。当晶体管mp8被关闭时，晶体管mp9可嵌位晶体管mp7的源极电压至被嵌位电压之下。该被嵌位电压是为VDD减去跨越晶体管mp9的电压降。因为共有节点402(晶体管mp7的源极节点)的电压改变被最小化，所以嵌位是提供降低转换杂讯的优点。图4的实施例中，当晶体管mp8开启时，晶体管mp9即关闭。因此，当晶体管mp8被开启时，部分电流I3流经晶体管mp8。当晶体管mp8关闭(且晶体管mn7关闭)时，晶体管mp9开启且部分电流I3流经晶体管mp9至接地。
如熟悉本技术的人士所明了的那样，电流源418可被当作简单电流映射电流源。可替代是，电流源418可为达成相同目的的电阻器或任何其他已知装置。
晶体管mpr可当作″虚拟装置″且包含具有一控制信号a4的一栅极；及被一起连接至共有节点402的一源极及一漏极。晶体管mpr的控制信号a4是为晶体管mp8的控制信号a4~的反向。因为控制信号a4及a4~是被反向，所以晶体管mp7及晶体管mp8之间的通道电荷是为互补，因此可降低转换杂讯。因此，晶体管mpr可最小化因放射自晶体管mp7及晶体管mp8的电荷所造成的转换杂讯。
以下为晶体管mp7、mp8、mp9及mpr的不同状态的真实表。
| 晶体管 | mp7 | mp8 | mp9 | mpr |
| 状态1 | 开启 | 开启 | 关闭 | 关闭 |
| 状态2 | 关闭 | 关闭 | 开启 | 开启 |
表II
图5、6、7及8为被显示于图3的低压，200百万赫兹吸收路径充电泵浦的SPICE模拟的信号图。模拟时，VDD为2.5伏特。图5为以SPICE模拟的流经图3的晶体管mn7的电流I(mn7)的信号图。图5的垂直轴是表示以微安培计量的电流，而水平轴是表示以毫微秒计量的时间。如图5所示，当晶体管mn7关闭后又开启时具有一些峰值电流，可对吸收电流控制产生更大精确度及更高的转换速度。图6为以SPICE模拟的图3的输出电压Vo的信号图。图6的垂直轴是表示以伏特计量的电压，而水平轴是表示以毫微秒计量的时间。
图7为以SPICE模拟的偏压信号vb1及共有节点302处的电压v(com)的信号图。偏压信号vb1值是为约700为伏特的固定值。图8为以SPICE模拟的晶体管mn8的栅极电压处的控制信号a2~的信号图。如图8所示，控制信号a2~是以100毫微秒期间呈现周期性。被显示于图7的共有节点302处的电压v(com)值是呈现周期性，且可非常紧密地跟随着控制信号a2~。
图9为使用符合本发明的充电泵浦906的锁相回路900的方框示意图。充电泵浦906可包含被显示于图3及图4的吸收路径300及驱动路径400。锁相回路900包含一M除法器902，一检相器904，一充电泵浦906，一低通滤波器908、一电压控制震荡器910及一N除法器912。M除法器902以因子M除输入信号U1频率。N除法器912以因子N除输出信号U2频率。
熟悉本技术人士可考虑在此被揭示的本发明的说明书及实施而明了本发明的其他实施例。例如，熟悉本技术的人士应了解符合本发明的方法及系统可被用于延迟锁定回路(DLL)及锁相回路。另外，嵌位装置mn9可被一二极管或一串二极管取代。再者，二极接面晶体管(BJTs)可被用来取代金属氧化半导体晶体管。由于本发明真实范围及精神是藉由下列权利要求所限定，因此在不违背本发明的精神和在本发明的范围内可以作出种种的等效变化或等效替换。
Claims (19)
1.一种充电泵浦电路，包含：
一第一晶体管，用于从一输出节点吸收电流；
一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及
一电流源，当该第二晶体管岔断该吸收电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间之共有节点。
2.如权利要求1所述的充电泵浦电路，其特征在于，该第一晶体管是为一金属氧化半导体晶体管，且该关闭电流是被提供至该第一晶体管的源极节点。
3.如权利要求1所述的充电泵浦电路，其特征在于，进一步包含一嵌位电路，可嵌位该共有节点于嵌位电压之下。
4.如权利要求3所述的充电泵浦电路，其特征在于，该嵌位电路包含一金属氧化半导体晶体管，具有被接地的一源极，被偶合至该共有节点的一漏极，及被偶合至该共有节点的一栅极。
5.如权利要求3所述的充电泵浦电路，其特征在于，该第一晶体管是为一金属氧化半导体晶体管，且该关闭电流是被提供至该第一晶体管的源极节点。
6.一种充电泵浦电路，包含：
一第一晶体管，用于从一输出节点吸收电流；
一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及
一嵌位电路，可嵌位该第一晶体管及该第二晶体管之间的共有节点于嵌位电压之下。
7.一种操作充电泵浦电路的方法，其中该充电泵浦电路包含一第一晶体管，用于从一输出节点吸收电流，及一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流，该方法包含：
当该第二晶体管岔断该吸收电流时，提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点。
8.一种操作充电泵浦电路的方法，该充电泵浦电路包含一第一晶体管，用于从一输出节点吸收电流，及一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流，该方法包含：
嵌位该第一晶体管及该第二晶体管之间的一共有节点于嵌位电压之下。
9.一种充电泵浦电路，包含：
一第一晶体管，用于驱动电流至一输出节点；
一第二晶体管，被偶合于该第一晶体管及一电源之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该驱动电流；及
一电流源，当该第二晶体管岔断该驱动电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点。
10.如权利要求9所述的充电泵浦电路，其特征在于，该第一晶体管是为一金属氧化半导体晶体管，且该关闭电流是被提供至该金属氧化半导体晶体管的源极。
11.一种充电泵浦电路，包含：
一第一晶体管，用于驱动电流至一输出节点；
一第二晶体管，被偶合于该第一晶体管及一电源之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该驱动电流；及
一嵌位电路，可嵌位该第一晶体管及该第二晶体管之间的一共有节点于嵌位电压之上。
12.一种操作充电泵浦电路的方法，该充电泵浦电路包含一第一晶体管，用于驱动来自一输出节点的电流，及一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该驱动电流，该方法包含：
当该第二晶体管岔断该驱动电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点。
13.如权利要求12所述的方法，进一步包含嵌位该共有节点于嵌位电压之上。
14.一种操作充电泵浦电路的方法，该充电泵浦电路包含一第一晶体管，用于驱动来自一输出节点的电流，及一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该驱动电流，该方法包含：
嵌位该第一晶体管及该第二晶体管之间的一共有节点于嵌位电压之上。
15.一种操作充电泵浦电路的设备，其中该充电泵浦电路包含一第一晶体管，用于从一输出节点吸收电流，及一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流，该设备包含：
当该第二晶体管岔断该吸收电流时，提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点的设备。
16.一种操作充电泵浦电路的设备，其中该充电泵浦电路包含一第一晶体管，用于从一输出节点吸收电流，及一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流，该设备包含：
嵌位该第一晶体管及该第二晶体管之间的一共有节点于嵌位电压之下的设备。
17.一种锁相回路，具有一检相器、一低通滤波器、一电压控制震荡器、一充电泵浦，其中该充电泵浦电路包含：
一第一晶体管，用于从一输出节点吸收电流；
一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及
一电流源，当该第二晶体管岔断该吸收电流时，其可提供一关闭电流至该第一晶体管及该第二晶体管之间的共有节点。
18.如权利要求17所述的锁相回路，其特征在于，进一步包含一除法器电路。
19.一种锁相回路，具有一检相器、一低通滤波器、一电压控制震荡器、一充电泵浦，其中该充电泵浦电路包含：
一第一晶体管，用于从一输出节点吸收电流；
一第二晶体管，被偶合于该第一晶体管及一接地节点之间，其中该第二晶体管被关闭时，该第二晶体管可岔断该吸收电流；及
一嵌位电路，嵌位该第一晶体管及该第二晶体管之间的一共有节点于嵌位电压之下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031548687A CN100420154C (zh) | 2003-08-20 | 2003-08-20 | 电荷泵电路的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031548687A CN100420154C (zh) | 2003-08-20 | 2003-08-20 | 电荷泵电路的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1585272A true CN1585272A (zh) | 2005-02-23 |
| CN100420154C CN100420154C (zh) | 2008-09-17 |
Family
ID=34598019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031548687A Expired - Fee Related CN100420154C (zh) | 2003-08-20 | 2003-08-20 | 电荷泵电路的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100420154C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101493715B (zh) * | 2008-01-21 | 2010-11-03 | 联咏科技股份有限公司 | 电荷泵浦电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3250540B2 (ja) * | 1999-03-15 | 2002-01-28 | 日本電気株式会社 | Ｐｌｌ回路 |
| US6316977B1 (en) * | 2000-07-14 | 2001-11-13 | Pmc-Sierra, Inc. | Low charge-injection charge pump |
| KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
-
2003
- 2003-08-20 CN CNB031548687A patent/CN100420154C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101493715B (zh) * | 2008-01-21 | 2010-11-03 | 联咏科技股份有限公司 | 电荷泵浦电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100420154C (zh) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329872B1 (en) | Charge pump circuit for a phase locked loop | |
| TWI554032B (zh) | 獨立式自舉開關 | |
| US20020089382A1 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
| US6844762B2 (en) | Capacitive charge pump | |
| US20120200327A1 (en) | Charge pump and active filter for a feedback circuit | |
| EP0627820A2 (en) | A charge pump with a programmable pump current and system | |
| US10594135B2 (en) | Compact, high performance, and robust RC triggered ESD clamp | |
| KR20000011239A (ko) | 적응적으로전류옵셋을제어하는전하펌프 | |
| EP3231088B1 (en) | Subthreshold metal oxide semiconductor for large resistance | |
| CN1734944A (zh) | 具有平衡且恒定的上和下电流的电荷泵 | |
| CN106655757A (zh) | 电容式电荷泵 | |
| US20040119522A1 (en) | Analog switch circuit | |
| US9543969B2 (en) | High-speed resistor-based charge pump for active loop filter-based phase-locked loops | |
| CN210864456U (zh) | 低噪声带隙基准输出电压建立电路 | |
| CN103683937B (zh) | 电压转换电路 | |
| CN1585272A (zh) | 充电泵浦电路的方法及装置 | |
| CN101567690B (zh) | 用低电压输入驱动的快速响应锁相回路充电泵 | |
| CN116401192B (zh) | 一种检测电路及终端设备 | |
| CN108226609A (zh) | 用于直流-直流变换器的电流检测电路 | |
| US8917126B1 (en) | Charge pump operating voltage range control using dynamic biasing | |
| JPH10154931A (ja) | チャージポンプ回路 | |
| Bhardwaj et al. | Design of a wide output range and reduced current mismatch charge pump PLL with improved performance | |
| US20010040445A1 (en) | Common mode bias voltage generator | |
| US6882209B1 (en) | Method and apparatus for interfacing mixed voltage signals | |
| US6888386B2 (en) | Method and apparatus for change pump circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 |