CN101567690B - 用低电压输入驱动的快速响应锁相回路充电泵 - Google Patents
用低电压输入驱动的快速响应锁相回路充电泵 Download PDFInfo
- Publication number
- CN101567690B CN101567690B CN200910128739XA CN200910128739A CN101567690B CN 101567690 B CN101567690 B CN 101567690B CN 200910128739X A CN200910128739X A CN 200910128739XA CN 200910128739 A CN200910128739 A CN 200910128739A CN 101567690 B CN101567690 B CN 101567690B
- Authority
- CN
- China
- Prior art keywords
- voltage
- low
- charge pump
- control signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010521 absorption reaction Methods 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 45
- 229910044991 metal oxide Inorganic materials 0.000 claims description 34
- 150000004706 metal oxides Chemical class 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000012358 sourcing Methods 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明是一种用低电压输入驱动的快速响应锁相回路充电泵。其一个特点为，一种用于锁相回路的充电泵，包含用以提供一源电流的一源电流晶体管(sourcingcurrent transistor)，其中该源电流晶体管耦合至一高操作电压电源。一源控制电路使用多个低电压源控制信号(low-voltage sourcing control signals)，以选择性地使充电泵输出该源电流至该充电泵的一输出端，此外，一吸收控制电路使用多个低电压吸收控制信号(low-voltage sinking control signals)，以选择性地使充电泵自输出端吸收一吸收电流。
Description
技术领域
本发明是关于一种快速响应锁相回路充电泵，更具体而言，是关于通过低电压输入驱动的充电泵。
背景技术
锁相回路(Phase-locked loops)被广泛地使用于电子电路中，用以产生一信号，此信号与一参考信号的相位具有固定关联性。锁相回路电路升高或降低一控制振荡信号的频率，直到频率以及相位两者皆与参考信号匹配时。锁相回路被广泛地使用于电子应用上，例如用以产生稳定频率、恢复自噪声通讯信道的信号，或者配置时钟时序脉波于数字逻辑设计上。
传统的锁相回路电路中，全部锁相回路的组件于相同电源水平操作。因此，提供参考信号的振荡器、相位频率检测器、充电泵、低通回路滤波器、压控振荡器(voltage-controlled oscillator，VCO)及分频器(frequency divider)皆可能操作于一操作电压，例如3.3伏特。然而，在较近来的深次微米工艺技术(deep sub-micron process)中，可降低全部数字方块(block)的操作电压，例如降低至大约1伏特，以节省功率同时达到更高速。这些数字方块可包含分频器、预除器(prescaler)、相位频率检测器、压控振荡器及参考信号振荡器。对于充电泵而言，依然需要一较高电压作为其操作电压，以最小化干扰(jitter)、噪声、泄漏(leakage)及线性失真，并达到一高调谐范围(high tuning range)供压控振荡器使用。
为了使充电泵于一高电压电平操作，典型地是使用一开漏极电路或一交叉耦合电压电平移位器，以把来自相位频率检测器的低电压控制信号转换至用于控制充电泵的一较高电压电平。然而，于锁相回路电路中，电压电平移位器的低速效能可能导致大量的干扰及噪声。同样地，于锁相回路电路中，一开漏极电路是大量干扰及噪声的产生者。其它的设计则通过锁相回路电路中全部组件操作于同一电压电平，可为较高电压或较低电压，以折衷最佳化。
综上所述，许多应用皆亟需一种能于高电压下操作锁相回路电路中的充电泵，且能同时于低电压下操作锁相回路电路中的其它组件的系统及方法。
发明内容
本发明的是关于一种以低电压输入驱动的锁相回路充电泵。本发明的一个特点为，一种用于一锁相回路电路的充电泵，包含用以提供一源电流的一源电流晶体管，其中该源电流晶体管耦合至一高操作电压电源(high-voltage operating voltagesupply)。一源控制电路使用多个低电压源控制信号于一低电压，以选择性地使充电泵提供一源电流至充电泵的一输出端。一吸收控制电路使用多个低电压吸收控制信号于一低电压，以选择性地使该充电泵自该充电泵的该输出端吸收一吸收电流。
本发明的另一特点为一操作于一低电压且于该低电压下提供多个低电压源控制信号及多个低电压吸收控制信号的相位频率检测器。一充电泵操作于一高电压以及包含一源控制电路，该源控制电路耦合至所述低电压源控制信号及基于所述低电压源控制信号选择性地使该充电泵输出该源电流至该充电泵的一输出端。该充电泵亦包含一吸收控制电路，该吸收控制电路用以接收所述低电压吸收控制信号，且基于所述低电压吸收控制信号选择性地使该充电泵自该充电泵的该输出端吸收一吸收电流。
本发明的另一特点为一种利用一锁相回路的充电泵的输出及吸收电流的方法，该方法包含通过一源电流晶体管以提供一源电流，其中该源电流晶体管耦合至该充电泵的一高操作电压电源。通过一源控制电路接收多个低电压源控制信号，以选择性地使该充电泵提供该源电流至该充电泵的一输出端。通过一个或多个吸收电流晶体管以提供一吸收电流，其中所述吸收电流晶体管其中之一耦合至接地端。通过将一吸收控制电路耦合至所述吸收晶体管至少其中之一，以选择性地使该充电泵自该充电泵的该输出端吸收一吸收电流，其中该吸收控制电路接收所述低电压吸收控制信号。
本发明提供一种用于锁相回路电路的充电泵，该锁相回路电路可操作于一高电压及接收多个低电压控制信号，以控制充电泵输出端。所述低电压控制信号被该充电泵于接收前，不需被升压，否则则被增加至该充电泵的操作电压，因此可减少锁相回路电路中的干扰及噪声，同时，也允许锁相回路电路中的其它组件操作于一低电压。
附图说明
图1是适用于本发明锁相回路电路的方块图；
图2A是描绘现有技术锁相回路电路的充电泵的示意图；
图2B是描绘用于图2A中充电泵中移位器的范例示意图；
图2C是描绘用于图2A中充电泵的开漏极的范例示意图；
图3是描绘本发明的充电泵的示意图，其中源电流及吸收电流是开启的；
图4是描绘图3的充电泵的示意图，其中源电流及吸收电流是关闭；
图5是描绘图3的充电泵的示意图，其中只有源电流开启；以及
图6是描绘图3的充电泵的示意图，其中只有吸收电流是开启的。
具体实施方式
本发明是关于一种快速响应锁相回路充电泵，更具体而言，是关于以低电压输入驱动的充电泵。以下说明用以使所属技术领域具有通常知识者得以实施及使用本发明，并用以描述本发明的实施态样及其需求。最佳实施例的各种变化以及在此所述的一般原理及特征可被所属技述领域具有通常知识者轻易知悉。因此，本发明的实施方法并非用以限制本发明的范畴，本发明的权利范围应根据在此说明的原理及特征作最宽的解释。
本发明提供一非轨至轨差动电流切换(non-rail-to-rail differential currentswitching)的优点。因此，无需一开漏极或一电压电平移位器。本发明的差动电流开关可提供高速切换及低干扰，还可减少系统对耦合噪声的敏感程度。
为了还具体地描述本发明的特征，请参阅图1及图3至图6，并配合下述讨论。
图1是适用于本发明的一锁相回路电路100的一方块图。锁相回路电路100包含作为一参考信号的一石英振荡器(crystal oscillator)102、一相位频率检测器104、一充电泵106、一低通回路滤波器108、一压控振荡器(voltage-controlled oscillator，VCO)110及一分频器112。一般而言，压控振荡器110产生一周期性输出信号。相位频率检测器104自石英振荡器102接收参考信号以及自压控振荡器110接收作为反馈信号的输出信号，并比较参考信号及输出信号，按照参考信号及输出信号间检测到的相角差的比例，提供向上(源)信号及向下(吸收)信号至充电泵。充电泵106产生一较高或较低的电压信号，以供压控振荡器110使用。充电泵106根据接收到的信号，依其比例提供低通回路滤波器108充电量，然后低通回路滤波器108消除控制信号中的突然变化，以及提供控制信号至压控振荡器110。压控振荡器110提供输出信号至电路以及提供反馈信号至分频器112，分频器112提供反馈至相位频率检测器104的分离信号。分频器112包含一预除器114(prescaler)及一除法器116(divider)，且使锁相回路的输出信号频率为参考信号的整数倍。因此，相位频率检测器104使压控振荡器110的输出信号与参考信号的相位一样，以及提供输出信号以控制压控振荡器110，以使使输入至相位频率检测器104的两信号的相位差为一定值。
在现有技术中，锁相回路的全部方块皆操作于一相同电源电平，例如3.3伏特。在更近来的深次微米工艺技术中，可降低全部数字方块的操作电压，以节省功率同时达到更高速，例如降低至大约1伏特，这些数字方块包含分频器112、预除器114、相位频率检测器104、压控振荡器110及参考信号振荡器102。对于充电泵而言，还是需要一较高电压作为其操作电压，以最小化干扰、噪声、泄漏及线性失真，并达到一高调谐范围供压控振荡器使用。
图2A是现有技术充电泵150的示意图，其中自相位频率检测的控制信号位于一高电压电平。充电泵150包含P型金属氧化物半导体晶体管152、154、156、158以提供一源功能(sourcing function)。充电泵150还包含N型金属氧化物半导体晶体管168、166、160、162以提供一吸收功能(sinking function)。晶体管152是一用以提供源电流的源晶体管(sourcing transistor)，以及非必需的晶体管154是一能增加电流源的阻抗的叠接元件(cascade device)。晶体管152的源极耦合至充电泵的一操作电压，即高电压Vdd_H，以及晶体管154的漏极耦合至P型金属氧化物半导体控制晶体管156、158的源极。N型金属氧化物半导体控制晶体管160、162分别耦合至P型金属氧化物半导体晶体管156、158。N型金属氧化物半导体晶体管168及非必需的N型金属氧化物半导体叠接晶体管166耦合至N型金属氧化物半导体晶体管160、162与接地端之间。
晶体管156、158构成一差动开关。控制信号UP164及UPZ164被提供至P型金属氧化物半导体控制晶体管156、158且二者为互补，以导入电流至两端的任一端。当UP与Vdd_L(低电压)一样时，晶体管156关闭，且当UPZ等于0时，开启P型金属氧化物半导体晶体管158，来自源电流源152及叠接组件154的电流导入至输出端163，以使充电泵源功能开启。当UP等于0时，晶体管156开启，且当UPZ与Vdd_L(低电压)一样时，关闭P型金属氧化物半导体晶体管158，来自源电流源152及叠接组件154的电流于输出端163导出，以使充电泵源功能关闭。
控制信号DOWN 165及DOWNZ 165被提供至N型金属氧化物半导体控制晶体管160、162。当DOWN等于高电压(High)时，晶体管162开启，且当DOWNZ等于0时，关闭N型金属氧化物半导体晶体管160，来自输出端163的吸收电流经过N型金属氧化物半导体晶体管162而导向至叠接元件166及吸收电流源168，以使充电泵吸收功能开启。当DOWN等于0时，晶体管162关闭，且当DOWNZ等于高电压(High)时，关闭晶体管160，此时无吸收电流流经晶体管168，以使充电泵吸收功能关闭。
为了使充电泵150适当的工作，控制信号需为一高电压。若相位频率检测器104提供一低电压控制信号至充电泵150，则这些信号必须被位移至高电压(或者使用一开漏极电路)，以开启N型金属氧化物半导体晶体管160、162其中之一。因为N型金属氧化物半导体晶体管160、162操作于比Vdd_L高的一电压电平，于栅极的控制信号电压因而必须自相位频率检测器104所提供的低电压电平位移至较高电压电平Vdd_H。
图2B是一现有技术充电泵(例如：充电泵150)的移位器170的范例。自相位频率检测器的一低电压控制信号(IN-L)被位移至自电源Vdd_H的一高电压，而提供一高电压输出信号OUTPUT_H及其反向电压，分别作为信号DOWN及DOWNZ提供给充电泵150(可使用另一位移器提供高电压控制信号UP及UPZ)使用。然而，位移器170及类似电路具有较慢的响应时间的问题，因而增加锁相回路电路中的干扰及噪声
图2C呈现一开漏极电路174的范例，可替换地用以提供高电压信号，但会增加干扰及噪声。开漏极电路174使用多个弱电阻来取代位移器170的这些P型金属氧化物半导体晶体管。因此，这些N型金属氧化物半导体晶体管用以使电流快速降低；当其中一个N型金属氧化物半导体晶体管为关闭时，这些弱电阻最后将输出信号拉至高电压，但因为这些电阻的弱电阻使反应相当缓慢。若这些电阻为一高电阻，因为这些N型金属氧化物半导体晶体管与这些电阻间的反向作用力，这些N型金属氧化物半导体晶体管是缓慢地降低电流。
图3是描绘本发明的充电泵200的示意图，充电泵200可直接自相位频率检测器104接收多个低电压控制信号，且未通过一位移器、一开漏极电路或其它电路以升高控制信号电压至充电泵的较高的操作电压。
源电流晶体管210提供一源电流，其中晶体管210的源极耦合至充电泵的一操作电压(高电压Vdd-H)。一非必需的叠接晶体管212可将其源极耦合至晶体管210的漏极，并可增加电流源的阻抗。举例而言，高电压Vdd_H可大概为3.3V，但也可为任意合适的操作电压以供充电泵使用。一偏压Vp_bias被提供给晶体管210的栅极使用，以及一偏压Vpc_bias被提供给晶体管212的栅极使用。此处所呈现的所有偏压皆可由一熟知的电流镜(图未绘出)所产生，在此电流镜只用以例举，可为其它方式所代替。这些偏压取决于电路的电流、硅工艺(silicon process)、电压以及温度，例如一电流镜结构可自动调整这些偏压，以使电流源与参考电流(图未绘出)相等。
控制信号UP 202及UZ P204是低电源(Vdd_L)信号，一样由相位频率检测器104所提供，其中UPZ 204是UP的反向电压。Vdd_L是一低电压(低于Vdd_H)，锁相回路电路中的其它组件操作于此低电压，例如相位频率检测器104。举例而言，若供充电泵使用的Vdd_H约3.3伏特，则相位频率检测器104的低操作电压Vdd_L可为1伏特或其它小于3.3伏特的电压。UP信号202、204分别被输入至控制晶体管206、208的栅极，晶体管206、208的源极耦合至晶体管212的漏极。晶体管206的漏极耦合至接地端，以及晶体管208的漏极耦合至充电泵的输出端214及一N型金属氧化物半导体晶体管216的漏极。晶体管216的源极耦合至一N型金属氧化物半导体晶体管218的漏极，晶体管218的源极耦合至接地端。偏压Vnc_bias及偏压Vn_bias分别被提供给晶体管216、218使用。N型金属氧化物半导体晶体管216是一折叠式叠接(folded cascade)晶体管，在所述的充电泵电路中其晶体管216为必需的晶体管，因为其用于电流减法(I216＝I218-I228)，如下述所见。
晶体管206、208是源控制晶体管，构成一差动开关或控制电路，以基于控制信号UP 202及UPZ 204而引导来自晶体管210、212的P型金属氧化物半导体源电流的方向。图3呈现一范例，其控制信号UPZ 204等于0且另一控制信号UP 202等于Vdd_L。在这情况下，晶体管206关闭且晶体管208开启，此外，来自源电流源210及叠接元件212的电流导向输出端214，以使充电泵源功能开启。源电流I通过输出214经由P型金属氧化物半导体晶体管208传递至回路滤波器108。因为源控制晶体管206、208为P型阱(p-channel)，故来自相位频率检测器104的较低电压被用于控制这些晶体管。
这些较低电压不能直接控制由晶体管216、218所组成的N型金属氧化物半导体开关。因此，一折叠式架构用于描述本发明的实施态样。P型金属氧化物半导体电流镜晶体管220提供电流且其源极耦合至电压Vdd_h，且非必需的叠接镜晶体管222的源极可耦合至晶体管212的漏极且可增加电流源的阻抗。偏压Vp_bias被提供给晶体管220的栅极使用，以及偏压Vpc_bias被提供给晶体管222的栅极使用。晶体管220通过折叠式架构提供电流。晶体管220、222是稍为大于晶体管210、212的对应部份，以提供足够的电流边界保护工艺差异(process variation)。举例而言，于图3中，晶体管220、222约大了10％，以使晶体管220、222的电流约大了10％(提供一稍大的电流1.1(I))以确保具有足够的边界用于减掉N型金属氧化物半导体晶体管218的电流(如下所述)。
控制信号DOWN 224及DOWNZ 226被提供直接作为来自相位频率检测器104的低电源(Vdd_L)信号，其中DOWNZ是DOWN的反向电压。DOWN信号224及DOWNZ信号226分别输入至P型金属氧化物半导体吸收控制晶体管228、230的栅极，晶体管228、230的源极耦合至晶体管222的漏极以构成吸收控制电路。晶体管228的漏极耦合至N型金属氧化物半导体晶体管218的漏极，以及晶体管230的漏极耦合至接地端。
晶体管216、218是吸收晶体管，其中折叠式N型金属氧化物半导体晶体管216提供吸收电流。N型金属氧化物半导体晶体管216提供吸收电流，其中吸收电流等于N型金属氧化物半导体晶体管218的电流减去P型金属氧化物半导体晶体管228的电流(I216＝I218-I228)。如图3所示，当控制信号DOWN 224等于Vdd_L且另一控制信号DOWNZ等于0时，晶体管228关闭，晶体管230开启，且来自源晶体管220及叠接元件222的电流(1.1(I))通过控制晶体管230而导向接地端。这导致晶体管216中的电流等于晶体管218中的电流。因此，通过输出端214且经过N型金属氧化物半导体晶体管216自回路滤波器108吸收的电流等于N型金属氧化物半导体晶体管218中的电流，且充电泵吸收功能被开启。
因此，充电泵电路有两边，其中一边提供源功能且包含晶体管210、212、206、208，以及另一边提供吸收功能且包含晶体管220、222、228、230、216、218。晶体管206、208构成一差动电流开关，通过使用互补的UP信号及UPZ信号将电流引导至两侧。晶体管220、222、228、230、216、218提供吸收功能，其是一折叠式设计(一N型金属氧化物半导体晶体管与一P型金属氧化物半导体晶体管交叠)，其中叠接N型金属氧化物为必需的晶体管。
因为吸收控制晶体管228、230为P型阱，故自相位频率检测器104的较低电压Vdd_L信号可用以控制这些晶体管。这不同于现有技术的充电泵，现有技术的充电泵需高电压(Vdd_H)控制信号以控制吸收电流。与本发明的差异在于，本发明只使用P型金属氧化物半导体晶体管作为控制晶体管。
P型阱组件与N型阱元件所需的不同偏压特性允许本发明使用较低电压。当一P型阱场效应晶体管(field effect transistor，FET)的栅极电压低于其源极电压及漏极电压一门槛值(threshold)时，此P型阱场效应晶体管(field effect transistor，FET)会被切换至开启(ON)。当一N型阱场效应晶体管的栅极电压高于其源极电压及漏极电压一门槛值时，此N型阱场效应晶体管被切换至开启(ON)。如上述关于图2A的说明，N型阱场效应晶体管必须具一栅极电压，且此栅极电压大于其源极电压一门槛值。N型金属氧化物半导体控制晶体管的栅极电压须于一较高电压电平。然而，如同本发明，当使用P型阱场效应晶体管，栅极电压永远小于源极电压(Vdd_H)。只要当开关开启时源极电压保持一等于或高于门槛值电压的值且门槛值电压高于栅极电压，晶体管即可被开启。因此，不需加入位移器，开漏极配置或其它实施(implementation)以升高栅极电压。
图4是本发明的充电泵电路200在源电流及吸收电流皆关闭的情况下的示意图。控制信号UPZ 204等于Vdd_L，且另一控制电压UP202等于0，此造成晶体管206被开启以及晶体管208被关闭，使自源晶体管210及叠接元件212的电流被导至接地端。因此，充电泵源关闭以及无源电流自输出端214传递至回路滤波器108。
控制信号DOWN 224等于0，且另一控制信号DOWNZ 226等于Vdd_L，此造成P型金属氧化物半导体晶体管220、222、228及N型金属氧化物半导体晶体管208形成一电流路径。流经P型金属氧化物半导体晶体管228的电流等于流经N型金属氧化物半导体晶体管218的电流，使N型金属氧化物半导体晶体管216中的电流等于0。因此，通过输出端214自回路滤波器108所吸收的电流等于0，且吸收功能关闭。P型金属氧化物半导体晶体管230的栅极的控制信号DOWNZ 226等于Vdd_L，故未将电流完全地关闭。如图4所例举，以电流0.1I表示出。这额外的电流用以保护P型金属氧化物半导体晶体管220、220的工艺差异，且通过P型金属氧化物半导体晶体管230至接地端。
图5是本发明的充电泵电路200在只有源电流开启的情况下的示意图。控制信号UPZ204等于0，同时另一控制信号UP 202等于Vdd_L，使晶体管210、212的源电流通过晶体管208导向至输出端及回路滤波器，因此使电流源功能开启。控制信号DOWN 224等于0，同时另一控制信号DOWN Z226等于Vdd_L。如图4所示，上述使P型金属氧化物半导体晶体管220、222、228及N型金属氧化物半导体晶体管218构成一电流路径，并使N型金属氧化物半导体晶体管216上的电流等于0。因此，通过输出端214自回路滤波器108所吸收的电流等于0，且电流吸收功能关闭。
图6是本发明的充电泵电路200在只有吸收电流开启的情况下的示意图。其功用相似于先前图3及图4的适当地方所提及。控制信号UPZ 204等于Vdd_L，同时另一信号UP 202等于0，使晶体管210、212的源电流通过晶体管206被引导至接地端，因而没有电流输出至输出端且电流源功能关闭。控制信号DOWN 224等于Vdd_L，同时另一控制信号DOWNZ 226等于0，使晶体管228的电流等于0，因此允许电流吸收功能开启，其中电流是吸收自回路滤波器通过输出端，经过晶体管216到晶体管218，然后至接地端。
本发明允许基于锁相回路电路(例如：提供频率合成器、时序及数据还原功能的电路以及/或时序产生器)使用不同水平的电源或操作电压于内部组件之间(例如：预除器114、除法器116、相位频率检测器104、充电泵106)以及减少具有不同操作电压的组件间的干扰及噪声。本发明的设计已最佳化以达到低功率、小尺寸、低干扰、快速响应、良好线性度以及低相位噪声。
本发明通过减少电路的尺寸、功率、干扰以及相位噪声来改善一锁相回路电路，同时改善线性度及加速响应时间。本发明提供一高效能且低成本的锁相回路、频率合成器以及时序及数据还原。本发明的优点包含更小尺寸、更低功率、更低干扰、更低相位噪声、更良好线性度以及更快响应时间。
虽然本发明通过上述实施例所描述，任何熟悉此技术者可轻易地认知上述实施例具有多种变化且其变化均属于本发明的精神及范围。因此，大部份由任何熟悉此技术者所作出的等同的改变均属于本发明的精神及范围。
Claims (20)
1.一种用于一锁相回路电路的充电泵，该充电泵包含：
一源电流晶体管，用以提供一源电流，该源电流晶体管耦合至一高操作电压电源；
一源控制电路，耦合至该源电流晶体管，该源控制电路使用多个于一低电压的低电压源控制信号，以选择性地使该充电泵提供该源电流至该充电泵的一输出端；以及
一吸收控制电路，耦合至一个或多个吸收电流晶体管，该吸收控制电路使用多个于一低电压的低电压吸收控制信号，以选择性地使该充电泵自该充电泵的该输出端吸收一吸收电流。
2.根据权利要求1所述的充电泵，其特征在于该一个或多个吸收电流晶体管其中之一耦合至接地端并吸收该吸收电流。
3.根据权利要求2所述的充电泵，其特征在于该低电压源控制信号及该低电压吸收控制信号是接收自该锁相回路电路的一相位频率检测器，该相位频率检测器具有与该低电压相同的一操作电压。
4.根据权利要求3所述的充电泵，其特征在于所述低电压源控制信号及所述低电压吸收控制信号是直接接收自该相位频率检测器，且未对所述低电压源控制信号的电压准位及所述低电压吸收控制信号的电压准位提供一升压。
5.根据权利要求1所述的充电泵，其特征在于该源控制电路包含多个P型金属氧化物半导体晶体管，该源控制电路的所述P型金属氧化物半导体晶体管用以基于该低电压源控制信号切换通往该充电泵的电流，该吸收控制电路包含多个P型金属氧化物半导体晶体管，该吸收控制电路的所述P型金属氧化物半导体晶体管用以基于该低电压吸收控制信号切换通往该充电泵的电流。
6.根据权利要求2所述的充电泵，其特征在于该一个或多个吸收电流晶体管是N型金属氧化物半导体晶体管。
7.根据权利要求2所述的充电泵，其特征在于还包含多个镜像晶体管，所述多个镜像晶体管包含至少一镜像晶体管耦合至该高操作电压电源，以及至少另一镜像晶体管耦合至该吸收控制电路。
8.根据权利要求2所述的充电泵，其特征在于该多个吸收电流晶体管包括一第一吸收晶体管及一第二吸收晶体管，该吸收控制电路的一第一晶体管具有一漏极，该漏极耦合于该第一吸收晶体管及该第二吸收晶体管之间，以使该第一吸收晶体管提供该吸收电流，该吸收电流等于流过该第二吸收晶体管的电流减掉流过该吸收控制电路的该第一晶体管的电流。
9.根据权利要求1所述的充电泵，其特征在于所述低电压源控制信号包含一源控制信号及一互补源控制信号，所述低电压吸收控制信号包含一吸收控制信号及一互补吸收控制信号。
10.一种锁相回路电路，包含：
一相位频率检测器，操作于一低电压，且于该低电压下提供多个低电压源控制信号及多个低电压吸收控制信号；以及
一充电泵，操作于由一高操作电压电源提供的一高电压，且该充电泵包含：
一源控制电路，耦合至所述低电压源控制信号，用以基于所述低电压源控制信号，选择性地使该充电泵输出一源电流至该充电泵的一输出端；以及
一吸收控制电路，用以接收所述低电压吸收控制信号，且基于所述低电压吸收控制信号，选择性地使该充电泵自该充电泵的该输出端吸收一吸收电流。
11.根据权利要求10所述的锁相回路电路，其特征在于该充电泵还包含：
一源电流晶体管，用以提供该源电流，该源电流晶体管耦合至该高操作电压电源及该源控制电路；以及
一个或多个吸收电流晶体管，用以提供一吸收电流，所述吸收电流晶体管其中之一耦合至接地端和该吸收控制电路。
12.根据权利要求10所述的锁相回路电路，其特征在于所述低电压源控制信号及所述低电压吸收控制信号是直接接收自该相位频率检测器，且未对所述低电压源控制信号的电压准位及所述低电压吸收控制信号的电压准位提供一升压。
13.根据权利要求10所述的锁相回路电路，其特征在于该源控制电路包含多个P型金属氧化物半导体晶体管，该源控制电路的所述P型金属氧化物半导体晶体管用以基于所述低电压源控制信号切换通往该充电泵的电流，该吸收控制电路包含多个P型金属氧化物半导体晶体管，该吸收控制电路的所述P型金属氧化物半导体晶体管用以基于所述低电压吸收控制信号切换通往该充电泵的电流。
14.根据权利要求10所述的锁相回路电路，其特征在于还包含多个镜像晶体管，所述多个镜像晶体管包含至少一镜像晶体管耦合至该高操作电压电源，以及至少另一镜像晶体管耦合至该吸收控制电路。
15.根据权利要求10所述的锁相回路电路，其特征在于所述低电压源控制信号包含一源控制信号及一互补源控制信号，所述低电压吸收控制信号包含一吸收控制信号及一互补吸收控制信号。
16.一种输出及吸收电流的方法，该方法利用一锁相回路的一充电泵，该方法包含：
通过一源电流晶体管提供一源电流，该源电流晶体管耦合至该充电泵的一高操作电压电源；
通过将一源控制电路耦合至该源电流晶体管，选择性地使该充电泵输出该源电流至该充电泵的一输出端，该源控制电路接收多个低电压源控制信号；
通过一个或多个吸收电流晶体管提供一吸收电流，所述吸收电流晶体管其中之一耦合至一接地端；以及
通过将一吸收控制电路耦合至所述耦合至该接地端的吸收电流晶体管，选择性地使该充电泵自该充电泵的该输出端吸收该吸收电流，该吸收控制电路接收多个低电压吸收控制信号。
17.根据权利要求16所述的方法，其特征在于所述低电压源控制信号及所述低电压吸收控制信号是接收自该锁相回路电路的一相位频率检测器，该相位频率检测器具有与该低电压源控制信号或该低电压吸收控制信号相同的一操作电压。
18.根据权利要求17所述的方法，其特征在于所述低电压源控制信号及所述低电压吸收控制信号是直接接收自该相位频率检测器，且未对所述低电压源控制信号的电压准位及所述低电压吸收控制信号的电压准位提供一升压。
19.根据权利要求16所述的方法，其特征在于选择性地使该充电泵自该充电泵的该输出端吸收该吸收电流的步骤包含：
通过该吸收控制电路的多个P型金属氧化物半导体晶体管，且基于所述低电压吸收控制信号，切换通往该充电泵的电流。
20.根据权利要求16所述的方法，其特征在于该多个吸收电流晶体管包括一第一吸收晶体管及一第二吸收晶体管，该吸收电流是由该第一吸收晶体管所提供，该吸收电流等于流过该第二吸收晶体管的电流减掉流过该吸收控制电路的一第一晶体管的电流，该吸收控制电路的该第一晶体管具有一漏极，耦合于该第一吸收晶体管及该第二吸收晶体管之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/108,329 | 2008-04-23 | ||
| US12/108,329 US7705641B2 (en) | 2008-04-23 | 2008-04-23 | Fast response phase-locked loop charge-pump driven by low voltage input |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101567690A CN101567690A (zh) | 2009-10-28 |
| CN101567690B true CN101567690B (zh) | 2012-11-14 |
Family
ID=41214388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910128739XA Expired - Fee Related CN101567690B (zh) | 2008-04-23 | 2009-03-13 | 用低电压输入驱动的快速响应锁相回路充电泵 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7705641B2 (zh) |
| CN (1) | CN101567690B (zh) |
| TW (1) | TWI379520B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705641B2 (en) * | 2008-04-23 | 2010-04-27 | Ralink Technology Corporation | Fast response phase-locked loop charge-pump driven by low voltage input |
| EP2189816B1 (en) * | 2008-11-24 | 2016-03-16 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Charge pulse detecting circuit |
| US7944257B2 (en) * | 2009-05-14 | 2011-05-17 | Ralink Technology (Singapore) Corporation | Method and system of optimizing a control system using low voltage and high-speed switching |
| US7961016B2 (en) * | 2009-07-09 | 2011-06-14 | Nanya Technology Corp. | Charge pump and charging/discharging method capable of reducing leakage current |
| US7888980B2 (en) * | 2009-07-20 | 2011-02-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Charge pump with low charge injection and low clock feed-through |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE297607T1 (de) * | 1999-12-14 | 2005-06-15 | Broadcom Corp | Frequenzteilung/vervielfachung mit minimierung des jitters |
| US6292061B1 (en) * | 2000-05-01 | 2001-09-18 | Sandcraft, Inc. | Low-voltage CMOS phase-locked loop (PLL) for high-performance microprocessor clock generation |
| US6621675B2 (en) * | 2001-02-02 | 2003-09-16 | Broadcom Corporation | High bandwidth, high PSRR, low dropout voltage regulator |
| US7005896B2 (en) * | 2003-09-29 | 2006-02-28 | Via Technologies, Inc. | High-speed low-noise charge pump |
| JP5022445B2 (ja) * | 2007-11-02 | 2012-09-12 | パナソニック株式会社 | スペクトラム拡散クロック発生装置 |
| US7705641B2 (en) * | 2008-04-23 | 2010-04-27 | Ralink Technology Corporation | Fast response phase-locked loop charge-pump driven by low voltage input |
-
2008
- 2008-04-23 US US12/108,329 patent/US7705641B2/en active Active
-
2009
- 2009-03-13 TW TW098108214A patent/TWI379520B/zh not_active IP Right Cessation
- 2009-03-13 CN CN200910128739XA patent/CN101567690B/zh not_active Expired - Fee Related
-
2010
- 2010-03-05 US US12/718,935 patent/US8022740B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7705641B2 (en) | 2010-04-27 |
| US20100156484A1 (en) | 2010-06-24 |
| TWI379520B (en) | 2012-12-11 |
| CN101567690A (zh) | 2009-10-28 |
| US8022740B2 (en) | 2011-09-20 |
| US20090267662A1 (en) | 2009-10-29 |
| TW200945792A (en) | 2009-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330058B2 (en) | Clock and data recovery circuit and method thereof | |
| US8558592B2 (en) | Charge pump and active filter for a feedback circuit | |
| US8427209B2 (en) | Sampling phase lock loop (PLL) with low power clock buffer | |
| CN101567690B (zh) | 用低电压输入驱动的快速响应锁相回路充电泵 | |
| CN107534436B (zh) | 用于在集成电路中实施充电/放电开关的电路和方法 | |
| US7768326B2 (en) | Wide range operational charge pump circuit | |
| US9024684B2 (en) | Area-efficient PLL with a low-noise low-power loop filter | |
| CN108270542A (zh) | 频带选择时钟数据恢复电路以及相关方法 | |
| US8373481B2 (en) | Spur reduction technique for sampling PLL's | |
| US11608677B2 (en) | Smart window for green energy smart home and smart grid with field programmable system on chip FPSOC of Anlinx, Milinx and Zilinx | |
| US9401699B2 (en) | High frequency low-gain noise ring-type VCO oscillator leading to a low-noise/area PLL | |
| US6420912B1 (en) | Voltage to current converter | |
| US6472915B1 (en) | Method for charge pump tri-state and power down/up sequence without disturbing the output filter | |
| KR100512937B1 (ko) | 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법 | |
| US7190231B2 (en) | High-performance charge-pump circuit for phase-locked loops | |
| US7944257B2 (en) | Method and system of optimizing a control system using low voltage and high-speed switching | |
| CN114301452A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| US7123085B2 (en) | Rail-to-rail charge pump with replica circuitry | |
| US7162001B2 (en) | Charge pump with transient current correction | |
| CN106972856A (zh) | 电荷泵、锁相环以及时钟数据恢复装置 | |
| CN112737508B (zh) | 时钟电路及芯片电路 | |
| Zouaq et al. | An Efficient Implementation of an Effective PFD-CP for Low Power Low-Jitter CP-PLL | |
| US7151418B1 (en) | Method and an apparatus to bias a charge pump in a phase locked loop to compensate a VCO gain | |
| Islam et al. | The design of a low power floating gate based phase frequency detector and charge pump implementation | |
| CN116318125A (zh) | 一种应用于低压模式下的参考采样锁相环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: LIANFA SCIENCE AND TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: RALINK TECHNOLOGY INC. Effective date: 20140710 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140710 Address after: Hsinchu Science Park, Taiwan, China Patentee after: MediaTek.Inc Address before: Taiwan Hsinchu County Tai Yuan Street Chinese jhubei City, No. 36 5 floor Patentee before: Ralink Technology Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121114 Termination date: 20190313 |