CN1584852A

CN1584852A - 程序处理装置

Info

Publication number: CN1584852A
Application number: CNA2004100560508A
Authority: CN
Inventors: 铃木贵之; 山川尚哉
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-08-21
Filing date: 2004-08-10
Publication date: 2005-02-23
Anticipated expiration: 2024-08-10
Also published as: KR100607023B1; CN100343820C; KR20050020693A; US7434103B2; TWI266985B; TW200508856A; US20050044452A1; JP2005070949A

Abstract

本发明提供一种谋求提高软件调试效率的程序处理装置。在控制LSI(12)中具备：监视CPU核心(21)访问存储器空间时使用的内部总线(27)，并监视预先指定的变量的状态的监控电路(22)。该监控电路(22)，在产生由CPU核心(21)对程序内预先设定的变量进行的改写动作时，存储其更新的数据(变量值)，将保存在自身内部寄存器的变量信息以所定的发送周期经调试I/F(23)发送至调试工具(14)。

Description

程序处理装置

技术领域

本发明涉及程序处理装置，更详细地说涉及进行内部软件(firmware固件)等的动作验证时适于使用的控制LSI。

背景技术

近年来，将内置了CPU的微型计算机等LSI作为内部用途使用，在软件的开发中一般采用计算芯片(evaluation chip)(以下称计算芯片)。在计算芯片中，除了搭载于目标系统的CPU以外，还搭载有支持软件调试的接口电路。而且，在搭载于用户板上的计算芯片上连接内电路仿真器(ICE(R))，通过从该ICE向CPU提供调试用命令，从而进行软件调试。另外，作为与使用计算芯片的调试系统相关的先行技术，例如公知专利文献1。

(专利文献1)

特开平11-282712号公报

但是，在将包含CPU的外围电路搭载在1个芯片上、而实现系统级的功能的SOC(System On a Chip)等中，由于CPU的总线或控制信号汇集到芯片内部，因此产生调试效率降低的问题。即，在这种SOC的软件开发中，由于必须将CPU分别搭载在评价用板上进行调试，故存在将其做成1个芯片的开发费用成为必要，并且使设计期间延长，使TAT(TurnAround Time)降低的问题。

进而，实情为：极力要求降低这种软件调试等的试验成本，可使用于调试的端子被限制为少数。因此，存在无法有效地进行调试的问题。

另外，在现状中，在软件的开发阶段中，通过预先在程序的源代码中设定断点(break point)，在经过此处时使程序停止执行，从而进行调试。但是，在该方法中，由于要在断点使CPU的动作停止，既降低了调试效率，为了设定断点而又必须改写程序存储器，因此存在调试作业繁杂的问题。

发明内容

本发明鉴于这些实际情况，其目的在于，提供一种可以实现软件调试效率提高的程序处理装置。

为了达到所述目的，根据方案1所述的发明，程序处理装置包括：执行程序的CPU；与所述CPU集成在同一半导体芯片上的、所述CPU访问存储器空间时使用的内部总线；和监视所述内部总线，监控1个以上所述程序内预先指定的变量状态的监控电路。根据该构成，在程序内用户可以任意设定想要检查的变量并进行调试。而且，由于不必停止CPU的动作，即可实时地监控程序的动作状态，因此可以有效地进行调试作业。

根据方案2的发明，程序处理装置具备：执行程序的CPU；与所述CPU集成在同一半导体芯片上的、所述CPU在访问存储器空间时使用的内部总线；和监视所述内部总线，监控1个以上所述程序内预先指定的变量的状态，在由所述CPU改写该监控的变量的值时，存储其更新数据的监控电路。根据该构成，不必停止CPU的动作，即可一边随时确认变量的状态一边展开调试作业。

根据方案3的发明，监控电路备有：保存1个以上监控的变量的地址值的地址寄存器；和根据所述地址值，将监控的变量值保存到该每个地址中的数据寄存器。根据该构成，可以设定多个监控的变量的地址值，并检查多个变量的状态。

根据方案4的发明，监控电路，经接口装置与调试装置连接，将所述地址值和基于该地址值进行监控的变量值作为后续于所定发送用命令的变量信息发送到调试装置中。由此，调试装置可以接收由监控电路监控的多个变量信息。

根据方案5的发明，监控电路以所定的发送周期定期地或当每次所述变量信息被更新时将所述变量信息发送到调试装置中。由此，即使zai变量值被变更的情况下，用户也能随时确认其状态，也可以更准确地把握程序的动作状态。

根据方案6的发明，监控电路将所述变量信息作为串行数据进行发送。由此，只要少数调试用端子即可，并可以抑制芯片尺寸的增加。

根据本发明，可以提供一种实现软件调试效率提高的程序处理装置。

附图说明

图1是表示一实施方式的调试系统的概略构成的框图。

图2是表示监控电路的内部寄存器的说明图。

图中：12-作为程序处理装置的控制LSI，13-作为调试装置的个人计算机(PC)，21-作为CPU的CPU核心，22-监控电路，23-作为接口装置的调试I/F，25-作为外围电路的内部RAM，26-作为外围电路的内部寄存器，27-内部总线，42-地址寄存器，43-数据寄存器。

具体实施方式

以下，参照附图，对本发明的程序处理装置，例如适用于对固件进行调试的控制LSI的一实施方式进行说明。

图1是表示本实施方式的调试系统11的概略的框图。调试系统11包括：作为程序处理装置的控制LSll2及经由工具总线和该控制LSI12连接的作为调试装置的个人计算机(以下称PC)13。如后所述，控制LSI12是将包含CPU的外围电路搭载在一个芯片上、来实现系统级的功能的系统LSI。PC13例如具有由内电路仿真器ICE(R)等构成的调试工具14。

具体地说，在控制LSI12中备有调试用端子(图示省略)，在其调试用端子上连接有工具总线的总线电缆15。为了减小对控制LSI12的芯片尺寸的影响而只设计了少量(在本实施方式中例如为2管脚)的调试端子，该控制LSI12经总线电缆15与调试工具14串行通信。另外，在本实施方式中，2个调试用端子分别连接时钟总线和数据总线，控制LSI12和调试工具14间的数据发送(双向)与时钟脉冲同步进行。

控制LSI12在相同半导体基板上具有：CPU核心21、监控电路22、调试接口(以下称调试I/F)23、外部总线接口(以下称外部总线I/F)24、作为外围电路的内部RAM25及内部寄存器26。另外，在图1中虽然没有示出，控制LSI12还包括由CPU核心21进行动作控制的信号处理电路。

CPU核心21、监控电路22、外部总线接口24、内部RAM25及内部寄存器26经内部总线27相互连接。CPU核心21和监控电路22经内部总线28连接。CPU核心21和调试I/F23经内部总线29连接。监控电路22和调试I/F23经内部总线30连接。

在外部总线I/F24上，经外部总线31连接有程序存储器32。程序存储器32在本实施方式中例如由闪存构成，在该存储器32中成为调试对象的固件以能在CPU核心21中执行的形态存储着。具体的讲，对用C语言等高级语言记述的固件(程序)执行编译及链接处理，变换为可以由CPU核心21执行的机械语言的指令序列并存储起来。

CPU核心21读取程序存储器32所存储的程序并进行命令译码，通过访问由映射到该CPU核心21的存储器映像的地址所指定的区域(存储器空间)来执行对应于该译码结果的各种处理。另外，在本实施方式中，作为CPU核心21访问的存储器空间，除了包括经内部总线27连接的内部RAM25或内部寄存器26之外，还包括经外部总线31连接的图上没有显示的外围电路等的存储器空间。

监控电路22在由CPU核心21执行程序时，监控该CPU核心21访问存储器空间时使用的内部总线27，监控一个或多个在程序的源代码内设定的变量的状态。

详细叙述如下。监控电路22中备有内部寄存器41(图2)。在该内部寄存器41中，设定有监控电路22监控的变量的地址值。监控电路22在由CPU核心21实行程序时监视内部总线27(具体为地址总线)，检查在所述内部寄存器41设定的地址是否向内部总线27(即，变量是否由CPU核心21访问)送出。那么，当CPU核心21对该变量进行了改写动作时，由内部总线27(具体为数据总线)取得其更新数据，并存储在内部寄存器41中。因此，在程序执行时，监控电路22监控程序内预先指定的变量。

对所述内部寄存器41的具体构成说明如下，如图2所示，内部寄存器41例如由保存12种变量信息的地址寄存器42和数据寄存器43构成。另外，在本实施方式中，所谓变量信息，是指监控的变量地址值及基于该地址值进行了监控的变量的值。

即，监控电路22能监控12种变量的状态，各变量信息作为各自的监控数据「MON0」～「MON11」被保存在地址寄存器42和数据寄存器43中。

在地址寄存器42中，将分别以8位存储于第1、第2、第3寄存器「ADRH」、「ADRM」、「ADRL」内的数据(共计24位)设定为在程序内监控的变量的地址值。

在数据寄存器43(「DATA」)中，根据在其地址寄存器42设定的地址值(各24位)，存储监控的8位变量值。

监控电路22在这些监控数据「MON0」～「MON11」中，监控由地址寄存器42指定的变量，当产生由CPU核心21对其变量进行的改写动作时，在数据寄存器43保存被更新的数据。

例如，监控电路22，监控由图2所示第1、第2、第3寄存器「ADRH」、「ADRM」、「ADRL」的「03:0000h」、「03:0001h」、「03:0002h」指定的监控数据「MON0」的变量。因此，监控电路22，在其变量被改写时，将该更新的变量值保存到数据寄存器43的「03:0003h」中。

如上所述构成的监控电路22，利用所定的发送用命令，通过调试I/F定期地保存在内部寄存器41(地址寄存器42及数据寄存器43)中的变量信息，发送到调试工具14(PCI3)。这时，在本实施方式中，由于总线电缆15为2根，故发送串行数据。

例如，监控电路22，作为后续于发送用指令「00h」、「04h」(图示省略)的变量信息，将存储在作为监控数据「MON0」的第1、第2、第3寄存器「ADRH」、「ADRM」、「ADRL」的「03:0000h」、「03:0001h」、「03:0002h」中的变量的地址值发送之后，根据该地址值，作为监控的变量值发送保存在「03:0003h」内的数据。

于是，监控电路22，根据基于CPU核心21的时钟频率预先设定的所定发送周期，按监控数据「MON0」、「MON1」、…「MON11」、「MON0」的顺序将变量信息发送到调试工具14。

送到所述监控电路22(内部寄存器41)的地址值的设定由调试工具14来进行。调试工具14根据由PC13的输入装置(图示省略)输入的开发者(用户)的指示，将由监控电路22监控的变量地址发送到控制LSI12中。具体地讲，调试工具14根据CPU核心21的存储映像，算出程序内的变量被映射的地址值，将该地址经总线电缆15从PC13发送到控制LSI12。

CPU核心21从调试I/F23经内部总线29获取发送的地址(变量的地址值)，并将该获得的地址通过内部总线28设定到监控电路22(内部寄存器41)中。

之后，调试工具14在CPU核心21中执行程序(固件)。在其执行过程中，监控电路22随时监视是否对预先设定的变量的地址值进行数据(变量值)的改写动作，在发生了改写时，将该更新过的变量值存储到内部寄存器41中。然后，监控电路22将该内部寄存器41所保存的变量信息以所定的发送用指令经内部总线30从调试接口23向调试工具14(PC13)发送。

调试工具14顺次读取从控制LSI12定期发送的变量信息，并将其内容输出到PC13的显示装置(图示省略)。由此，用户可以确认程序的动作状态，进行固件的调试。

根据以上记述的本实施方式，可达到以下的效果。

(1)在控制LSI12中备有：监视CPU核心21在利用存储器空间时使用的内部总线27，并监控预先指定的变量状态的监控电路22。该监控电路22在产生由CPU核心21对程序内预先设定的变量进行的改写动作时，保存该更新的数据(变量值)，并将保存于内部寄存器41的多个变量信息以所定的发送周期定期地向调试工具14发送。根据该构成，用户可在程序内对想检查的变量(如产生分支的部位的变量等)进行任意设定和调试。另外，在这种构成中，不必停止CPU核心21的动作，即可实时地监视程序的动作状态。因此，可以有效地进行调试作业。

(2)在本实施方式中，对于预先指定的多个变量，以从监控电路22顺次串行地发送的变量信息为基础进行调试。因此，由时钟总线和数据总线2根总线电缆15即可实现调试。这样，通过减少调试用端子数，从而抑制可以控制LSI12芯片尺寸的增加，有效进行调试作业。

(3)在本实施方式中，不一定如以往那样为了取得变量信息，而非要在程序源代码中设定断点。因此，可以不需要用来设定程序断点的程序存储器的改写操作等。当然，也可以在程序的源代码中设定断点，来取得变量信息。

(4)在本实施方式中，在微型计算机等的软件开发中，可以在搭载了CPU(CPU核心21)之后直接进行软件的调试。为此，可以提高软件开发效率，降低开发成本。甚至也可缩短设计时间，加快TAT。

另外，所述实施方式也可以作如下变更来实施。

在本实施方式中，控制LSI12(系统LSI)备有内部RAM25及内部寄存器26(图1)，但是，作为在芯片内与CPU核心21一起搭载的外围电路并不限于本实施方式所述的内容。

监控电路22的内部寄存器41的构成，并未限定于图2所示的形态。还有，作为监控数据保存的多个变量信息不限定于在本实施方式中例述的12种，只要至少保存1个变量信息即可。

在本实施方式中，虽然示出了定期发送保存在内部寄存器41中的变量信息时的适用例，但并不限定于此。例如，在每次变量信息被更新时发送等，只要以预先决定的方法发送即可。

在本实施方式中，适用于对固件进行调试的情况，但是并不限定于该适用例。

由所述实施方式可把握的技术思想记述如下。

①一种调试系统，其特征在于，具备：

程序处理装置，其在同一芯片上具有：执行程序的CPU；和监视该CPU在访问存储器空间时使用的内部总线，并监控1个以上所述程序内预先指定的变量状态的监控电路；以及

调试装置，其与所述程序处理装置连接，接收从所述监控电路发送的变量信息并输出。

②根据①所述的调试系统，其特征在于，能从所述调试装置设定应该由所述监控电路监控的变量信息。

Claims

1.一种程序处理装置，其特征在于，具备：

执行程序的CPU；

与所述CPU集成在同一半导体芯片上的、所述CPU访问存储器空间时使用的内部总线；和

监视所述内部总线，监控1个以上由所述程序内预先指定的变量状态的监控电路。

2.一种程序处理装置，其特征在于，具备：

执行程序的CPU；

与所述CPU集成在同一半导体芯片上的、所述CPU在访问存储器空间时使用的内部总线；和

监视所述内部总线，监控1个以上所述程序内预先指定的变量的状态，在由所述CPU改写该监控的变量值时，存储其更新数据的监控电路。

3.根据权利要求1或2所述的程序处理装置，其特征在于，所述监控电路具备：

保存1个以上监控的变量的地址值的地址寄存器；和

基于所述地址值，将监控的变量值保存到该每个地址中的数据寄存器。

4.根据权利要求3所述的程序处理装置，其特征在于，所述监控电路经接口装置与调试装置连接，将所述地址值和基于该地址值而进行了监控的变量值作为后续于所定发送用命令的变量信息发送到所述调试装置中。

5.根据权利要求4所述的程序处理装置，其特征在于，所述监控电路以所定的发送周期定期地或当每次所述变量信息被更新时将所述变量信息发送到所述调试装置中。

6.根据权利要求4所述的程序处理装置，其特征在于，所述监控电路将所述变量信息作为串行数据进行发送。