CN1581473A - 引线框架及其制造方法以及半导体器件 - Google Patents

引线框架及其制造方法以及半导体器件 Download PDF

Info

Publication number
CN1581473A
CN1581473A CN 03127557 CN03127557A CN1581473A CN 1581473 A CN1581473 A CN 1581473A CN 03127557 CN03127557 CN 03127557 CN 03127557 A CN03127557 A CN 03127557A CN 1581473 A CN1581473 A CN 1581473A
Authority
CN
China
Prior art keywords
lead frame
copper oxide
semiconductor device
basis material
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03127557
Other languages
English (en)
Other versions
CN100347853C (zh
Inventor
百合野孝弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CNB031275575A priority Critical patent/CN100347853C/zh
Publication of CN1581473A publication Critical patent/CN1581473A/zh
Application granted granted Critical
Publication of CN100347853C publication Critical patent/CN100347853C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

在半导体器件中，由铜合金构成的引线框架防止在引线框架表面附近发生层离。通过将基体材料浸入强氧化剂溶液中，在基体材料上形成氧化铜层。该氧化铜层用作最外层，而且由非针状结晶体形式的氧化铜构成。

Description

引线框架及其制造方法以及半导体器件
技术领域
本发明一般地涉及半导体器件，更具体地说，本发明涉及通过利用密封树脂封装安装在引线框架上的半导体元件形成的半导体器件。
背景技术
图1是采用传统引线框架的半导体器件的剖视图。图1所示的半导体器件1具有所谓引线型封装，该引线型封装设置了许多从用于封装半导体芯片的树脂密封部分引出的引线端子。
在图1中，利用小片粘结材料5，将半导体芯片2固定到引线框架3的小片台(die stage)4上。半导体芯片2的各电极通过接合线6连接到内部引线7，而利用密封树脂8封装半导体芯片2、小片台4接合线6以及内部引线7。外部引线9从密封树脂8伸出作为外部连接端子。
通常，通过利用冲压方法、蚀刻方法等处理并图形化铜合金板，成型引线框架。在图形化铜合金板后，对每个内部引线的端部镀银(Ag)，从而便于进行导线接合。在需要时，对整个引线框架喷涂有机防变色剂。在成型引线框架的铜(Cu)合金中含有作为添加剂的锌(Zn)、铅(Pb)、铬(Cr)等。
在上述半导体器件1的制造过程中，在诸如导线接合处理的加热过程中，引线框架3的表面被热氧化。也就是说，加热引线框架3会在表面上形成氧化铜薄膜。在这种情况下，会出现这种现象，即在氧化铜层与基体材料之间的边界附近会分离、凝结出铜合金中的非常少量添加剂元素。凝结出添加剂元素的部分具有脆弱的特性。也就是说，铜合金基体材料的热氧化过程在该表面上的氧化铜层与内部基体材料之间形成脆性层(brittle layer)。
此外，在在诸如导线接合过程的加热过程中形成热氧化膜时，对引线框架3的表面喷涂防变色剂也形成脆性层。也就是说，包含在防变色剂中的部分元素可以在铜基体与氧化铜薄膜之间的边界附近形成脆性层。
在将通过封装形成了上述脆性层的引线框架3而形成的半导体器件安装到安装基底等上的情况下，如果在焊料软熔处理过程中加热半导体器件，脆性层可能发生裂缝。如果密封树脂中的水分变成蒸气并进入该裂缝，如图2所示，则在引线框架3(作为小片台4的材料的铜合金)与密封树脂8(小片台4表面上的氧化铜层)之间可能出现层离(exfoliation)，而且可能出现发生封装出现裂痕或内部出现裂痕的问题。如果因为采用无铅焊料而提高安装温度，则这种问题将变得更加明显。
此外，在在铜合金表面上形成二价铜(CuO)针状结晶体的黑化处理过程中，可以获得与本发明效果类似的效果。然而，在对完成的半导体器件进行焊料软熔处理时，取决于形成过氧化铜的状态，可能在氧化铜与铜合金基体材料之间产生层离，而且没有办法根据其外表辨别它们。
发明内容
本发明的总体目的是提供一种克服了上述问题的改进型、有用的半导体器件。
本发明的更具体目的是提供一种由铜合金构成的、可以防止在引线框架表面和采用这种引线框架的半导体器件附近产生层离的引线框架。
为了实现上述目的，根据本发明的一个方面，提供了一种引线框架，该引线框架包括：基体材料，由铜合金构成；以及氧化铜层，通过使引线框架接触强氧化剂溶液成型，该氧化铜层用作最外层，而且由不是针状结晶体形式氧化铜的氧化铜构成。
根据上述本发明，由于事先在引线框架的基体材料上成型氧化铜层，所以引线框架的基体材料不被热氧化，而且在半导体器件的制造过程中，不在基体材料上形成脆性层。因此，即使在进行树脂封装之后，加热半导体器件，仍可以防止半导体器件的封装发生膨胀或者产生裂痕。此外，仅通过将引线框架浸入强氧化剂溶液中，就可以形成氧化铜层，这样可以减少半导体器件制造成本的增加。
此外，在根据本发明的引线框架中，氧化铜层的厚度最好为10至1000埃。由于氧化铜层非常薄，所以该氧化铜层不变为针状结晶体层。因此，在基体材料表面上，可以将该氧化铜层成型为一层稳定层。
此外，根据本发明的另一个方面，提供了一种引线框架制造方法，该方法包括：将铜合金构成的基体材料图形化为预定图形；对部分基体材料进行电镀；以及通过将基体材料浸入强氧化剂溶液中，在基体材料表面上形成氧化铜层作为最外层，该氧化铜层由不是针状结晶体形式氧化铜的氧化铜构成。
在根据本发明的制造方法中，可以调节基体材料浸入强氧化剂溶液内的时间以在氧化铜变成针状结晶态之间从强氧化剂溶液中取出基体材料。
此外，根据本发明的另一个方面，提供了一种半导体器件，该半导体器件包括：引线框架，具有成型在由铜合金构成的基体材料上的氧化铜层，通过使引线框架接触强氧化剂溶液形成该氧化铜层，该氧化铜层用作最外层，并由不是针状结晶体形式氧化铜的氧化铜构成；半导体元件，安装在引线框架的预定部分；以及密封树脂，用于封装半导体器件。
在根据本发明的半导体器件中，氧化铜层的厚度可以为10至1000埃。
在结合附图阅读以下详细说明时，本发明的其他目的、特征以及优点将变得更加明显。
附图说明
图1是采用传统引线框架的半导体器件的剖视图；
图2是图1所示半导体器件的剖视图，它示出在小片台与密封树脂之间产生的层离；
图3是根据本发明实施例用于半导体器件的引线框架的平面图；
图4是图3所示引线框架的小片台的放大剖视图；
图5是示出在将半导体芯片2安装到小片台上后，进行导线接合的状态的引线框架的平面图；
图6是示出安装在小片台上的半导体芯片的放大侧视图；以及
图7A和7B是用于解释与传统黑化处理过程相比，根据本发明形成氧化铜层的处理过程的示意图。
具体实施方式
现在，将参考附图说明本发明实施例。
图3是根据本发明实施例用于半导体器件的引线框架10的平面图。图4是图3所示引线框架10的小片台11的放大剖视图。通过对作为基体的铜合金板进行处理和图形化，形成类似于传统引线框架的、根据本发明用于半导体器件的引线框架10。通常，用于引线框架的铜合金含有含有作为添加剂元素的、非常少量的锌(Zn)、铅(Pb)、铬(Cr)等。通常利用诸如冲压方法和蚀刻方法的已知技术，图形化铜合金板。在为了形成引线框架10的结构而图形化铜合金板后，对每一内部引线12的端部镀银(Ag)。至此，所进行的处理与对传统引线框架所做的处理相同。
尽管在传统引线框架中，可以在镀银之后，喷涂有机防变色剂，但是根据本发明的引线框架10省略了表面上的防变色剂，而在引线框架10的表面上形成氧化铜薄层。也就是说，在将防变色剂喷涂到铜合金板上后，就完成了传统引线框架，而在根据本发明的引线框架10中，利用如下所述的特殊方法对作为基体材料的铜合金进行氧化，以在引线框架10的表面上形成作为最外层的氧化铜层14(请参考图4)。
如上所述，在将氧化铜层14成型到引线框架10的表面上，特别是小片台11的表面上后，就完成了引线框架10。然后，利用引线框架10制造半导体器件。
除了成型在引线框架10上的氧化铜层14之外，根据本发明实施例的半导体器件的基本组成与图1所示的半导体器件相同。图5是示出在将半导体芯片2安装到小片台11上后，进行导线接合的状态的引线框架10的平面图。图6是示出安装在小片台11上的半导体芯片2的放大侧视图。
在该半导体器件的制造过程中，首先，利用设置在它们之间的小片粘结材料5，将半导体芯片2安装到引线框架10的小片台11上。然后，利用接合线6，将半导体芯片2的各电极与内部引线12的镀银部分连接在一起。此后，利用密封树脂8，封装小片台11、半导体芯片2、接合线6以及内部引线12。
根据本实施例的半导体器件采用在基体材料的表面上成型了氧化铜层14的引线框架10。因为此原因，即使在导线接合处理过程中，加热引线框架10，引线框架10的基体材料内的铜也不会被热氧化。因此，不存在脆性层，从而防止封装因为脆性层而发生膨胀或产生裂痕，脆性层可能在热氧化处理期间因为添加剂元素的冷凝而在作为基体材料的铜合金与氧化铜层之间形成。
现在，将参考图7A和7B说明根据本实施例的氧化铜层14的成型过程。图7A和7B是用于解释与不成型氧化铜层14的情况相比，成型氧化铜层14的处理过程的示意图。图7A示出在不成型氧化铜层的情况下引线框架表面附近状态的变化，而图7B示出在成型根据本发明的氧化铜层14情况下引线框架表面附近状态的变化。
首先，图形化构成铜合金板的基体材料21以使该板具有引线框架的结构。在这种情况下，如图7A-(a)和图7B-(a)所示，基体材料21的铜合金暴露在引线框架的表面上。
接着，根据本实施例，对引线框架10进行氧化处理，如图7B-(b)所示。对于图7A所示的、不形成氧化铜层的情况，不进行该氧化处理。通过将引线框架10浸入强氧化剂溶液中，进行氧化处理。因此，基体材料21内的铜被强氧化剂氧化，并形成氧化铜层14。尽管氧化铜层14主要包括一价铜(Cu2O)，但是氧化铜层14也可以包括二价铜(CuO)。
在利用强氧化剂进行的氧化过程中，在氧化铜层14与基体21的铜合金之间不分离出添加剂元素，而且，因此，不形成因为添加剂元素的冷凝而形成的脆性层。此外，即使在基体材料的表面上喷涂防变色剂，防变色剂的成分也不会包含在基体材料中，因为该成分被溶解到强氧化剂溶液中，因此，不形成脆性层。
在此，通过将铜合金浸入强氧化剂溶液内形成氧化铜层的过程就是所谓黑化处理过程。黑化处理过程是在铜合金表面上形成二价铜(CuO)针状结晶体层的过程，而将其称为黑化处理是因为二价铜(CuO)针状结晶体层的颜色是黑色的。通常，黑化处理是通过将引线框架的表面配置为针状形状，提高密封树脂与引线框架之间的粘合力的过程。
用于进行黑化处理的强氧化剂溶液是例如氯化钠、氢氧化钠以及过二硫酸钾的混合溶液。通过在约100℃下，将铜合金浸入这种混合溶液内3至10分钟，形成二价铜(CuO)针状结晶体层。
尽管还可以利用进行上述黑化处理的强氧化剂的混合溶液成型在本实施例中在基体材料21上形成的氧化铜层14，但是氧化铜层14不是针状结晶体层。也就是说，在传统黑化处理过程中，继续进行化学反应，直到表面上的氧化铜层变成二价铜(CuO)针状结晶体层。相反，根据本实施例的氧化铜层14主要包括一价铜(Cu2O)，这是在形成二价铜(CuO)，即变成针状结晶体层之前，从强氧化剂混合溶液中取出引线框架形成的。
因此，根据本实施例的氧化处理时间必须比传统黑化处理所需时间短得多。此外，尽管被进行了黑化处理的引线框架的最外层是二价铜(CuO)针状结晶体层，但是根据本实施例的引线框架10具有作为最外层、不是针状结晶体层的氧化铜层14。此外，根据本实施例的氧化铜层14的厚度明显比通过黑化处理形成的针状结晶体层的厚度薄，但是足以在约10至1000范围内。
如上所述，因为仅通过将引线框架浸入强氧化剂溶液中非常短的时间，就可以形成根据本实施例的氧化铜层，所以可以容易地形成氧化铜层14，而不增加引线框架的制造成本。此外，氧化铜层14可以非常薄，而且可以成型为稳定一价铜(Cu2O)层。
接着，在利用引线框架形成半导体器件时，在导线接合处理过程中，加热引线框架。此时，如图7A-(c)所示，由于在不成型图7所示氧化铜层14情况下暴露的基体材料21中的铜的热氧化，形成如图7A-(c)所示的氧化铜层22。相反，在在上述氧化处理过程中成型氧化铜层14情况下，不新成型另一个氧化铜层，因为基体材料21的表面已经被氧化铜层14覆盖。
在此，在图7A所示的、暴露的基体材料21中的铜被热氧化而且形成氧化铜层22的情况下，在氧化铜层22与基体材料21之间分离并凝结出基体材料21中的添加剂元素，从而形成凝结层23。凝结层23相当于上述脆性层。相反，在图7B所示的、成型氧化铜层14的情况下，不因为热氧化产生氧化铜层，因此，不形成凝结层23。
在进行导线接合过程之后，利用密封树脂8封装半导体芯片2。将半导体芯片2安装和固定在引线框架10的小片台11上，而且还利用密封树脂一起封装小片台11。因此，在图7A所示的过程中，氧化铜层22被密封树脂8覆盖，如图7A-(d)所示。另一方面，在图7B所示的过程中，利用氧化过程强迫成型的氧化铜层14被密封树脂8覆盖，如图7B-(d)所示。
完成树脂封装后，就完成了成型半导体器件。此时，半导体器件在图7A所示情况下和图7B所示情况下均工作正常。因此，保存半导体器件，直到使用它。在保存期间，半导体器件的密封树脂可以从周围环境吸收水分。
因此，在利用半导体器件制造产品时，将半导体器件安装到安装基底等上。在许多情况下，利用焊接安装方法安装半导体器件。特别是，通过将外部引线焊接到安装基底的电极焊盘上，来安装引线端子型半导体器件。在这种安装方法中，半导体器件进行焊料软熔的加热。由于无铅焊料的熔点高，所以加热温度达到约230至240℃。
在以这样的温度加热半导体器件时，半导体器件(密封树脂)内产生的热应力升高，这样可能导致在脆弱的凝结层23内产生小裂痕。如果密封树脂吸收的水分进入这种裂痕并变成蒸气，则可能在凝结层23内产生层离，如图7A-(e)所示，而且会产生密封树脂发生膨胀或产生裂痕的问题。
另一方面，在图7B所示的、对半导体器件设置氧化铜层14以防止形成凝结层23的情况下，在引线框架10与密封树脂8之间的边界附近不产生裂痕或破裂，因为不存在脆性层，并因此不存在诸如封装发生膨胀或裂痕的问题。
发明人提出根据本实施例具有氧化铜层14的基体材料(图7B所示情况)而且还提出具有利用热氧化过程形成的氧化铜层22的基体材料21(图7A所示情况)，并对氧化铜层14和22进行带分离测试(tape pealing test)。将引线框架放置到加热装置上，以250℃的温度加热3分钟，然后，将氧化铜层14和22安装到带上并从判读框架(read frame)开始分离(pealing)。因此，在所有5个测试件中，作为热氧化膜的氧化铜薄膜22与基体材料21层离。相反，在所有5个测试件中，根据本实施例的氧化铜层14内不产生层离。因此，可以证明，与利用热氧化过程形成的氧化铜层22相比，根据本实施例的氧化铜层14与引线框架的基体材料21更牢固地接合在一起。
如上所述，利用形成了根据本实施例的氧化铜层14的引线框架10，可以防止因为在安装过程中加热半导体器件导致封装发生膨胀或产生裂痕。特别是，即使以与利用无铅焊料进行安装处理相同的230℃至240℃的温度进行焊料软熔，仍可以防止半导体器件发生膨胀或产生裂痕。
本发明并不局限于具体披露的实施例，而且可以在本发明范围内进行变化和修改。本专利申请基于2002年6月7日提交的第2002-166898号日本在先专利申请，在此引用其全部内容供参考。

Claims (6)

1.一种引线框架，该引线框架包括：
由铜合金构成的基体材料；以及
通过使引线框架接触强氧化剂溶液形成的氧化铜层，该氧化铜层用作最外层，并由非针状结晶体形式的氧化铜构成。
2.根据权利要求1所述的引线框架，其中氧化铜层的厚度为10至1000埃。
3.一种引线框架制造方法，该方法包括：
将铜合金构成的基体材料图形化为预定图形；
对部分基体材料进行电镀；以及
通过将基体材料浸入强氧化剂溶液中，在基体材料表面上形成氧化铜层作为最外层，该氧化铜层由非针状结晶体形式的氧化铜构成。
4.根据权利要求3所述的制造方法，其中调节基体材料浸入强氧化剂溶液内的时间以在氧化铜变成针状结晶态之间从强氧化剂溶液中取出基体材料。
5.一种半导体器件，该半导体器件包括：
引线框架，其具有成型在由铜合金构成的基体材料上的氧化铜层，通过使引线框架接触强氧化剂溶液形成该氧化铜层，该氧化铜层用作最外层，并由非针状结晶体形式的氧化铜构成；
半导体元件，其安装在引线框架的预定部分；以及
密封树脂，用于封装半导体器件。
6.根据权利要求5所述的半导体器件，其中氧化铜层的厚度为10至1000埃。
CNB031275575A 2003-08-07 2003-08-07 引线框架及其制造方法以及半导体器件 Expired - Lifetime CN100347853C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031275575A CN100347853C (zh) 2003-08-07 2003-08-07 引线框架及其制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031275575A CN100347853C (zh) 2003-08-07 2003-08-07 引线框架及其制造方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN1581473A true CN1581473A (zh) 2005-02-16
CN100347853C CN100347853C (zh) 2007-11-07

Family

ID=34578837

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031275575A Expired - Lifetime CN100347853C (zh) 2003-08-07 2003-08-07 引线框架及其制造方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN100347853C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102232127A (zh) * 2008-10-13 2011-11-02 安美特德国有限公司 用于提高银表面与树脂材料粘合性的方法
CN103295916A (zh) * 2012-03-01 2013-09-11 瑞萨电子株式会社 半导体器件及其制造方法
CN106653725A (zh) * 2015-11-03 2017-05-10 无锡麟力科技有限公司 一种引线框架

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
JP2000068303A (ja) * 1998-08-24 2000-03-03 Sony Corp 半導体装置の製造方法
JP2002060967A (ja) * 2000-08-23 2002-02-28 Mec Kk 銅または銅合金の表面処理法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102232127A (zh) * 2008-10-13 2011-11-02 安美特德国有限公司 用于提高银表面与树脂材料粘合性的方法
CN102232127B (zh) * 2008-10-13 2013-08-14 安美特德国有限公司 用于提高银表面与树脂材料粘合性的方法
CN103295916A (zh) * 2012-03-01 2013-09-11 瑞萨电子株式会社 半导体器件及其制造方法
CN103295916B (zh) * 2012-03-01 2017-07-28 瑞萨电子株式会社 半导体器件及其制造方法
CN106653725A (zh) * 2015-11-03 2017-05-10 无锡麟力科技有限公司 一种引线框架

Also Published As

Publication number Publication date
CN100347853C (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
JP3062086B2 (ja) Ｉｃパッケージ
KR100287414B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
KR101089201B1 (ko) 도체 기재, 반도체 장치 및 이들의 제조 방법
US20080083973A1 (en) Lead frame for an optical semiconductor device, optical semiconductor device using the same, and manufacturing method for these
CN102859687A (zh) 半导体器件及其制造方法
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
CN101536183B (zh) 引线框条带、半导体装置以及用于制造该引线框的方法
US9190296B2 (en) Fabrication method of semiconductor package without chip carrier
JP2010171271A (ja) 半導体装置およびその製造方法
KR20110130458A (ko) 반도체 소자 기판, 그 제조 방법 및 반도체 장치
US20210375787A1 (en) Lead frame surface finishing
US8940583B2 (en) Manufacturing method of a lead frame
JP3760063B2 (ja) 接着剤と封入剤の同時硬化によるエレクトロニックパッケージの製造方法
US4946518A (en) Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
US6518653B1 (en) Lead frame and semiconductor device
US20230402364A1 (en) Leadframe with a metal oxide coating and method of forming the same
US7125750B2 (en) Leadframe with enhanced encapsulation adhesion
US5424578A (en) Lead frame for use in a semiconductor device and a semiconductor device using the same
CN1134839C (zh) 引线框架及涂敷引线框架的方法
CN100347853C (zh) 引线框架及其制造方法以及半导体器件
JPH0445985B2 (zh)
KR20010076196A (ko) 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법
US11990394B2 (en) Semiconductor package and a method for manufacturing of a semiconductor package
JPH09252070A (ja) リードフレーム、及びそれを用いた半導体装置
CN103594425A (zh) 软性基材的封装工艺及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081212

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

TR01 Transfer of patent right

Effective date of registration: 20100720

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CX01 Expiry of patent term

Granted publication date: 20071107

CX01 Expiry of patent term