CN1559025A - 具有基片瞬态抑制的高性能集成电路调节器 - Google Patents

具有基片瞬态抑制的高性能集成电路调节器 Download PDF

Info

Publication number
CN1559025A
CN1559025A CNA028188314A CN02818831A CN1559025A CN 1559025 A CN1559025 A CN 1559025A CN A028188314 A CNA028188314 A CN A028188314A CN 02818831 A CN02818831 A CN 02818831A CN 1559025 A CN1559025 A CN 1559025A
Authority
CN
China
Prior art keywords
frequency
regulating circuit
coupled
voltage
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028188314A
Other languages
English (en)
Inventor
E
劳伦斯·E·库尼奥
W�����ױ���
尼尔·W·霍伦贝克
L
迈克尔·L·布施曼
P
丹尼尔·P·麦卡锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25483827&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1559025(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1559025A publication Critical patent/CN1559025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Noise Elimination (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种调节电路(30)，其包含在单个集成电路中，具有作为耦合到产生电源电压的一个电源(310)的输入的第一电路负载以及耦合到该第一电路负载的第一输出端。该调节电路(30)包括用于减小在第一输出端处的电压改变幅度的输入电容器(109)以及用于在该第一负载产生预定电压的至少一个第一电压调节器(112)。

Description

具有基片瞬态抑制的高性能集成电路调节器
技术领域
本发明涉及调节电路。更加具体来说，本发明涉及一种高性能调节电路，其被完全集成到具有一个电路负载的单一CMOS集成电路中。
对更小和更快的电子器件的需求增加了对集成电路的需求。这导致在该集成电路中更多地使用数字元件，因为它们需要更小的空间并且有时比模拟电路更快。不幸的是，数字电路的使用可能产生电路噪声，这可能影响集成电路负载的输出，并且减小电路的效用。这种电路负载的例子是混合模式电路、沿着数字电路的模拟电路以及产生大量噪声的大数字电路。为了消除数字电路的缺点，人们已经使用远程调节电路。
远程调节电路抑制通过切换数字组件所造成的噪声，导致产生更加清楚和更加精确的输出信号。不幸的是，由于远程调节电路位于一个分离的基片上，因此需要更多的空间。
需要调节的集成混合模式电路的例子是宽带调谐器。宽带调谐器被集成到大范围的消费电器中，包括例如电视和VCR这样的熟悉的家用电器标准到更新更加复杂的设备，包括有线机顶盒、有线调制解调器、有线电话系统、网络电视、PC/TV和数字电视的各种实现方式。作为RF宽带网关，在这些设备中的调谐器的基本功能是接收在输入带宽内的所有可用信道，选择所需的信道以及拒绝所有其他信道并且把所需信道转换为标准中频(IF)。考虑到由广播电视和有线电视运营商所使用的这些频率，这些调谐器在50-860MHz的频率范围上工作。
使得产品支持PC、TV和互联网功能的调谐器具有与常规电视调谐器非常不同的性能要求。当应用变得更加复杂时，需要具有更高性能的调谐器。调谐器日益需要被完全集成到单个集成电路中。但是，现有的集成调谐器的性能受到在该宽带调谐器中的完全集成振荡器的相位噪声的限制。为了改进该调谐器的性能，使用一个低相位噪声的完全集成的振荡器。
还用于提高单个集成电路调谐器的性能的是与在公共的集成电路基片上的压控振荡器(VCO)和频率合成器相结合的低噪声放大器。为了实现该组合，系统采用用于该合成分频器的电流转向逻辑电路。这用于减小由该分频器所产生的频率扰动(激励)，并且在该低噪声放大器、分频器和其他灵敏逻辑电路集成到一个公共基片上时，避免它们干扰该低噪声放大器。不幸的是，电流转向分频器具有高相位噪声，并且严重地限制可以由一个集成的VCO所获得的相位噪声性能。
相应地，需要一种调节电路，其可以与在单个集成电路基片上的电路相组合，其避免由该电路负载所产生的基片扰动干扰该输出。
还需要一种完全集成的调谐器，其把低噪声宽带无线射频放大器与低相位噪声数字频率合成分频器相组合在单个集成电路基片上，其防止由这些数字分频器所产生的频率扰动干扰该宽带低噪声放大器。
发明内容
一种调节电路，其包含在单个集成电路中，具有作为耦合到产生电源电压的一个电源的输入的第一电路负载以及耦合到该第一电路负载的第一输出端。该调节电路包括用于减小在第一输出端处的电压改变幅度的输入电容器以及用于在该第一负载产生预定电压的至少一个第一电压调节器。
附图说明
下面将结合附图描述本发明，其中相同的标号表示相同的元件，其中：
图1为根据本发明的优选实施例的调节电路的电路图；
图2为本发明的另一个调节电路的电路图；
图3为本发明的第二调节电路的电路图；以及
图4为在本发明中所用的电压调节器的一个例子；
图5为包括根据本发明优选实施例的调节电路的宽带调谐器的方框图；
图6为在本发明的分频器中所用的数字D型触发电路的电路图。
具体实施方式
随后的详细描述仅仅提供优选实施例，并且不是对本发明的范围、可用性或者结构的限制。随后的优选实施例的描述将向本领域普通技术人员提供实现本发明的优选实施例的描述。应当知道可以在部件的功能和排列方面作出各种改变而不脱离在所附权利要求中给出的本发明的精神和范围。
在图1中所示的是根据本发明的优选实施例的调节电路30的电路图。该调节电路30被用于产生到一个耦合负载(未示出)的电源电压，并且衰减任何基片干扰。调节电路30包括调节器输出电容器107、电容器109、电压调节器112、静电放电保护器123和电源310。电压调节器112提供所需的必要电压，以对该耦合的负载(未示出)供电。
在图4中示出电压调节器的一个例子，例如Motorola MC78000系列。电压调节器112调节其输出，以产生预定输出电压，其对所耦合的任何部件供电。由于电压调节器是本领域普通技术人员所公知的，因此不需要详细讨论并且不包括在本说明书中。
参见图1，调节器输出电容器107耦合到电压调节器112的输出端。该输出电容器107作为一个调节器输出旁路电容器，以瞬时地提供该负载所需的电流。
耦合到电压调节器112的输入端的是一个调节器输入电容器109。输入电容器109被至于电压调节器112的输入端，以大大地减小任何基片扰动。没有该调节器输入电容器109，则无论何时在包含于该耦合的负载(未示出)中的任何数字开关器件内出现数字开关事件时，产生在调节器输出电容器107上的相应快速电压改变。该电压改变将立即传送到该调节器输入电感117、118、到电源310的接合线、以及通过跨接在电压调节器112的调节器通路器件MPpass上的寄生电容111，以使得对集成电路基片电压电平的干扰与调节器112输出电压改变相当。该输入电容器109与图4中所示的调节器通路器件MPpass的寄生电容111相结合，以在任何调节器112输出电压改变传送到输入电感117、118之前对其进行电容分离。由于该输入电容器109，相关的基片扰动被类似地衰减。
作为一个例子，考虑一个电压调节器112，其包含一个调节器通路器件MPpass，其具有在输入端和输出端之间大约为1pf的寄生电容111。如果一个1000pf的电容器107仅仅被至于调节器112输出端处，并且没有电容被置于其输入端，则在该负载内出现的数字开关事件可以在调节器输出电容器107上的电压中产生接近40mV的瞬时电压降。没有调节器输入电容器109，则该40mV电压改变将被立即传送到调节器输入电感117并且通过在调节器通路器件Pass上的寄生电容111，对该集成电路基片产生大约40mV的扰动。在本例中，调节器输入电感117具有2.5nH的数值。
另外，如果一个1000pf的电容器109被置于调节器112输入电源端上，根据本发明，将实现1000的电容衰减，并且该基片扰动将减小1000的因子(输入电容器109与寄生电容111的比率)。为了仅仅用一个调节器输出电容器107产生类似的结果，这将需要1000000pf的输出电容值。因此，与没有输出电容器107的例子相比，该集成调节器输入电容器109有效地把该已经很大的调节器输出电容器107乘以因子1000(C109/C111的比率)。当具有调节器输入电容器109的该调节电路30被用于对高性能的数字电路供电，其以25MHz的速率产生100mA的开关电流，所有开关激励被衰减到小于1.0μVrms。
尽管单个电压调节器电路已经被示出作为单个耦合的负载，该输出可以被耦合到几个负载。另外，如图2中所示，两个分离的电压调节器可以被用于对多个部件负载提供必要的电压，以及衰减由于该部件的开关事件所造成的任何基片干扰。本领域普通技术人员还可以看出该负载到电压调节器的耦合可以用任何方式来构成，并且两个以上的电压调节器可以被用于该调节电路30中，如图3中所示。
在本发明的优选实施例中，为了使得该集成电路面积和成本最小化，一个薄氧化物晶体管被用于实现输入电容器109。为了避免该电容器109在静电放电事件过程中被损坏，一个静电放电保护器123还被集成在芯片上，并且跨接输入电容器109。
如上文所述，本发明的调节电路30可以被用于衰减由于耦合到其上的负载所造成的任何基片干扰。在下文中将更加详细地描述包含本发明的调节器电路的一个宽带调谐器An。
图5为根据本发明的优选实施例所制造的调谐器系统10的方框图。该调谐器系统10包括放大器105、混频器103、频率合成器20以及调节电路30。由该放大器105接收一个输入射频(RF)信号RFin。耦合到混频器103的放大器105调节在所接收的信道的频谱上的变化信号级别。为了公开的目的，放大器105最好是一个低噪声放大器，其具有50-860MHz的输入频率范围。这种放大器把至少少量噪声提供到调谐器系统10。尽管最好使用一个低噪声放大器，但是应当知道还可以使用任何其他类型的放大器(例如，低噪声放大器、缓冲器、阻抗匹配放大器、衰减器或者混频器)。该放大器105的输出被转发到该混频器103。
混频器103耦合到频率合成器20、放大器105和滤波器12。该混频器103在一个频率把RF功率转换为在另一个频率的功率，以使得信号处理更加容易，并且更加廉价。混频器103接收来自放大器105的放大的输入信号以及来自频率合成器20的本地振荡器频率信号。一个中频IF信号在混频器103中通过把放大的输入信号与本地振荡器频率信号相乘而产生，并且被提供到一个滤波器12。该滤波器12然后可以从该IF信号中的所接收信号RFin中选择信道的窄频段或者甚至单个信道。
该频率合成器20耦合到该混频器103和频率合成器20。该频率合成器20包括一个数字分频器115、相位检测器120、基准产生器100、电荷泵121、环路滤波器102和压控振荡器(VCO)101。如图5中所示，该频率合成器20在一个锁相环(PLL)结构中实现。
该VCO101被用于驱动该混频器103。并且把该放大器105输入信号RFin频率转换为预定IF信号。为了公开的目的，该调谐器10的输出频率大约为1100MHz，但是根据特定应用的要求可以使用另一个频率。为了使得调谐器10产生这样的输出频率，该VCO101必须覆盖从1150-1950Hz的频率范围，因此使用一个宽带的完全集成的VCO。
为了覆盖这样较大的频率跨度，本领域的普通技术人员应当知道VCO101一般被实现为基于集成的多个谐振器设计或单个数字环路振荡器设计(未示出)。虽然这两个结构由于可以在芯片上获得的电感器的有限质量因子而受到限制。为了大大地减小VCO101的相位噪声以及大大地提高调谐器10的性能，该VCO101被置于宽带低噪声频率合成器20中，其中在该合成器20的带宽内，该VCO101噪声被大大地衰减。
由一个基准产生器100产生该频率合成器20的基准振荡器频率信号。作为PLL结构的结果，该频率合成器20锁定该基准频率。耦合到相位检测器120和频率合成器20的基准产生器100包括由基准分频器122所跟随的晶体受控振荡器127，用于产生基准频率Fref。如本领域普通技术人员所公知，任何振荡器可以被用于产生参考频率。但是，由于其频率精度和噪声性能，最好使用晶体振荡器。并且基准分频器122可以被取消，只要晶体受控振荡器127可以产生所需的基准频率Fref即可。
来自基准产生器100的该基准频率Fref被转发到相位检测器120。耦合到基准产生器100、数字分频器115、电荷泵121和调节电路30的相位检测器120产生与由数字分频器115所发出分频信号F0/N和由基准产生器100所转发的基准频率Fref之间的相位差成比例。如果相位检测器120检测到两个基准频率Fref、F0/N之间的相位差，则相位误差信号被产生和转发到电荷泵121。
耦合到调节电路30、环路滤波器102和相位检测器120的电荷泵121输出一个电流，其把该环路滤波器102放电和充电到一个电压电平VLPF。如本领域普通技术人员所公知，该环路滤波器102的充电和放电在环路滤波器102上产生电压改变VLPF。该电压改变VLPF是用于VCO101的一个基准。
该环路滤波器102耦合到VCO101，以及电荷泵121。环路滤波器102接收由电荷泵121所产生的电流输出。作为环路滤波器102充电和放电的结果，电压VLPF被产生并且输出到VCO101。
如上文所公开，该VCO101产生一个输出频率，其驱动混频器103来从调谐器10产生预定的IF频率输出。该VCO101输出频率还被转发到分频器115。耦合到VCO101、相位检测器120和调节电路30的分频器115对由VCO101所产生的频率进行N分频，并且由调谐器10所使用，以使得该PLL结构锁定到比来自基准产生器100的输入频率大N倍的频率。一个高性能的分频器被用于产生非常低的低噪声合成器。
参见图6，其中示出用于一部分数字分频器115中的一个数字D型触发器电路结构。尽管未在图6中示出，该I1、I2、I5和I6的P沟道和N沟道器件的反相器尺寸分别为40/0.35和20/0.35。该I3、I4、I7和I8的P沟道和N沟道器件的反相器尺寸分别为20/0.35和10/0.35。本领域的普通技术人员应当知道所示的电路被重复多倍，相互连接，以构成整个分频器。该D型触发器电路被复制3倍，以根据本发明的优选实施例产生分频器115，但是根据需要可以使用更多或更少的D型触发器电路。一个数字分频器结构是优选的，因为它对检测由相位检测器120所测量的频率Fref、F0/N之间的相位差提供较低的相位噪声。该数字分频器输出信号比在模拟结构中使用电流转向逻辑电路的分频器约高20dB的信噪比。
如上文所述，该数字分频器115、基准产生器100、相位检测器120和电荷泵121耦合到调节电路30。由于频率合成器115、100、120、121的每个上述成份是数字电路，则在电路中的晶体管的开关在基片上造成频率干扰，其干扰放大器105和在相同基片上的其他敏感电路，并且对调谐器10的整体性能具有不良影响。如本领域普通技术人员所公知，由该开关所产生的干扰在频率合成器20的输出端上出现，并且最终影响调谐器10的输出。为了防止这些频率干扰影响位于相同集成电路基片上的放大器105，使用该调节电路30。利用在图1B中所示的调节电路30，例如数字分频器115、相位检测器120和基准产生器100被耦合到电压调节器电路112，作为组合的“耦合的负载#1”，而该电荷泵121耦合到第二电压调节器119作为“耦合的负载#2”。当具有集成的调节器输入电容器109的调节电路30被用于对高性能的数字分频器115进行供电时，其以25MHz的速率产生100mA的开关电路，所有开关激励被衰减到小于1.0μrms。
该电荷泵121最好由第二电压调节器119所供电，而不是由电压调节器电路112供电，以进一步避免数字分频器115和电荷泵121相互干扰。但是，对于任何结构，仅仅需要单个调节器输入电容器109。通过在两个电压调节器电路112、119之间共享调节器输入电容器109，对于给定总量的调节器输入电容器109，由数字分频器115和电荷泵121所产生的总基片干扰电平被最小化。
为了说明调节电路30减小与调谐器10的数字开关事件相关的基片干扰，参见下面的表1。表1示出输入信号RFin的频率和在12.5MHz对于数字开关事件的相应输入参考激励电平。如本领域普通技术人员所公知，对于模拟系统，希望使得所有寄生产物至少为-57dBmV。对于数字系统，尽管在特定电平较少一致，但是-50dbc通常被称为所需目标电平。如表1中所示，使用本发明的思想，该寄生产物的数值在所需的电平之下。
表1
RFin(MHz) 输入参考激励电平(dbmV)
62.5 -70.3
87.5 -76.3
112.5 -69.3
137.5 -68.3
162.5 -66.5
187.5 -68.5
尽管上文已经结合具体装置描述本发明的原理，但是应当清楚地知道该描述仅仅是示意性并且不是对本发明的范围的限制。

Claims (39)

1.一种调节电路，其具有耦合到一个电源的输入端和耦合到第一电路负载的第一输出端，所述电源用于产生一个电源电压，所述调节电路包括：
输入电容器，其耦合到所述输入端和“地”，用于减小在所述第一输出端处的电压改变的幅度；
至少一个第一电压调节器，其耦合到所述输入电容器，用于在所述第一负载产生预定电压；
从而所述调节电路和所述第一电路负载被包含在单个集成电路中。
2.根据权利要求1所述的调节电路，其中进一步包括耦合到所述第一输出端和“地”的第一输出电容器。
3.根据权利要求2所述的调节电路，其中所述输入电容器是薄氧化物N沟道晶体管。
4.根据权利要求3所述的调节电路，其中进一步包括一个保护器件，用于防止所述输入电容器在静电放电事件过程中受到损坏。
5.根据权利要求2所述的调节电路，其中所述第一负载是单个开关电路或者多个开关电路。
6.根据权利要求5所述的调节电路，其中所述第二负载是单个开关电路或多个开关电路。
7.根据权利要求2所述的调节电路，其中进一步包括：
第二电压调节器，用于在包含于所述集成电路中的第二负载处产生第二预定电压，其中所述第二电压调节器输入耦合到所述输入电容器；以及
第二输出电容器，其耦合到第二输出端和“地”，所述第二输出端为所述第二电压调节器的一个输出端。
8.根据权利要求7所述的调节电路，其中所述输入电容器是一个薄氧化物N沟道晶体管。
9.根据权利要求8所述的调节电路，其中进一步包括用于防止所述输入电容器在静电放电事件过程中受到损坏的保护器件。
10.根据权利要求7所述的调节电路，其中所述第一负载是单个开关电路或多个开关电路。
11.根据权利要求10所述的调节电路，其中所述第二负载是单个开关电路或多个开关电路。
12.一种集成在单个基片上的宽带调谐器，其中包括：
放大器，用于接收和放大宽带射频(RF)输入信号；
频率合成器，用于产生用于信道选择和频率转换的本地振荡器频率信号，其中包括用于对该本地振荡器频率进行分频以输出分频频率的分频器；以及
调节电路，其具有耦合到一个电源的输入端和耦合到所述频率合成器的第一输出端，所述电源用于产生一个电源电压，所述调节电路包括：
输入电容器，其耦合到所述输入端和“地”，用于减小在所述第一输出端的电压改变的幅度；以及
至少一个第一电压调节器，其耦合到所述输入电容器，用于在所述第一负载产生预定电压。
13.根据权利要求12所述的调谐器，其中进一步包括一个混频器，用于使用所述本地振荡器频率把所述输入信号频率变换为预定中频。
14.根据权利要求13所述的调谐器，其中所述频率合成器在一个锁相环结构中实现，并且还包括：
基准产生器，用于产生一个基准频率信号；
相位检测器，用于测量所述分频频率和所述基准频率之间的相位差，并且产生与所述相位差成比例的误差信号；
电荷泵，其响应所述误差信号，用于产生一个充电电流；
环路滤波器，其响应所述电荷泵，用于产生一个参考电压，其中所述参考电压随着所述充电电流的减小而增加；以及
压控振荡器，用于响应所述参考电压产生所述本地振荡器频率。
15.根据权利要求14所述的调谐器，其中所述放大器是一个低噪声放大器。
16.根据权利要求15所述的调谐器，其中所述分频器、相位检测器、基准产生器和电荷泵是数字电路。
17.根据权利要求16所述的调谐器，其中所述分频器使用一个数字D型触发器结构来实现。
18.根据权利要求17所述的调谐器，其中所述调节电路还包括一个耦合到所述第一输出端和“地”的第一输出电容器。
19.根据权利要求18所述的调谐器，其中所述输入电容器是一个薄氧化物N沟道晶体管。
20.根据权利要求19所述的调谐器，其中所述调节电路还包括一个保护器件，用于防止所述输入电容器在静电放电事件过程中受到损坏。
21.根据权利要求20所述的调谐器，其中所述第一输出端被进一步耦合到所述分频器、相位检测器、基准产生器和电荷泵。
22.根据权利要求21所述的调谐器，其中所述基准产生器包括：
用于产生一个低频信号的晶体振荡器；以及
基准分频器，用于接收来自所述晶体振荡器的所述信号，并且倍乘所述信号，以产生所述基准频率。
23.根据权利要求18所述的调谐器，其中所述调节电路进一步包括：
第二电压调节器，用于在第二输出端产生第二预定电压，其中所述第二电压调节器输入耦合到所述输入电容器；以及
第二输出电容器，其耦合到第二输出端和“地”，所述第二输出端为所述第二电压调节器的一个输出端。
24.根据权利要求23所述的调谐器，其中所述输入电容器是一个薄氧化物N沟道晶体管。
25.根据权利要求24所述的调谐器，其中所述调节电路进一步包括用于防止所述输入电容器在静电放电事件过程中受到损坏的保护器件。
26.根据权利要求25所述的调谐器，其中所述第一输出端还耦合到所述分频器、相位检测器和基准产生器。
27.根据权利要求26所述的调谐器，其中所述第二输出端耦合到所述电荷泵。
28.根据权利要求25所述的调谐器，其中所述调节电路还包括：
多个电压调节器，用于在第二输出端产生第二预定电压，其中所述多个电压调节器输入端耦合到所述输入端；
耦合到所述多个电压调节器的每一个的输出端和“地”的多个输出电容器，每个输出端被耦合到所述电荷泵、分频器、相位检测器或基准产生器。
29.一种在宽带调谐器中的调节电路，其中该调谐器集成在单个基片上，所述调谐器还包括放大器，用于接收和放大宽带射频(RF)输入信号；以及频率合成器，用于产生用于信道选择和频率转换的本地振荡器频率信号，其中包括用于改变该本地振荡器频率以输出分频频率的分频器，所述调节电路具有耦合到一个电源的输入端和耦合到所述频率合成器的一个输出端，所述电源用于产生一个电源电压，所述调节电路包括：
输入电容器，其耦合到所述输入端和“地”，用于减小在所述输出端的电压改变的幅度；以及
电压调节器，其耦合到所述输入电容器，用于在所述输出端产生预定电压。
30.根据权利要求29所述的调节电路，其中进一步包括一个混频器，用于使用所述本地振荡器频率把所述输入信号频率变换为预定中频。
31.根据权利要求30所述的调节电路，其中所述频率合成器在一个锁相环结构中实现，并且还包括：
基准产生器，用于产生一个基准频率信号；
相位检测器，用于测量所述分频频率和所述基准频率之间的相位差，并且产生与所述相位差成比例的误差信号；
电荷泵，其响应所述误差信号，用于产生一个充电电流；
环路滤波器，其响应所述电荷泵，用于产生一个参考电压，其中所述参考电压随着所述充电电流的减小而增加；以及
压控振荡器，用于响应所述参考电压产生所述本地振荡器频率。
32.根据权利要求31所述的调节电路，其中所述放大器是一个低噪声放大器。
33.根据权利要求32所述的调节电路，其中所述分频器、相位检测器、基准产生器和电荷泵是数字电路。
34.根据权利要求33所述的调节电路，其中所述分频器使用一个数字D型触发器结构来实现。
35.根据权利要求34所述的调节电路，其中所述基准产生器包括：
用于产生一个低频信号的晶体振荡器；以及
基准分频器，用于接收来自所述晶体振荡器的所述信号，并且倍乘所述信号，以产生所述基准频率。
36.根据权利要求35所述的调节电路，其中进一步包括耦合到所述输出端和“地”的输出电容器。
37.根据权利要求36所述的调节电路，其中所述输入电容器是薄氧化物N沟道晶体管。
38.根据权利要求37所述的调节电路，其中进一步包括一个保护器件，用于防止所述输入电容器在静电放电事件过程中受到损坏。
39.根据权利要求38所述的调节电路，其中所述电压调节器输出端被进一步耦合到所述分频器、电荷泵、相位检测器和所述基准产生器。
CNA028188314A 2001-09-04 2002-08-23 具有基片瞬态抑制的高性能集成电路调节器 Pending CN1559025A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/946,010 US6920316B2 (en) 2001-09-04 2001-09-04 High performance integrated circuit regulator with substrate transient suppression
US09/946,010 2001-09-04

Publications (1)

Publication Number Publication Date
CN1559025A true CN1559025A (zh) 2004-12-29

Family

ID=25483827

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028188314A Pending CN1559025A (zh) 2001-09-04 2002-08-23 具有基片瞬态抑制的高性能集成电路调节器

Country Status (7)

Country Link
US (1) US6920316B2 (zh)
EP (1) EP1436826A4 (zh)
JP (1) JP4276537B2 (zh)
KR (1) KR100958043B1 (zh)
CN (1) CN1559025A (zh)
AU (1) AU2002331722A1 (zh)
WO (1) WO2003021637A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988554A (zh) * 2011-10-14 2014-08-13 三星电子株式会社 用于在无线通信系统中控制发射和接收操作的装置和方法
CN106020315A (zh) * 2015-03-26 2016-10-12 拉碧斯半导体株式会社 半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187913B1 (en) * 2002-01-25 2007-03-06 Sige Semiconductor Inc. Integrated circuit tuner with broad tuning range
US6984301B2 (en) 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
US20080111646A1 (en) * 2006-10-24 2008-05-15 Rajendran Nair Regulated supply phase locked loop
JP5051112B2 (ja) * 2008-12-05 2012-10-17 富士通株式会社 電圧変動量算出方法及びシステム並びにコンデンサ実装形態決定方法及びシステム
BRPI0900948A2 (pt) * 2009-04-16 2010-12-28 Whirlpool Sa sistema de controle de chave eletrÈnica e método de acionamento de chave eletrÈnica
US20120008241A1 (en) * 2010-07-06 2012-01-12 Panasonic Semiconductor Asia Pte., Ltd. Esd protection circuit and method
US8810975B2 (en) * 2010-07-17 2014-08-19 Lsi Corporation Input capacitor protection circuit
US9672986B2 (en) * 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168442A (en) * 1975-07-18 1979-09-18 Tokyo Shibaura Electric Co., Ltd. CMOS FET device with abnormal current flow prevention
US4112377A (en) * 1976-01-14 1978-09-05 Tanner Electronic Systems Technology C. B. converter
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
US4477919A (en) * 1981-04-06 1984-10-16 Motorola, Inc. Range control circuit for counter to be used in a frequency synthesizer
US5266821A (en) * 1988-05-31 1993-11-30 Micron Technology, Inc. Chip decoupling capacitor
JP2869791B2 (ja) * 1988-08-31 1999-03-10 株式会社日立製作所 半導体集積回路装置およびそれを応用した電子装置
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5563501A (en) * 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
DE19614979C2 (de) * 1995-04-20 2001-05-17 Fujitsu Ltd Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation
US5613229A (en) * 1995-05-17 1997-03-18 Motorola, Inc. Voltage and current mode power regulator
US5712555A (en) * 1996-02-13 1998-01-27 Hughes Electronics Voltage regulation for access cards
US5822200A (en) * 1997-04-21 1998-10-13 Nt International, Inc. Low level, high efficiency DC/DC converter
KR20000008974A (ko) * 1998-07-20 2000-02-15 구자홍 모노튜너를 이용한 음성다중방송용 수신장치
US6486795B1 (en) * 1998-07-31 2002-11-26 The Chamberlain Group, Inc. Universal transmitter
US6271651B1 (en) * 2000-04-20 2001-08-07 Volterra Semiconductor Corporation Inductor shorting switch for a switching voltage regulator
US6888580B2 (en) * 2001-02-27 2005-05-03 Ati Technologies Inc. Integrated single and dual television tuner having improved fine tuning
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988554A (zh) * 2011-10-14 2014-08-13 三星电子株式会社 用于在无线通信系统中控制发射和接收操作的装置和方法
CN103988554B (zh) * 2011-10-14 2018-04-06 三星电子株式会社 用于在无线通信系统中控制发射和接收操作的装置和方法
CN106020315A (zh) * 2015-03-26 2016-10-12 拉碧斯半导体株式会社 半导体装置
CN106020315B (zh) * 2015-03-26 2019-12-24 拉碧斯半导体株式会社 半导体装置

Also Published As

Publication number Publication date
KR20040044538A (ko) 2004-05-28
US6920316B2 (en) 2005-07-19
JP2005502249A (ja) 2005-01-20
JP4276537B2 (ja) 2009-06-10
US20030050026A1 (en) 2003-03-13
WO2003021637A3 (en) 2003-07-31
AU2002331722A1 (en) 2003-03-18
EP1436826A4 (en) 2004-10-13
KR100958043B1 (ko) 2010-05-17
WO2003021637A2 (en) 2003-03-13
EP1436826A2 (en) 2004-07-14

Similar Documents

Publication Publication Date Title
US5625307A (en) Low cost monolithic gallium arsenide upconverter chip
CN1327617C (zh) 低通滤波电路、反馈系统及半导体集成电路
US6853272B1 (en) Linear voltage controlled capacitance circuit
US9671812B2 (en) Apparatus and methods for temperature compensation of variable capacitors
Connell et al. A cmos broadband tuner IC
CN1559025A (zh) 具有基片瞬态抑制的高性能集成电路调节器
JP3558750B2 (ja) Ｐｌｌ制御システム
Ramirez-Angulo et al. Active compensation of operational transconductance amplifier filters using partial positive feedback
US20110291753A1 (en) Segmented Linear FM Power Amplifier
WO2022098562A1 (en) Ldo with self-calibrating compensation of resonance effects
CN108365846A (zh) 一种基于有源电感变压器的电流模锁相环结构
KR100366196B1 (ko) 발진기
KR100427106B1 (ko) 가변주파수발진기회로
US20040127167A1 (en) Tuning sensitivity linearization of Metal-Oxide Semiconductors (MOS) varactors
EP0269428B1 (en) Fet tuner
US5379008A (en) Variable impedance circuit providing reduced distortion
US20090295492A1 (en) Biased varactor networks and methods to use the same
US20240178752A1 (en) Rf circuit with negative voltage generation and a method for rf circuit control
US7477113B1 (en) Voltage-controlled capacitance linearization circuit
JPS61205015A (ja) 同調電圧トラツキング装置
Wang et al. An 8.2-10.2 GHz Digitally Controlled Oscillator in 28-nm CMOS Using Constantly-Conducting NMOS Biased Switchable Capacitor
Shin et al. A wideband fractional-N frequency synthesizer with linearized coarse-tuned VCO for UHF/VHF mobile broadcasting tuners
US7088984B2 (en) Electronic tuner
US20020017958A1 (en) Phase lock circuit
US7079196B2 (en) Television tuner which operates at low voltage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication