KR20040044538A - 기판 과도현상을 억제하기 위한 고성능 집적회로 조절기 - Google Patents

기판 과도현상을 억제하기 위한 고성능 집적회로 조절기 Download PDF

Info

Publication number
KR20040044538A
KR20040044538A KR10-2004-7003242A KR20047003242A KR20040044538A KR 20040044538 A KR20040044538 A KR 20040044538A KR 20047003242 A KR20047003242 A KR 20047003242A KR 20040044538 A KR20040044538 A KR 20040044538A
Authority
KR
South Korea
Prior art keywords
frequency
output
voltage
input
generating
Prior art date
Application number
KR10-2004-7003242A
Other languages
English (en)
Other versions
KR100958043B1 (ko
Inventor
컨넬로렌스이.
홀렌벡닐더블유.
부시맨마이클리.
매카디다니엘패트릭
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25483827&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20040044538(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20040044538A publication Critical patent/KR20040044538A/ko
Application granted granted Critical
Publication of KR100958043B1 publication Critical patent/KR100958043B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Noise Elimination (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 제 1회로로드를 가진 단일 집적회로에 통합되고, 소스전압을 발생시키는 전원(310)에 접속된 입력 및 제 1회로로드에 접속된 제 1출력을 포함하는 조절회로(30)를 제공한다. 조절회로(30)는 제 1출력에서 전압 변화의 크기를 감소시키는 입력 커패시터(109), 및 제 1로드에서 미리 결정된 전압을 발생시키는 적어도 제 1 전압 조절기(112)를 포함한다.

Description

기판 과도현상을 억제하기 위한 고성능 집적회로 조절기{A HIGH PERFORMANCE INTEGRATED CIRCUIT REGULATOR WITH SUBSTRATE TRANSIENT SUPPRESSION}
보다 작고 보다 빠른 전자장치들의 요구는 집적회로에 대한 요구를 증대시켰다. 이는 디지털 소자들이 아날로그 회로들보다 보다 작은 공간을 요구하고 때때로 속도가 빠르기 때문에 집적회로 로드들에 많은 디지털 소자들의 사용을 유발하였다. 불행하게도, 디지털 회로의 사용은 집적회로 로드의 출력에 영향을 미칠 수 있는 회로잡음을 발생시킬 수 있으며, 이에 따라 디지털 회로를 덜 사용하게 되었다. 이러한 회로로드들의 예들은 많은 잡음을 발생시키는 큰 디지털 회로들, 및 아날로그 회로 및 디지털 회로들을 동시에 포함하는 혼합모드 회로들이다. 상기와 같은 디지털 회로의 문제점을 제거하기 위하여, 원격 조절회로들이 사용되었다.
원격 조절회로들은 디지털 소자들의 스위칭에 의하여 발생된 잡음을 억제하며, 이에 따라 잡음없고 더 정확한 출력신호를 발생시킨다. 불행하게도, 원격 조절회로들이 개별 기판상에 배치되기 때문에, 더 많은 공간이 요구된다.
조절을 필요로하는 집적된 혼합모드 회로의 예는 광대역 튜너이다. 광대역튜너들은 텔레비전 및 VCR과 같은 가정 표준들로부터 케이블 셋톱 박스들, 케이블 모뎀들, 케이블 전화 시스템들, 웹 TV들, PC/TV 및 다양한 디지털 텔레비전을 포함하는 더 새롭고 더 복잡한 장치들까지 폭넓은 전자장치들에 집적된다. RF 광대역 게이트웨이로서 기능을 할때, 상기 장치들의 튜너에 대한 기본기능은 입력 대역폭의 모든 이용가능한 채널들을 수신하고, 원하는 채널을 선택하며, 모든 다른 채널들을 거절하며, 원하는 채널을 표준 중간 주파수(IF)로 변환하는 것이다. 이들 튜너는 방송 텔레비전 및 케이블 오퍼레이터들에 의하여 사용된 주파수들을 고려한 50-860MHz의 주파수 범위 전반에 걸쳐 동작한다.
제품들이 PC, TV 및 인터넷 기능을 지원하도록 하는 튜너들은 종래의 텔레비전 튜너와 매우 다른 성능요건을 가진다. 응용들이 더 복잡해짐에 따라, 고성능을 가진 튜너들이 요구된다. 튜너들은 단일 집적회로에 완전히 집적되도록 요구된다. 그러나, 기존의 집적된 튜너들의 성능은 광대역 튜너내의 완전히 집적된 발진기의 위상 잡음에 의하여 제한된다. 튜너의 성능을 개선하기 위하여, 완전히 집적된 저위상잡음 발진기가 사용된다.
단일 집적된 회로 튜너의 성능을 개선하기 위하여 공통 집적된 회로 기판상에서 전압제어 발진기(VCO) 및 주파수 혼합기가 결합된 저잡음 증폭기가 사용된다. 이러한 결합을 실행하기 위하여, 시스템들은 혼합기 주파수 분할기들을 위한 전류 조정 논리장치를 사용했다. 이는 저잡음 증폭기, 주파수 분할기들, 및 다른 감응 아날로그 회로가 공통 기판상에 집적될때 분할기들에 의하여 발생된 주파수 교란들을 최소화하고 상기 교란들이 저잡음 증폭기를 간섭하지 않도록 수행된다. 불행하게도, 전류 조정 주파수 분할기들은 고위상 잡음을 가지며 집적된 VCO에서 실행가능한 위상잡음 성능을 엄격하게 제한한다.
따라서, 단일 집적회로 기판상의 회로로드와 결합되어, 회로에 의하여 발생된 기판 교란들이 출력을 간섭하지 않도록 하는 조절회로를 제공할 필요가 있다.
또한, 단일 집적회로 기판상에서 저위상 잡음 디지털 주파수 혼합기 분할기들과 저잡음 광대역 무선주파수 증폭기들을 결합하고, 디지털 분할기들에 의하여 발생된 주파수 교란들이 광대역 저잡음 증폭기를 간섭하지 않도록 하는 완전히 집적된 튜너를 제공할 필요가 있다.
본 발명은 일반적으로 조절회로들에 관한 것이다. 특히, 본 발명은 회로 로드를 가진 단일 CMOS 집적회로상에 완전히 집적된 고성능 조절회로에 관한 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 조절회로의 회로도.
도 2는 본 발명의 대안 조절회로의 회로도.
도 3은 본 발명의 제 2 대안 조절회로의 회로도.
도 4는 본 발명에 사용된 전압 조절기의 실시예를 나타낸 도면.
도 5는 본 발명의 바람직한 실시예에 따른 조절회로를 포함하는 광대역 튜너의 블록도.
도 6은 본 발명의 주파수 분할기에 사용된 디지털 D-플롭 회로의 회로도.
제 1회로로드를 가진 단일 집적회로에 통합된 조절회로는 소스전압을 발생시키는 전원에 접속된 입력 및 제 1 회로 로드에 접속된 제 1출력을 포함한다. 조절회로는 제 1출력에서의 전압변화의 크기를 감소시키는 입력 커패시터, 및 제 1로드에서 미리 결정된 전압을 발생시키는 적어도 제 1전압 조절기를 포함한다.
본 발명은 도면을 참조로하여 이하에서 더 상세히 설명할 것이다.
본 상세한 설명은 단지 바람직한 전형적인 실시예들을 제공하며 본 발명의 범위, 응용 또는 구성을 제한하지 않는다. 오히려, 바람직한 전형적인 실시예들의 상세한 설명은 당업자로 하여금 본 발명을 실시할 수 있도록 한다. 첨부된 청구범위에 기술된 본 발명의 사상 및 범위를 벗어나지 않고 구성요소들의 기능 및 구조에 대한 다양한 변형이 이루어질 수 있다는 것을 이해해야 한다.
도 1에는 본 발명의 바람직한 실시예에 따른 조절회로(30)의 회로도가 도시되어 있다. 조절회로(30)는 접속된 로드(도시안됨)에 공급전압을 발생시키고 임의의 기판 교란들을 감쇠시키기 위하여 사용된다. 조절회로(30)는 조절기 출력 커패시터(107), 조절기 입력 커패시터(109), 전압 조절기(112), 정전기 방전 보호기(123) 및 전원(310)을 포함한다. 전압 조절기 회로(112)는 접속된 로드(도시안됨)에 전력을 공급하는데 필요한 전압을 제공한다.
모토롤라 MC78000시리즈와 같은 전압 조절기의 예는 도 4에 도시되어 있다. 전압 조절기(112)는 그의 출력을 조절하여, 그에 접속된 임의의 소자들에 공급되는 미리 결정된 출력전압을 발생시킨다. 전압 조절기들이 공지되어 있기 때문에, 이에 대한 상세한 설명이 필수적인 것이 아니며 본 상세한 설명에 포함되지 않는다.
도 1을 다시 참조하면, 조절기 출력 커패시터(107)는 전압 조절기(112)의 출력에 접속된다. 이러한 출력 커패시터(107)는 로드에 의하여 요구된 전류를 즉시제공하기 위하여 조절기 출력 바이패스 커패시터로서 동작한다.
전압 조절기(112)의 입력에는 조절기 입력 커패시터(109)에 접속된다. 입력 커패시터(109)는 임의의 기판 교란의 크기를 감소시키기 위하여 전압 조절기(112)의 입력에 배치된다. 이러한 조절기 입력 커패시터(109)없이, 디지털 스위칭 이벤트가 접속된 로드(도시안됨)내에 포함된 임의의 디지털 스위칭 장치들내에서 발생할때마다, 조절기 출력 커패시터(107)에 걸리는 전압이 고속으로 변화된다. 이러한 전압 변화는 조절기 입력 인덕턴스(117, 118)에, 그리고 본드 와이어를 통해 전원(310)에, 그리고 기생 커패시턴스(111)를 통해 전압 조절기(112)의 조절기 패스 장치(MPpass)에 즉시 전달되며, 이에 따라 조절기(112) 출력 전압 변화에 적합한 집적회로 기판 전압레벨에 교란이 발생한다. 입력 커패시터(109)는 임의의 조절기(112) 출력전압 변화가 입력 공급 인덕턴스(117, 118)에 전달하기전에 상기 출력전압 변화를 용량적으로 분할하기 위하여 도 4에 도시된 조절기 패스 장치(MPpass)의 기생 커패시턴스(111)와 관련하여 동작한다. 입력 커패시터(109)로 인하여, 연관된 기판 교란이 유사하게 감쇠된다.
예로서, 약 1pf의 입력 및 출력 단자들 양단에 기생 커패시턴스(111)를 가지는 패스 장치(MPpass)를 포함하는 전압 조절기(112)를 고려한다. 조절기(112)는 회로 로드에 전력을 공급하기 위하여 사용된다. 만일 1000pf 커패시터(107)가 조절기(112) 출력에만 배치되고 커패시턴스가 입력에 배치되기 때문에, 로드내에서 발생하는 디지털 스위칭 이벤트는 조절기 출력 커패시터(107)에 걸리는 전압을 거의40mV 정도 강하시킨다. 조절기 입력 커패시터(109)없이, 상기 40mV 전압변화는 조절기 입력 인덕턴스(117)에, 그리고 기생 커패시턴스(111)를 통해 조절기 패스 장치(MPpass)에 즉시 전달되며, 이에 따라 집적회로 기판에 약 40mV 교란이 발생한다. 이러한 예에서, 입력 인스턴스(117)는 2.5nH의 값을 가진다.
대안적으로, 1000pf 커패시터(109)가 조절기(112) 입력 공급단자들에 배치되면, 1000의 용량적 감쇠는 실현될 것이며, 기판 교란은 1000 인자(입력 커패시터(109) 대 기생 커패시턴스(111)의 비)만큼 감소될 것이다. 유사한 결과를 발생시키기 위하여, 단지 조절기 출력 커패시터(107)는 1,000,000pf의 출력 커패시턴스 값을 필요로한다. 따라서, 이러한 집적 조절기 입력 커패시터(109)는 입력 커패시터(107)없는 예와 비교하여, 1000의 인자(C109/C111의 비)를 큰 조절기 출력 커패시터(107)에 효율적으로 곱한다. 집적 조절기 입력 커패시터(109)를 가진 이러한 조절기 회로(30)가 25MHz 비율로 100mA 스위칭 전류를 발생시키는 고성능 디지털 회로에 전력을 공급하기 위하여 사용될때, 모든 스위칭 교란들은 1.0μVrms보다 적게 감쇠된다.
비록 단일 전압 조절기가 단일 접속 로드를 사용하는 것으로 기술되었을지라도, 출력은 여러 로드들에 접속될 수 있다. 게다가, 도 2에 도시된 두개의 개별 전압 조절기들 필요한 전압을 다중 소자 로드들에 제공할 뿐만아니라, 소자들의 스위칭 이벤트들에 의하여 발생된 임의의 기판 교란들을 감쇠시키기 위하여 사용될 수 있다. 도 3에 도시된 바와같이 전압 조절기들에의 로드들의 결합이 다수의 방식들중 일부 방식으로 구성될 수 있고 두개 이상의 전압 조절기들이 조절회로(30)에서 사용될 수 있다는 것은 당업자에게 명백해야 한다.
본 발명의 바람직한 실시예에 따르면, 집적회로 영역 및 비용을 최소로하기 위하여 박만 산화물 트랜지스터는 입력 커패시터(109)를 실행하기 위하여 사용된다. 정전기 방전 이벤트동안 상기 커패시터(109)가 손상되는 것을 보호하기 위하여, 정전기 방전 보호기(123)는 칩상에 집적되어 입력 커패시터(109)에 직접 배치된다.
전술한 바와같이, 본 발명의 조절회로(30)는 그에 접속된 로드에 의하여 발생된 임의의 기판 교란을 감쇠시키기 위하여 사용될 수 있다. 본 발명의 조절회로를 통합한 광대역 튜너는 지금 더 상세히 설명될 것이다.
도 5는 본 발명의 바람직한 실시예에 따라 만들어진 튜너 시스템(10)의 블록도이다. 튜너 시스템(10)은 증폭기(105), 혼합기(103), 주파수 혼합기(20), 및 조절회로(30)를 포함한다. 입력 무선주파수(RF) 신호(RPin)는 증폭기(105)에 의하여 수신된다. 혼합기(103)에 접속된 증폭기(105)는 수신된 채널들의 스펙트럼 전반에 걸쳐 가변 신호레벨들을 조절한다. 이러한 설명을 위하여, 증폭기(105)는 바람직하게 50-860MHz의 입력 주파수 범위를 가진 저잡음 증폭기이다. 이러한 형태의 증폭기는 튜너 시스템(10)에 최소 잡음량을 제공한다. 비록 저잡음 증폭기가 바람직할지라도, 다른 형태의 증폭기들(예컨대, 저잡음 증폭기들, 버퍼들, 임피던스 매칭 증폭기들, 감쇠기들 또는 혼합기)이 사용될 수 있다. 증폭기(105)의 출력은 혼합기(103)에 전송된다.
혼합기(103)는 주파수 합성기(20), 증폭기(105), 및 필터(12)에 접속된다. 혼합기(103)는 저비용으로 쉽게 신호를 처리하기 위하여 한 주파수의 RF 전력을 다른 주파수의 전력으로 변환한다. 혼합기(103)는 증폭기(105)로부터 증폭된 입력신호 및 주파수 합성기(20)로부터의 로컬 발진기 주파수 신호를 수신한다. 중간 주파수 IF 신호는 증폭된 입력신호 및 로컬 발진기 주파수 신호의 곱에 의하여 혼합기(103)에서 발생되어 필터(12)에 제공된다. 그 다음에, 필터(12)는 IF 신호로 수신된 신호 RFin로부터의 협대역 채널들 또는 단일 협대역 채널을 수신할 수 있다.
주파수 합성기(20)는 혼합기(103) 및 조절회로(30)에 접속된다. 주파수 합성기(20)는 주파수 분할기(115), 위상 검출기(120), 기준 발생기(100), 전하 펌프(121), 루프 필터(102) 및 전압 제어 발진기(VCO)(101)를 포함한다. 도 5에 도시된 바와같이, 주파수 합성기(20)는 위상 고정루프(PLL) 구조로 구현된다.
VCO(101)는 혼합기(103)를 구동시키고 증폭기(105)의 입력 신호 RFin을 미리 결정된 IF 신호로 변환하기 위하여 사용된다. 이와같은 전형적인 실시예를 설명하기 위하여, 튜너(10)의 출력 주파수는 비록 다른 주파수가 특정 응용의 요건들에 따라 사용될 수 있을 지라도 약 1100MHz이다. 튜너(10)가 상기와 같은 출력주파수를 발생시키도록 하기 위하여, VCO(101)는 1150-1960Hz의 주파수 범위를 커버해야 하며, 이에 따라 광대역의 완전히 집적된 VCO가 사용된다.
상기와 같은 넓은 주파수 범위를 커버하기 위하여, VCO(101)가 집적된 다중공진기 기반 설계 또는 단일 디지털 링 발진기 설계(도시안됨)중 한 설계로서 실행될 수 있다는 것은 당업자에게 공지되어 있다. VCO(101)의 위상잡음을 감소시키고 튜너 시스템(10)의 성능을 개선하기 위하여, VCO(101)는 VCO(101) 잡음이 합성기(20)의 대역폭내에서 감쇠되는 광대역 저잡음 주파수 합성기(20)에 배치된다.
주파수 합성기(20)의 기준 발진기 주파수 신호는 기준 발생기(100)에 의하여 발생된다. 주파수 합성기(20)는 PLL 구조의 결과로서 기준 주파수에 로크된다. 위상 검출기(120) 및 조절회로(30)에 접속된 기준 발생기(100)는 수정 제어 발진기(127)와 이 다음에 배치된 기준 분할기(122)를 포함하며 기준 주파수 Fref를 발생시킨다. 당업자에게 공지된 바와같이, 임의의 발진기는 기준 주파수를 발생시키기 위하여 사용될 수 있다. 그러나, 수정 발진기는 그것의 주파수 정확성 및 잡음 성능 때문에 바람직하게 사용된다. 또한, 기준 분할기(122)는 기준 발진기(127)가 요구된 기준 주파수 Fref를 발생시킬 수 있는 한 제거될 수 있다.
기준 발생기(100)로부터의 기준 주파수 신호 Fref는 위상 검출기(120)에 전송된다. 기준 발생기(100), 주파수 분할기(115), 전하 펌프(121), 및 조절 회로(30)에 접속된 위상 검출기(120)는 주파수 분할기(115)에 의하여 전송된 주파수 분할 신호 Fo/N 및 기준 발생기(100)에 의하여 전송된 기준 주파수 Fref사이의 위상차에 비례하는 신호를 발생시킨다. 만일 위상 검출기(120)가 두개의 신호 Fref및 Fo/N사이의 차이를 검출한다면, 위상 에러 신호가 발생되어 전하 펌프(121)에 전송된다.
조절회로(30), 루프 필터(102) 및 위상 검출기(120)에 접속된 전하 펌프(121)는 전압 레벨 VLPF로 루프 필터(102)를 충전 및 방전시키는 전류를 출력시킨다. 루프 필터(102)의 충전 및 방전은 루프 필터(102)에 전압 변화 VLPF를 생성하는 것은 당업자에게 공지되어 있다. 이러한 전압 변화 VLPF는 VCO(101)에 대한 기준이다.
루프 필터(102)는 VCO(101) 뿐만아니라 전하 펌프(121)에 접속된다. 루프 필터(102)는 전하 펌프(121)에 의하여 발생된 전류 출력을 수신한다. 루프 필터(102)의 충전 또는 방전의 결과로서, 전압 VLPF가 생성되어 VCO(101)에 출력한다.
전술한 바와같이, VCO(101)는 튜너(10)로부터 출력된 미리 결정된 IF 주파수를 발생시키기 위하여 혼합기(103)를 구동시키는 출력 주파수를 발생시킨다. VCO(101) 출력 주파수는 주파수 분할기(115)에 전송된다. VCO(101), 위상 검출기(120) 및 조절회로(30)에 접속되며, VCO(101)에 의하여 발생된 N 주파수에 의하여 분할되고 튜너(10)에 의하여 사용되는 주파수 분할기(115)는 PLL 구조가 기준 발생기(100)로부터의 입력 주파수보다 N 배 큰 주파수에 로크되도록 한다. 고성능 주파수 분할기는 매우 낮은 잡음 합성기를 발생시키기 위하여 사용된다.
도 6에는 주파수 분할기(115)의 부분에서 사용된 디지털 D-플롭 회로 구조가 도시되어 있다. 비록 도 6에 도시되지 않을지라도, P-채널 및 N-채널 장치들의 인버터(I1, I2, I5, I6)의 크기들은 각각 40/0.35 및 20/0.35이다. P-채널 및 N 채널 장치들의 인버터(I3, I4, I7, I8)의 크기들은 각각 20/0.35 및 10/0.35이다. 당업자는 기술된 회로가 전체 주파수 분할기를 구성하기 위하여 서로와 관련하여 여러번 복제된다는 것은 인식할 수 있다. D-플롭 회로는 비록 일부 D-플롭 회로들이 적절하게 사용될 수 있을지라도 본 발명의 바람직한 실시예에 따라 주파수 분할기(15)를 발생시키기 위하여 3번 복제된다. 디지털 주파수 분할기 구조는 그것이 위상 검출기(120)에 의하여 측정된 주파수 Fref및 F0/N사이의 위상차이들 검출하기 위한 저위상잡음을 제공하기 때문에 바람직하다. 디지털 주파수 분할기 출력신호는 아날로그 구조에서 전류 조정 논리장치를 사용하는 분할기에 비하여 대략 20dB 신호대 잡음비의 장점을 가진다.
전술한 바와같이, 주파수 분할기(115), 기준 발생기(100), 위상 검출기(120) 및 전하 펌프(121)는 조절 회로(30)에 접속된다. 주파수 합성기(115, 100, 120, 121)의 전술한 각 소자들이 디지털 회로이기 때문에, 회로들내의 트랜지스터들의 스위칭은 동일한 기판상의 증폭기(105) 및 다른 감응 회로와 간섭하며 튜너(10)의 전체 성능에 악영향을 미치는 기판상의 주파수 교란등을 유발한다. 당업자는 상기 스위칭에 의하여 발생된 교란이 주파수 합성기(20)의 출력에서 나타나고 결국 튜너(10)의 출력에 영향을 미친다는 것을 이해해야 한다. 상기 주파수 교란들이 동일한 집적 회로기판상에 배치된 증폭기(105)와 간섭하는 것을 방지하기 위하여, 조절회로(30)가 이용된다. 예컨대 도 1B에 기술된 조절기 회로(30)를 이용하면,주파수 분할기(115), 위상 검출기(120) 및 기준 발생기(100)는 결합된 "접속 로드 #1"로서 전압 조절기(112)에 접속되는 반면에, 전하 펌프(121)는 "접속 로드 #2"로서 전압 조절기(119)에 접속된다. 집적 조절기 입력 커패시터(109)를 가진 조절기 회로(30)가 25MHz 비율로 100mA 스위칭 전류들을 발생시키는 고성능 디지털 주파수 분할기(115)에 전력을 공급하기 위하여 사용될때, 모든 스위칭 교란들은 1.0이하의 uVrms로 감쇠된다.
전파 펌프(121)는 주파수 분할기(115) 및 전하 펌프(121)가 서로 간섭하는 것을 추가로 방지하기 위하여 전압 조절기(112) 대신에 제 2 전압 조절기(119)에 의하여 바람직하게 전력이 공급된다. 그러나, 임의의 구조에 대하여, 단지 단일 조절기 입력 커패시터(109)가 요구된다. 두개의 전압 조절기(112, 119)사이의 조절기 입력 커패시터(109)를 공유함으로서, 디지털 주파수 분할기(115) 및 전하 펌프(121)에 의하여 발생된 전체 기판 교란레벨은 조절기 입력 커패시턴스(109)의 주어진 전체량을 위하여 최소화된다.
튜너(10)의 디지털 스위칭 이벤트들과 연관된 기판 교란을 감쇠시키기 위한 조절회로(30)는 능력은 이하의 표 1을 참조로하여 기술된다. 표 1은 입력 신호의 주파수 RFIN및 12.5MHz에서의 디지털 스위칭 이벤트들에 대한 대응 입력 기준 교란레벨을 도시한다. 당업자에게 인식되는 바와같이, 아날로그 시스템들에 대하여, 적어도 -57dBmV에서 모든 의사 제품들을 가지는 것이 바람직하다. 디지털 시스템에 대하여, 비록 특정 레벨에서 낮은 동의가 존재할지라도, -50dbc는 일반적으로적정 목표레벨로서 언급된다. 표 1에 도시된 바와같이, 본 발명을 사용하는 의사 제품들의 값은 적정 레벨 이하이다.
표 1
RFIN(MHz) 입력 기준 의사 레벨(dbmV)
62.5 -70.3
87.5 -76.3
112.5 -69.3
137.5 -68.3
162.5 -66.5
187.5 -68.5
본 발명의 원리들이 특정 장치들과 관련하여 앞서 기술되었을지라도, 전술한 상세한 설명이 단지 예로서만 제시되고 본 발명의 범위를 제한하지 않는다는 것을 명확하게 이해해야 한다.

Claims (39)

  1. 소스전압을 발생시키는 전원에 접속된 입력 및 제 1 회로로드에 접속된 제 1출력을 가진 조절회로에 있어서:
    상기 입력 및 접지에 접속되며, 상기 제 1출력에서 전압변화의 크기를 감소시키는 입력 커패시터와;
    상기 입력 커패시터에 접속되며, 상기 제 1로드에서 미리 결정된 전압을 발생시키는 적어도 제 1 전압 조절기를 포함하며;
    상기 조절회로 및 상기 제 1 회로로드는 단일 집적회로로 통합되는, 조절회로.
  2. 제 1항에 있어서, 상기 제 1출력 및 접지에 접속된 제 1출력 커패시터를 더 포함하는, 조절회로.
  3. 제 2항에 있어서, 상기 입력 커패시터는 박막 산화물 N-채널 트랜지스터인, 조절회로.
  4. 제 3항에 있어서, 정전기 방전 이벤트동안 상기 입력 커패시터가 손상되는 것을 보호하는 보호장치를 더 포함하는, 조절회로.
  5. 제 2항에 있어서, 상기 제 1로드는 단일 스위칭 회로 또는 다중 스위칭 회로들인, 조절회로.
  6. 제 5항에 있어서, 상기 제 2로드는 단일 스위칭 회로 또는 다중 스위칭 회로들인, 조절회로.
  7. 제 2항에 있어서,
    상기 집적회로에 통합된 제 2로드에서 미리 결정된 제 2전압을 발생시키는 제 2전압 조절기로서, 상기 제 2전압 조절기의 입력은 상기 입력 커패시터에 접속되는 상기 제 2전압 조절기와;
    제 2출력 및 접지에 접속된 제 2출력 커패시터로서, 상기 제 2출력은 상기 제 2전압 조절기의 출력이 되는 상기 제 2출력 커패시터를 더 포함하는, 조절회로.
  8. 제 7항에 있어서, 상기 입력 커패시터는 박막 산화물 N-채널 트랜지스터인, 조절회로.
  9. 제 8항에 있어서, 정전기 방전 이벤트동안 상기 입력 커패시터가 손상되는 것을 보호하는 보호 장치를 더 포함하는, 조절회로.
  10. 제 7항에 있어서, 상기 제 1로드는 단일 스위칭 회로 또는 다중 스위칭 회로들인, 조절회로.
  11. 제 10항에 있어서, 상기 제 2로드는 단일 스위칭 회로 또는 다중 스위칭 회로들인, 조절회로.
  12. 단일 기판상에 집적된 광대역 튜너에 있어서:
    광대역 무선주파수(RF) 입력신호를 수신하여 증폭하는 증폭기와;
    채널 선택 및 주파수 변환을 위하여 사용된 로컬 발진기 주파수 신호를 발생시키며, 상기 로컬 발진기 주파수를 분할하여 분할된 주파수를 출력하는 주파수 분할기를 포함하는 주파수 합성기와;
    소스 전압을 발생시키는 전원에 접속된 입력 및 상기 주파수 합성기에 접속된 제 1출력을 가진 조절회로를 포함하며,
    상기 조절회로는, 상기 입력 및 접지에 접속되며, 상기 제 1출력에서 전압변화의 크기를 감소시키는 입력 커패시터와, 상기 입력 커패시터에 접속되며 상기 제 1로드에서 미리 결정된 전압을 발생시키는 적어도 제 1전압 조절기를 포함하는, 광대역 튜너.
  13. 제 12항에 있어서, 상기 로컬 발진기 주파수를 사용하여 상기 입력신호를 미리 결정된 중간 주파수로 주파수 변환하는 혼합기를 더 포함하는, 광대역 튜너.
  14. 제 13항에 있어서, 상기 주파수 합성기는 위상 고정루프 구조로 구현되며,
    상기 주파수 합성기는:
    기준 주파수 신호를 발생시키는 기준 발생기와;
    상기 분할된 주파수 및 상기 기준 주파수사이의 위상차이를 측정하고, 상기 위상 차이에 비례하여 에러신호를 발생시키는 위상 검출기와;
    상기 에러 신호에 응답하여, 충전전류를 발생시키는 충전 펌프와;
    상기 충전 펌프에 응답하여, 상기 충전전류가 감소할때 증가하는 기준전압을 발생시키는 루프 필터와;
    상기 기준 전압에 응답하여 상기 로컬 발진기 주파수를 발생시키는 전압 제어 발진기를 더 포함하는, 광대역 튜너.
  15. 제 14항에 있어서, 상기 증폭기는 저잡음 증폭기인, 광대역 튜너.
  16. 제 15항에 있어서, 상기 주파수 분할기, 상기 위상 검출기, 상기 기준 발생기 및 상기 충전 펌프는 디지털 회로들인, 광대역 튜너.
  17. 제 16항에 있어서, 상기 주파수 분할기는 디지털 D-플롭 구조를 사용하여 구현되는, 광대역 튜너.
  18. 제 17항에 있어서, 상기 조절회로는 상기 제 1출력 및 접지에 접속된 제 1출력 커패시터를 더 포함하는, 광대역 튜너.
  19. 제 18항에 있어서, 상기 입력 커패시터는 박막 산화물 N-채널 트랜지스터인, 광대역 튜너.
  20. 제 19항에 있어서, 상기 조절회로는 정전기 방전 이벤트동안 상기 입력 커패시터가 손상되는 것을 보호하는 보호장치를 더 포함하는, 광대역 튜너.
  21. 제 20항에 있어서, 상기 제 1출력은 또한 상기 주파수 분할기, 상기 위상 검출기, 상기 기준 발생기 및 상기 충전 펌프에 접속되는, 광대역 튜너.
  22. 제 21항에 있어서, 상기 기준 발생기는:
    저주파수에서 신호를 발생시키는 수정 발진기와;
    상기 수정 발진기로부터의 상기 신호를 수신하고 상기 신호를 곱하여 상기 기준 주파수를 발생시키는 기준 분할기를 포함하는, 광대역 튜너.
  23. 제 18항에 있어서, 상기 조절회로는:
    제 2출력에서 미리 결정된 제 2전압을 발생시키고, 입력이 상기 입력 커패시터에 접속된 제 2전압 조절기와;
    제 2 출력 및 접지에 접속된 제 2출력 커패시터를 더 포함하며, 상기 제 2출력은 상기 제 2전압 조절기의 출력인, 광대역 튜너.
  24. 제 23항에 있어서, 상기 입력 커패시터는 박막 산화물 N-채널 트랜지스터인, 광대역 튜너.
  25. 제 24항에 있어서, 상기 조절회로는 정전기 방전 이벤트동안 상기 입력 커패시터가 손상되는 것을 보호하는 보호장치를 더 포함하는, 광대역 튜너.
  26. 제 25항에 있어서, 상기 제 1출력은 상기 주파수 분할기, 상기 위상 검출기 및 상기 기준 발생기에 접속되는, 광대역 튜너.
  27. 제 26항에 있어서, 상기 제 2출력은 상기 충전 펌프에 접속되는, 광대역 튜너.
  28. 제 25항에 있어서, 상기 조절회로는:
    제 2출력에서 미리 결정된 제 2전압을 발생시키며, 입력들이 상기 입력에 접속되는 다수의 전압 조절기와;
    상기 다수의 전압 조절기의 각 조절기의 출력 및 접지에 접속되며, 각각의 출력이 상기 충전펌프, 상기 주파수 분할기, 상기 위상 검출기 또는 상기 기준 발생기에 접속되는 다수의 출력 커패시터들을 포함하는, 광대역 튜너.
  29. 단일 기판상에 집적된 광대역 튜너내의 조절회로에 있어서:
    상기 튜너는 광대역 무선주파수(RF) 입력신호를 수신하여 증폭하는 증폭기와, 채널 선택 및 주파수 변환을 위하여 사용된 로컬 발진기 주파수 신호를 발생시키고 상기 로컬 발진기 주파수를 변화시켜 분할된 주파수를 출력하는 주파수 분할기를 가진 주파수 합성기를 포함하며;
    상기 조절회로는 소스전압을 발생시키는 전원에 접속된 입력 및 상기 주파수 합성기에 접속된 출력을 가지며, 상기 조절회로는 또한, 상기 입력 및 접지에 접속되며, 상기 출력에서 전압변화의 크기를 감소시키는 입력 커패시터와, 상기 입력 커패시터에 접속되며, 상기 출력에서 미리 결정된 전압을 발생시키는 전압 조절기를 포함하는, 조절회로.
  30. 제 29항에 있어서, 상기 튜너는 상기 로컬 발진기 주파수를 사용하여 상기 입력신호를 미리 결정된 중간 주파수로 주파수 변환하는 혼합기를 더 포함하는, 조절회로.
  31. 제 30항에 있어서, 상기 주파수 합성기는 위상 고정루프 구조로 구현되며;
    상기 주파수 합성기는:
    기준 주파수 신호를 발생시키는 기준 발생기와;
    상기 분할된 주파수 및 상기 기준 주파수사이의 위상차이를 측정하며,상기 위상 차이에 비례하여 에러 신호를 발생시키는 위상 검출기와;
    상기 에러신호에 응답하여, 충전전류를 발생시키는 충전 펌프와;
    상기 충전 펌프에 응답하여, 상기 충전전류가 감소할때 증가하는 기준전압을 발생시키는 루프 필터와;
    상기 기준전압에 응답하여, 상기 로컬 발진기 주파수를 발생시키는 전압 제어 발진기를 더 포함하는, 조절회로.
  32. 제 31항에 있어서, 상기 증폭기는 저잡음 증폭기인, 조절회로.
  33. 제 32항에 있어서, 상기 주파수 분할기, 상기 위상 검출기, 상기 기준 발생기 및 상기 충전 펌프는 디지털 회로들인, 조절회로.
  34. 제 33항에 있어서, 상기 주파수 분할기는 디지털 D-플롭 구조를 사용하여 구현되는, 조절회로.
  35. 제 34항에 있어서, 상기 기준 발생기는:
    저주파수로 신호를 발생시키는 수정 발진기와;
    상기 수정 발진기로부터 상기 신호를 수신하고 상기 신호를 곱하여 상기 기준신호를 발생시키는 기준 분할기를 포함하는, 조절회로.
  36. 제 35항에 있어서, 상기 출력 및 접지에 접속된 출력 커패시터를 더 포함하는, 조절회로.
  37. 제 36항에 있어서, 상기 입력 커패시터는 박막 산화물 N-채널 트랜지스터인, 조절회로.
  38. 제 37항에 있어서, 정전기 방전 이벤트동안 상기 입력 커패시터가 손상되는 것을 보호하는 보호장치를 더 포함하는, 조절회로.
  39. 제 38항에 있어서, 상기 전압 조절기 출력은 상기 주파수 분할기, 상기 충전 펌프, 상기 위상 검출기 및 상기 기준 발생기에 접속되는, 조절회로.
KR1020047003242A 2001-09-04 2002-08-23 기판 과도현상을 억제하기 위한 고성능 집적회로 조절기 KR100958043B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/946,010 2001-09-04
US09/946,010 US6920316B2 (en) 2001-09-04 2001-09-04 High performance integrated circuit regulator with substrate transient suppression
PCT/US2002/027073 WO2003021637A2 (en) 2001-09-04 2002-08-23 A high performance integrated circuit regulator with substrate transient suppression

Publications (2)

Publication Number Publication Date
KR20040044538A true KR20040044538A (ko) 2004-05-28
KR100958043B1 KR100958043B1 (ko) 2010-05-17

Family

ID=25483827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003242A KR100958043B1 (ko) 2001-09-04 2002-08-23 기판 과도현상을 억제하기 위한 고성능 집적회로 조절기

Country Status (7)

Country Link
US (1) US6920316B2 (ko)
EP (1) EP1436826A4 (ko)
JP (1) JP4276537B2 (ko)
KR (1) KR100958043B1 (ko)
CN (1) CN1559025A (ko)
AU (1) AU2002331722A1 (ko)
WO (1) WO2003021637A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187913B1 (en) * 2002-01-25 2007-03-06 Sige Semiconductor Inc. Integrated circuit tuner with broad tuning range
US6984301B2 (en) 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
US20080111646A1 (en) * 2006-10-24 2008-05-15 Rajendran Nair Regulated supply phase locked loop
JP5051112B2 (ja) * 2008-12-05 2012-10-17 富士通株式会社 電圧変動量算出方法及びシステム並びにコンデンサ実装形態決定方法及びシステム
BRPI0900948A2 (pt) * 2009-04-16 2010-12-28 Whirlpool Sa sistema de controle de chave eletrÈnica e método de acionamento de chave eletrÈnica
US20120008241A1 (en) * 2010-07-06 2012-01-12 Panasonic Semiconductor Asia Pte., Ltd. Esd protection circuit and method
US8810975B2 (en) * 2010-07-17 2014-08-19 Lsi Corporation Input capacitor protection circuit
KR101878883B1 (ko) * 2011-10-14 2018-07-17 삼성전자주식회사 무선 통신 시스템에서 송수신 동작을 제어하기 위한 장치 및 방법
US9672986B2 (en) * 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
JP6523006B2 (ja) * 2015-03-26 2019-05-29 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168442A (en) * 1975-07-18 1979-09-18 Tokyo Shibaura Electric Co., Ltd. CMOS FET device with abnormal current flow prevention
US4112377A (en) * 1976-01-14 1978-09-05 Tanner Electronic Systems Technology C. B. converter
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
US4477919A (en) * 1981-04-06 1984-10-16 Motorola, Inc. Range control circuit for counter to be used in a frequency synthesizer
US5266821A (en) * 1988-05-31 1993-11-30 Micron Technology, Inc. Chip decoupling capacitor
JP2869791B2 (ja) * 1988-08-31 1999-03-10 株式会社日立製作所 半導体集積回路装置およびそれを応用した電子装置
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5563501A (en) 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
DE19614979C2 (de) * 1995-04-20 2001-05-17 Fujitsu Ltd Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation
US5613229A (en) 1995-05-17 1997-03-18 Motorola, Inc. Voltage and current mode power regulator
US5712555A (en) * 1996-02-13 1998-01-27 Hughes Electronics Voltage regulation for access cards
US5822200A (en) * 1997-04-21 1998-10-13 Nt International, Inc. Low level, high efficiency DC/DC converter
KR20000008974A (ko) * 1998-07-20 2000-02-15 구자홍 모노튜너를 이용한 음성다중방송용 수신장치
US6486795B1 (en) * 1998-07-31 2002-11-26 The Chamberlain Group, Inc. Universal transmitter
US6271651B1 (en) 2000-04-20 2001-08-07 Volterra Semiconductor Corporation Inductor shorting switch for a switching voltage regulator
US6888580B2 (en) * 2001-02-27 2005-05-03 Ati Technologies Inc. Integrated single and dual television tuner having improved fine tuning
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources

Also Published As

Publication number Publication date
CN1559025A (zh) 2004-12-29
US20030050026A1 (en) 2003-03-13
JP2005502249A (ja) 2005-01-20
EP1436826A4 (en) 2004-10-13
JP4276537B2 (ja) 2009-06-10
EP1436826A2 (en) 2004-07-14
US6920316B2 (en) 2005-07-19
WO2003021637A2 (en) 2003-03-13
WO2003021637A3 (en) 2003-07-31
AU2002331722A1 (en) 2003-03-18
KR100958043B1 (ko) 2010-05-17

Similar Documents

Publication Publication Date Title
US7528666B2 (en) Apparatus and method for phase lock loop gain control using unit current sources
JP5447672B2 (ja) 発振器回路および無線デバイス
US6600897B1 (en) Satellite-broadcasting receiving converter with a plurality of output terminals
Connell et al. A cmos broadband tuner IC
EP0385181B1 (en) Tuner station selecting apparatus
KR100958043B1 (ko) 기판 과도현상을 억제하기 위한 고성능 집적회로 조절기
US6658239B1 (en) Fully integrated ALL-CMOS AM transmitter with automatic antenna tuning
US6157821A (en) Voltage step up for a low voltage frequency synthesizer architecture
US4977613A (en) Fine tuning frequency synthesizer with feedback loop for frequency control systems
US5126694A (en) Phase locked oscillator
GB2367961A (en) Phase-locked loop circuit
US6724273B1 (en) Filter circuitry for voltage controlled oscillator
US6714091B2 (en) VCO with programmable output power
US20070075786A1 (en) Suppressing noise in a frequency synthesizer
US5939924A (en) Integrating circuit having high time constant, low bandwidth feedback loop arrangements
EP4345569A1 (en) Gate driver for a low dropout voltage regulator
CN116743157A (zh) 一种锁相环电路及电子设备
JPH03248632A (ja) 局部発振回路
JPH11312973A (ja) Ａｐｃ回路

Legal Events

Date Code Title Description
AMND Amendment
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 9