CN1510543A - 在微电路中限制电流变化所感应的电压变化的方法和设备 - Google Patents
在微电路中限制电流变化所感应的电压变化的方法和设备 Download PDFInfo
- Publication number
- CN1510543A CN1510543A CNA2003101182352A CN200310118235A CN1510543A CN 1510543 A CN1510543 A CN 1510543A CN A2003101182352 A CNA2003101182352 A CN A2003101182352A CN 200310118235 A CN200310118235 A CN 200310118235A CN 1510543 A CN1510543 A CN 1510543A
- Authority
- CN
- China
- Prior art keywords
- current
- signal
- clock
- equipment
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种对电流变化感应的电压变化进行补偿的方法和设备。在一个实施例中,耦合到指令流水线的数字节流单元可以产生补偿电流信号,然后该补偿电流信号可以引起假负载消耗补偿电流。在另一实施例中,计数器可以响应于时钟频率变化而产生斜坡电流信号,然后该斜坡电流信号可以引起假负载消耗对应于斜坡电流信号的电流。
Description
技术领域
本发明一般地涉及微处理器系统,更具体地说,本发明涉及能够解除选择某些处理器电路或降低某些处理器电路的功率的微处理器系统。
背景技术
许多现代微处理器使用多执行单元。在许多工作情况下,在给定时刻并不是所有的这些单元都在进行工作。因此,许多设计准许关断这些单元的电源,而其它设计准许它们进入降低的功率状态。电路的其它部分,诸如某些种类的存储器,当不处理读取或写入操作时可以仅消耗较少的功率。在其它例子中,当不需要时,可以关断高速缓冲存储器(cache)和其它存储器的各个部分。这些技术可以用于降低电池供电和其它有限供电应用的总的功率消耗。
接通和关断各种电路元件可以导致问题产生。诸如电压尖峰和电压陡降(droop)的电源电压变化可能由电源电流关于时间的变化率(di/dt)感应出来。因此,用于预见动态关断未用电路元件的热管理策略可能产生关于电源电压稳定性的新问题。
现代芯片设计包括紧密地封装在一起的很多电路元件。这一增加了的密度产生热量的热点(hot spot)。除了上面提到的总的保护之外,热量的热点的存在是关断电路的某些部分的电源的另一原因。由电源电流关于时间的变化率所感应的电源电压变化的存在,诸如电压尖峰和电压陡降,对于这些增加了密度的设计来说更是一个要讨论的问题。
发明内容
因此,本发明的目的在于提供一种用于限制由于电流变化而引起的电压变化的设备、方法和系统。
本发明提供了一种设备,包括:流水线控制电路,用于使执行单元在流水线中有效;数字节流单元,用于耦合到所述流水线控制电路以产生补偿电流信号;以及假负载电路,用于耦合到所述补偿电流信号以消耗对应于所述补偿电流信号的电流。
本发明还提供了一种设备,包括:第一计数器,用于响应时钟切换有效信号和时钟切换类型信号,以产生斜坡电流信号;以及假负载电路,用于耦合到所述斜坡电流信号以消耗对应于所述斜坡电流信号的电流。
而且,本发明还提供了一种设备,包括:流水线控制电路,用于使执行单元在流水线中有效;数字节流单元,用于耦合到所述流水线控制电路以产生补偿电流信号;第一计数器,用于响应时钟切换有效信号和时钟切换类型信号,以产生斜坡电流信号;以及假负载电路,用于耦合到所述补偿电流信号和所述斜坡电流信号。
本发明还公开了一种方法,包括:确定哪些执行单元在流水线中未使用;确定补偿电流;以及在假负载中消耗所述补偿电流。
而且,本发明还公开了一种方法,包括:接收频移有效;确定频移是从低到高还是从高到低;如果是从高到低,则设定补偿电流为初值,然后经过第一时间周期,将所述补偿电流减小到零;以及如果是从低到高,则禁止所述频移,设定所述补偿电流为零,然后经过第二时间周期,将所述补偿电流增加到所述初值,然后准许所述频移。
本发明还公开了一种系统,包括:流水线控制电路,用于使执行单元在流水线中有效;数字节流单元,用于耦合到所述流水线控制电路以产生补偿电流信号;假负载电路,用于耦合到所述补偿电流信号以消耗对应于所述补偿电流信号的电流;以及交流电源,用于耦合到所述假负载电路以供应所述电流。
本发明还公开了一种系统,包括:第一计数器,用于响应时钟切换有效信号和时钟切换类型信号,以产生斜坡电流信号;假负载电路,用于耦合到所述斜坡电流信号以消耗对应于所述斜坡电流信号的电流;以及交流电源,用于耦合到所述假负载电路以供应所述电流。
附图说明
在附图中,以示例的方式而不是以限制的方式图示说明了本发明,并且附图中相同的参考号码表示相似的元件,其中:
图1A是根据一个实施例的在计算机系统中的硬件图;
图1B是根据一个实施例的在电路中的电流消耗图;
图2是根据本发明的一个实施例的数字节流单元的示意图;
图3是根据本发明的一个实施例的在时钟切换边界处的电流消耗图;
图4是根据本发明的一个实施例的时钟斜坡单元的示意图;
图5是根据本发明的一个实施例的所结合的数字节流单元与时钟斜坡单元的示意图;
图6A是根据本发明的一个实施例的假负载电路元件;
图6B是根据本发明的另一实施例的假负载电路元件;
图7是根据本发明的一个实施例的确定补偿电流的流程图;
图8是根据本发明的另一实施例的确定补偿电流的流程图。
具体实施方式
下面的公开内容描述了用于减轻在微处理器系统中电源电流变化所感应的电压摆动的技术。在下面的描述中,为了提供对本发明更全面的理解,提到了大量具体细节,诸如逻辑实现、软件模块分配、总线信令技术以及操作细节。然而,本领域的技术人员应当理解,可以在没有这些具体细节的条件下实施本发明。在其它实例中,为了不混淆本发明,并没有详细示出控制结构、门级电路和全部软件指令序列。本领域的普通技术人员利用所包括的描述,能够实现适当的功能而不用做过多的实验。本发明以微处理器系统中的硬件形式公开,然而,本发明还可以以诸如数字信号处理器、小型机或大型机的其它形式的处理器实现。
现在参考图1A,根据一个实施例,示出了在计算机系统100中的硬件图。计算机系统100包括直接或间接安装于载体基板(carrier substrate)102上的微电路104。在一个实施例中,微电路104可以是集成电路,例如微处理器或数字信号处理器。在一个实施例中,载体基板102可以是母板(motherboard)或子板(daughterboard)。
微电路104从电源120得到所需的供应电流。电源120可以是交流(AC)输入电源或直流(DC)输入电源。供应电流到微电路104的路径可以包括通过插头110和插座112连接到载体基板102的迹线(trace)的外部电缆114。靠近微电路104的旁路电容108的安置减轻了由于通常较长期的电流变化导致的供应电压的变化。
在微电路104中由电流消耗产生的热量需要由排热器件106来排除。在多个实施例中,排热器件106可以是具有或不具有冷却风扇的散热器或热管。
现在参考图1B,根据一个实施例,示出了在电路中的电流消耗图。在其它实施例中,供应电流消耗的分配可以有很大不同。在一个实施例中,图1 B的电路是微处理器,其包括多个执行单元,例如浮点单元(FPU)、整数执行单元(IEU)和多媒体单元(MMU)。
标有“最大”的左条示出了当微处理器中的所有电路正常工作时,功率消耗的典型分配。标有“空闲”的右条示出了当在微处理器中能够在功率降低或电源关断模式下工作的所有电路在那些模式下工作时,功率消耗的典型分配。在一些实施例中,当在空闲模式下工作时,与最大模式相比较,总的功率消耗可以降低大约1/3。这种功率消耗的降低可以减轻诸如热点的温度影响,但是反过来,可能导致由供应电流的快速降低引起的电压陡降。
在图1B的示例中,某些功率消耗的分配在最大模式和空闲模式之间并没有很大的变化。示例是基板反偏泄漏电流(“泄漏”)、时钟配给电流(“clk”)和MMU电流(“MMU”)。然而,某些电路在功率消耗方面在最大模式和空闲模式之间可以有很大的差异。这些电路的示例是FPU电流(“FPU”)、IEU电流(“IEU”)和在各个级别的高速缓冲存储器中消耗的电流的合计(“高速缓冲存储器”)。
在微电路中,从最大模式转移到空闲模式时总的电流消耗的变化对局部电容来说太大而无法补偿,因此产生电压尖峰或陡降。为此,可以使用被称为“泄放率阈值(bleedrate threshold)”的一种来源于经验的阈值。该泄放率阈值可以认为是这样的阈值,高于该阈值的电流消耗可以被认为是在安全工作范围。换句话说,如果电流没有跌落到泄放率阈值以下,则电源电流的时间变化率通常不会感应能够引起数据误差的电压变化。图1B示出了典型的泄放率阈值。在一个实施例中,泄放率阈值可以由建模软件确定,在其它实施例中,泄放率阈值可以由经验性的测量确定。
现在参考图2,根据本发明的一个实施例,示出了数字节流单元210的示意图。在图2的实施例中,用于对执行单元292、294、296的被无效进行补偿的补偿电源电流由数字节流单元210所确定,并在可以称为远程自动活动发生器(remote automatic activity generator,RAAG)270的假负载中消耗。在其它实施例中,确定了用于对微电路内诸如高速缓冲存储器之类的其它电路的被无效进行补偿的补偿电流,并将其消耗在假负载中。在每种情况下,补偿电流都减轻在工作电路中的电流变化以减轻随之而来的电压尖峰或陡降。
微处理器的流水线(pipeline)290可以包括几个执行单元292、294、296。这些执行单元除了其它种类的执行单元之外还可以包括FPU、IEU和MMU。在一些实施例中,对于每一种类可以存在多于一个的执行单元。在一个实施例中,通过由流水线控制电路280控制的一组时钟门282、284、286供应或拒绝供应时钟信号,使相应的执行单元292、294、296有效或无效。时钟门282、284、286中的每一个都可以各自发送逻辑信号到权重逻辑电路212、214、216中,每个权重逻辑电路包含一个权重。在不同的实施例中,逻辑电路可以是现场可编程逻辑阵列(FPLA)、寄存器或许多其它种类的逻辑电路。在权重逻辑电路212、214、216中的权重可以对应于在相应的执行单元中在工作模式与无效或待机(standby)模式之间的电流消耗的差异。在一些实施例中,每个执行单元对应于在不同工作参数下的电流消耗的差异可以有多个权重。这些不同的工作参数可以由在多个供应电压之间的切换所引起。
当执行单元292、294、296处于它们的无效或待机模式时,相应的权重逻辑电路212、214、216可以将它们的权重供应给加法器电路220。然后,加法器电路220的输出260可以对应于处于无效或待机模式的几个执行单元所降低的电流的总量。在一些实施例中,在加法器电路228中进行第二加法运算之前,乘法器222可以对输出260做乘法,以正则化输出260或者将输出260乘以(premultiply)负一。在其它实施例中,加法器电路220的输出260可以直接供应给加法器电路228。
泄放率阈值逻辑电路230可以用于存储泄放率阈值的值。在不同实施例中,该逻辑电路可以是现场可编程逻辑阵列(FPLA)、寄存器或许多其它种类的逻辑电路。在一个实施例中,泄放率阈值的值可以是100%的电流减去图1B中的泄放率阈值。这将对应于从所消耗的最大电流中最大的安全的电流降低。在某些实施例中,可以增加泄放率阈值的值以补偿在除执行单元之外的电路中的电流变化。在一个实施例中,该泄放率阈值的值可以被加到加法器电路220的输出260的反值(inverse)上。在其它实施例中,泄放率阈值的值可以从加法器电路220的直接输出260中减去。
通常,在加法器电路228中的加法结果对应于低于泄放率阈值的电流量,其可归因于执行单元292、294、296。在加法器电路228中的加法结果是给定时间点上的即时测量结果。因此,为了补偿历经较长时间周期的电流的变化,在加法器电路228中的加法结果可以在累加器236中做时间平均。累加器236可以使供应电流的短期变化平均。单位时间内的电流单位是电荷单位。在累加器236中的时间平均的结果可以在比较器248中与在电荷阈值逻辑电路238中存储的电荷阈值的值相比较。在一些实施例中,电荷阈值的值可以对应于微处理器的封装电容中所能存储的电荷。在不同实施例中,所述的逻辑电路可以是现场可编程逻辑阵列(FPLA)、寄存器或许多其它种类的逻辑电路。
比较器248的输出通常可以认为是用来代表由电流变化的时间平均而引起的电荷变化是否可以被由微处理器的封装形成的电容所能存储的电荷所补偿。在一个实施例中,比较器248的输出可以用作计数器的递增/递减信号。另外,当暂停逻辑242发信号告知比较器248正在进行系统暂停时,可以迫使该递增/递减信号进入递减状态。递增/递减信号对RAAG计数器258进行递增或递减操作所用的频率可以由模数为2n的选择器250设定,其中n值可以由机器状态寄存器252设定。
当如上所述进行递增和递减时,RAAG计数器258可以向RAAG 270发送补偿电流信号264,这可以引起RAAG 270消耗补偿电流。该补偿电流由时间平均处理得出,可以防止电压陡降,并且与引导RAAG消耗对应于多个执行单元292、294、296的消耗变化的即时电流相比,还可以消耗较少的电流。
在某些实施例中,通过一个或多个权重逻辑电路218,可以将补偿电流信号264反馈到加法器220。权重逻辑电路218中的权重可以对应于RAAG 270当由相应的补偿电流信号264驱动时所耗散的电流。补偿电流信号264的反馈可以有助于其稳定性。
现在参考图3,根据本发明的一个实施例,示出了在时钟切换边界处的电流消耗图。在某些实施例中,可以降低系统时钟频率和电源电压以进入微处理器或其它电路的低功率(low-power)消耗状态。在下面的讨论中,我们会提到高频时钟、低频时钟、高供应电压和低供应电压。然而,在其它实施例中,可以有另外的时钟和供应电压而不是时钟和电压各只有两个。
高频时钟常常不会在低供应电压下顺利地工作,所以通常在从高频时钟到低频时钟的转变之后,应进行到低供应电压的转变。类似地,通常在转变到高供应电压之后,应进行从低频时钟到高频时钟的转变。与时钟转变相比,供应电压的变化通常需要长的时间。在一些实施例中,在几百毫秒的时间段内发生供应电压的变化,所以电流变化率较小。在这些实施例中,供应电压的变化不会引起明显的供应电压尖峰或陡降。
然而,时钟频率的变化可以在几个时钟周期上发生,因此电流变化率可能较大。为了减轻由此引起的供应电压尖峰或陡降,在一个实施例中,接通了诸如图2中的RAAG 270的一组假负载,以补偿由于时钟频率的变化引起的电流的突变。考虑时间周期310,其中图3中的时间周期可以对应于一个系统时钟周期或多个时钟周期。在时间周期310期间,在高频时钟下工作的电路消耗供应电流I2302。在时间周期312处发生到低频时钟的转变,其中在低频时钟下工作的电路消耗供应电流I1304。
在一个实施例中,在时间周期314期间,向RAAG供应斜坡(ramp)电流信号,使得RAAG消耗对应于初值(I2-I1)的电流的量。如此,在时间周期310和312中,总供应电流基本保持相同。在之后的时间周期314处,降低供应到RAAG的斜坡电流信号,RAAG消耗稍微小些的量的电流。斜坡电流信号继续引起RAAG消耗逐渐减少的量的电流,直到在时间周期318处,RAAG不再消耗电流。供应电流历经多个时间周期的从值I2到I1的斜坡下降可以降低供应电压尖峰和陡降的潜在可能。在斜坡下降之后,在时间周期320,可以启动从高供应电压到低供应电压的转变。
在更久以后的时间周期330,从低供应电压到高供应电压的转变可以在时间周期330完成。在时间周期350,可以确定启动从低时钟频率到高时钟频率的切换。为了减轻该频率变化和由此产生的供应电流变化的影响,在一个实施例中,从低时钟频率到高时钟频率的转变被延迟到时间周期364。在此过渡期间,在时间周期352开始向RAAG供应斜坡电流信号。在时间周期352,斜坡电流信号可以引起RAAG消耗零或另一小量的电流。斜坡电流信号继续引起RAAG消耗逐渐增加的量的电流,直到在时间周期362处,RAAG消耗前述例子中的初值(I2-I1)。然后在时间周期364中,斜坡电流信号关断通往RAAG的所有电流,同时准许所延迟的从低时钟频率到高时钟频率的转变。
现在参考图4,根据本发明的一个实施例,示出了时钟斜坡单元410的示意图。如上文结合图3所述,时钟斜坡单元410可以用于产生斜坡电流信号以驱动诸如RAAG 440的假负载。
时间周期的长度可以由延迟计数器414设定。在一个实施例中,延迟计数器414自由运转并且由系统时钟驱动。延迟计数器414的m个输出可以由模数为2n的选择器416选择,该选择器的输出是延迟计数器414的输出的m位(bit)中的一位。如此,模数为2n的选择器416的输出是时钟,该时钟频率可以是系统时钟的一倍、系统时钟的1/2,系统时钟的1/4、直到系统时钟的1/2m倍。所选择的值n可以由翻转(roll over)机器状态寄存器418供应给模数为2n的选择器416。如此,时钟切换计数器420由时间周期可以依执行者的指示来设定的时钟驱动。在其它实施例中,可以用不同的频率组来驱动时钟切换计数器420。
在一个实施例中,在时钟斜坡单元410的外部可以有频移模块430。频移模块430可以产生信号,用于指示希望何时发生频移以及该频移是从高到低转变还是从低到高转变。在图4的实施例中,SW有效(enable)信号432可以指示出频移模块430希望转变时钟频率,并且SW类型信号434可以指示出该转变是从高到低转变还是从低到高转变。在其它实施例中,可以使用其它的信号配置。
当即将发生从高时钟频率到低时钟频率的转变时,SW有效信号432可以发信号将此告知时钟切换计数器420。因为SW类型信号434传送了该转变将是从高时钟频率到低时钟频率的信息,所以时钟切换计数器420知道SW有效信号432确实会发信号告知转变。因此,时钟切换计数器420重置到在初值机器状态寄存器422中存储的初值。在一个实施例中,初值可以是对应于图3的电流水平(I2-I1)的差的数值。在此第一时间周期处,斜坡电流信号438的值将对应于该初值。
在来自模数为2n的选择器416的每个时钟转变期间,时钟切换计数器420中的计数递减一个单位,并且由此斜坡电流信号438也递减一个单位。如此,RAAG可以由近似地消耗(I2-I1)电流开始,并且可以逐渐斜坡下降到没有电流。
当即将发生从低时钟频率到高时钟频率的转变时,SW有效信号432可以发信号将此告知时钟切换计数器420。然而,因为SW类型信号434传送了该转变将是从低时钟频率到高时钟频率的信息,所以时钟切换计数器420知道SW有效信号432不会发信号告知实际的转变。在一个从低时钟频率到高时钟频率的转变中,真正的转变时间可以延迟到RAAG电流已经斜坡上升到对应于初值的值之后。所以在这种情况下,时钟切换计数器420重置到零。在此第一时间周期处,斜坡电流信号438的值将近似对应于零电流。
在来自模数为2n的选择器416的每个时钟转变期间,时钟切换计数器420中的计数都递增,并且由此斜坡电流信号438也递增。如此,RAAG可以由近似地消耗零电流开始,并且可以逐渐斜坡上升到近似(I2-I1)的电流。在时钟切换计数器420达到由初值机器状态寄存器422供应的初值之后,在来自模数为2n的选择器416的下一时钟转变处,时钟切换计数器420可以重置为零。在斜坡电流信号438上的此转变可以由频移模块430接收,并被用于准许发生所延迟的从低时钟频率到高时钟频率的转变。
现在参考图5,根据本发明的一个实施例,示出了用于假负载的所结合的数字节流单元510与时钟斜坡单元520驱动器的示意图。在一个实施例中,数字节流单元510和时钟斜坡单元520通常可以分别与图2中的数字节流单元210和图4中的时钟斜坡单元410相类似。
来自数字节流单元510的补余电流信号512和来自时钟斜坡单元520的斜坡电流信号522可以在加法器530中相加到一起,以形成合计输出532。在一个实施例中,该合计输出532可以被直接供应到假负载电路。然而,在图5的实施例中,最好可以将合计输出532在译码器540中译码。译码器540可以驱动多个独立的假负载电路元件(DLCE)552到580。在一个实施例中,DLCE可以位于处理器核心电路的外围,以减轻由于热点而产生的热效应。在一个实施例中,有15个假负载电路元件,对应于4位的合计输出532,但是在其它实施例中,假负载电路元件的数目可以改变。译码器540可以根据下面表I中的二进制条目进行映射:
表I
合计输出 独立DLCE的驱动
0000 000000000000000
0001 000000000000001
0010 000000000000011
0011 000000000000111
0100 000000000001111
0101 000000000011111
0110 000000000111111
0111 000000001111111
1000 000000011111111
1001 000000111111111
1010 000001111111111
1011 000011111111111
1100 000111111111111
1101 001111111111111
1110 011111111111111
1111 111111111111111
当数字节流单元或时钟斜坡单元的输出变化时,表I中示出的映射可以减少DLCE接通和关断的转变的次数,并且因此降低小电流尖峰和由此引起的供应电压尖峰或陡降。
现在参考图6A,根据本发明的一个实施例,示出了假负载电路元件600。当DLCE驱动输入602有效时,逻辑门604和反相器606、608形成振荡器电路。电容器610、612、614可以用于调整振荡频率,并且由此调整由逻辑门604和反相器606、608消耗的供应电流的量。在某些实施例中,可以构造假负载电路元件600以减小由过程变化引起的改变。逻辑门604和反相器606、608通常将跟踪过程变化。电容器610、612、614可以用较薄的交叠的金属指状物(metal finger)制造,以帮助它们跟踪过程变化。
现在参考图6B,根据本发明的另一实施例,示出了假负载电路元件650。在图6B的实施例中,晶体管656被连接到供应电压和系统接地之间。当逻辑门654驱动晶体管656的器件门时,晶体管656可以输运电流,并且因此可以作为假负载。在一个实施例中,DLCE 650可以用于两个目的。逻辑门654可以接收来自过电压检测器信号的输入和来自DLCE驱动电路的DLCE驱动信号,例如数字节流单元或时钟斜坡单元。当过电压检测器检测到电压尖峰时,它可以向逻辑门654发送过电压检测器信号,接通晶体管656,并且因此帮助减小电压尖峰。当DLCE驱动电路需要电流消耗时,它可以向逻辑门654发送DLCE驱动信号,接通晶体管656。
现在参考图7,根据本发明的一个实施例,示出了确定补偿电流的流程图。图7中的实施例在块714中由确定执行单元的使用开始。在一个实施例中,未使用的执行单元由一个电路来确定,该电路拒绝那些未使用的执行单元使用时钟。然后在块718中,每种类型的这样的未使用的执行单元的数量与每种类型相应的权重相乘,其中,权重代表在工作情况下相应的执行单元中的一个会消耗多少电流。(在其它实施例中,权重可以代表在工作模式和待机模式下所消耗的电流的差。)
在块722中,加权后的值相加在一起以形成输出,该输出代表在当所有执行单元工作时的电流与当所提到的执行单元被关断或在待机状态时的电流之间的差。然后在块726中,从泄放率阈值中减去该输出,该泄放率阈值可以是上文结合图2讨论的泄放率阈值中的一个。来自块726的结果接着可以在块730中累加,以形成块726中的减法运算的结果的时间平均值。
然后,块730的时间平均值可以与电荷阈值相比较,其中,在一个实施例中,该电荷阈值可以是上文结合图2讨论的电荷阈值。然后在块738中,取决于在块734中进行的比较的结果,可以将RAAG计数器递增或递减。由此引起的RAAG计数器的输出可以用作补偿电流的确定。在块742中,该输出可以作为驱动信号发送到RAAG。
现在参考图8,根据本发明的另一实施例,示出了确定补偿电流的流程图。在块810中开始,当在块814中接收了频移有效信号时开始处理。然后在块818中,一个翻转值被加载到选择器以设定更新时钟速率,在某些实施例中该时钟速率可以取决于系统时钟速率或者自由运转的时钟速率。在其它实施例中,所述的更新时钟速率可以在其它时间及以其它方式设定。
在判定块822中,该处理确定即将发生的频移是否是从低到高的频移。如果是,则在块826中,将禁止即将发生的从低到高的频移。然后在块830中,可以将零值加载到时钟切换计数器。在一个实施例中,该零值可以是数字上的零。在其它实施例中,可以使用接近于零的很小数值。然后,时钟切换计数器的输出可以驱动假负载,形成补偿电流的开始。然后,当发生了在更新速率处的时钟转变时,在块834中,时钟切换计数器可以递增。每次时钟切换计数器递增,补偿电流都会增加。
在判定块838中,确定时钟切换计数器是否已经递增到初值。在一个实施例中,初值可以是上文结合图3的讨论所确定的初值。如果不是,则处理返回到块834。然而,如果时钟切换计数器已经递增到初值,则在块842中可以准许所禁止的从低到高的频移,并且基本在同一时刻,时钟切换计数器可以重置为零。如此,由从低到高的频移产生的电流增加可以被在假负载中的补偿电流的降低所抵消。然后处理返回到块814以等待另一频移有效信号。
然而,如果在判定块822中,处理确定即将发生的频移不是从低到高的频移,则在块850中准许发生从高到低的频移。然后在块854中,加载初值到时钟切换计数器中。在一个实施例中,初值可以是上文结合图2的讨论所确定的初值。同样,时钟切换计数器的输出可以驱动假负载,形成补偿电流的开始。然后,当发生在更新的速率处的时钟转变时,在块858中时钟切换计数器可以递减。每次时钟切换计数器递减,补偿电流都会减小。
在判定块862中,确定时钟切换计数器是否已经递减到零值。如果没有,则处理返回到块858。然而,如果时钟切换计数器已经递减到零值,则处理可以返回到块814以等待另一频移有效信号。
在前面的说明书中,参考其具体的示例性实施例已经详细描述了本发明。然而很明显,可以对其进行各种修改和变化而不会背离如所附权利要求提出的本发明的精神和范围。因此,本说明书及附图是作为说明性的而不是限制性的。
Claims (37)
1.一种设备,包括:
流水线控制电路,用于使执行单元在流水线中有效;
数字节流单元,耦合到所述流水线控制电路以产生补偿电流信号;以及
假负载电路,耦合到所述补偿电流信号以消耗对应于所述补偿电流信号的电流。
2.如权利要求1所述的设备,其中所述数字节流单元包括含有电流权重的第一逻辑,所述电流权重对应于所述执行单元在有效时消耗的电流。
3.如权利要求2所述的设备,其中所述数字节流单元在所述执行单元无效时将对应于所述执行单元的所述电流权重相加,并且与第一阈值的值相比较,给出第一结果。
4.如权利要求3所述的设备,还包括累加器,用于对所述第一结果进行时间平均以产生第二结果。
5.如权利要求4所述的设备,还包括比较器,用于比较所述第二结果与第二阈值,以产生递增/递减信号。
6.如权利要求5所述的设备,还包括计数器,用于接收所述递增/递减信号。
7.如权利要求6所述的设备,其中所述计数器输出所述补偿电流信号。
8.如权利要求6所述的设备,其中所述计数器以选择器给定的速率递增或递减。
9.如权利要求3所述的设备,还包括第二逻辑,用于含有对应于所述补偿电流信号的补偿权重。
10.如权利要求9所述的设备,其中所述第一结果由所述补偿权重修正。
11.如权利要求1所述的设备,其中所述假负载包括假负载元件,所述假负载元件可以响应于所述补偿电流信号而接通。
12.一种设备,包括:
第一计数器,响应时钟切换有效信号和时钟切换类型信号,以产生斜坡电流信号;以及
假负载电路,耦合到所述斜坡电流信号以消耗对应于所述斜坡电流信号的电流。
13.如权利要求12所述的设备,其中当所述时钟切换类型信号指示从低频到高频的切换时,所述第一计数器响应于所述时钟切换有效信号,将值设定为零。
14.如权利要求13所述的设备,其中所述第一计数器延迟所述从低频到高频的切换。
15.如权利要求12所述的设备,其中当所述时钟切换类型信号指示从高频到低频的切换时,所述第一计数器响应于所述时钟切换有效信号,将值设定为初值。
16.如权利要求15所述的设备,其中所述初值对应于低频电流消耗与高频电流消耗之间的差。
17.如权利要求12所述的设备,其中所述第一计数器由第二计数器计时。
18.一种设备,包括:
流水线控制电路,用于使执行单元在流水线中有效;
数字节流单元,耦合到所述流水线控制电路以产生补偿电流信号;
第一计数器,响应时钟切换有效信号和时钟切换类型信号,以产生斜坡电流信号;以及
假负载电路,耦合到所述补偿电流信号和所述斜坡电流信号。
19.如权利要求17所述的设备,还包括加法器,用于将所述补偿电流信号与所述斜坡电流信号相加以形成复合电流信号。
20.如权利要求19所述的设备,还包括译码器,用于将所述复合电流信号映射到所述假负载电路的假负载电路元件上。
21.一种方法,包括:
确定哪些执行单元在流水线中未使用;
确定补偿电流;以及
在假负载中消耗所述补偿电流。
22.如权利要求21所述的方法,其中所述确定补偿电流包括合计对应于所述执行单元在工作情况下消耗的电流的权重,然后比较所述合计的结果与第一阈值。
23.如权利要求22所述的方法,其中所述确定补偿电流包括对所述比较的结果进行时间平均,然后根据所述时间平均来确定是否增加或减小所述补偿电流。
24.一种方法,包括:
接收频移有效;
确定频移是从低到高还是从高到低;
如果是从高到低,则设定补偿电流为初值,然后经过第一时间周期,将所述补偿电流减小到零;以及
如果是从低到高,则禁止所述频移,设定所述补偿电流为零,然后经过第二时间周期,将所述补偿电流增加到所述初值,然后准许所述频移。
25.如权利要求24所述的方法,其中所述减小所述补偿电流包括减小发送到假负载的值。
26.如权利要求25所述的方法,其中所述减小值包括以所选择的时钟速率为计数器计时。
27.如权利要求24所述的方法,其中所述增加所述补偿电流包括增加发送到假负载的值。
28.如权利要求27所述的方法,其中所述增加值包括以所选择的时钟速率为计数器计时。
29.一种系统,包括:
流水线控制电路,用于使执行单元在流水线中有效;
数字节流单元,耦合到所述流水线控制电路以产生补偿电流信号;
假负载电路,耦合到所述补偿电流信号以消耗对应于所述补偿电流信号的电流;以及
交流电源,耦合到所述假负载电路以供应所述电流。
30.如权利要求29所述的系统,其中所述数字节流单元包括含有电流权重的第一逻辑,所述电流权重对应于所述执行单元在有效时消耗的电流。
31.如权利要求30所述的系统,其中所述数字节流单元在所述执行单元无效时将对应于所述执行单元的所述电流权重相加,并且与第一阈值的值相比较,给出第一结果。
32.如权利要求31所述的系统,还包括累加器,用于对所述第一结果进行时间平均以产生第二结果。
33.如权利要求32所述的系统,还包括比较器,用于比较所述第二结果与第二阈值,以产生递增/递减信号。
34.一种系统,包括:
第一计数器,响应时钟切换有效信号和时钟切换类型信号,以产生斜坡电流信号;
假负载电路,耦合到所述斜坡电流信号以消耗对应于所述斜坡电流信号的电流;以及
交流电源,耦合到所述假负载电路以供应所述电流。
35.如权利要求34所述的系统,其中当所述时钟切换类型信号指示从低频到高频的切换时,所述第一计数器响应于所述时钟切换有效信号,将值设定为零。
36.如权利要求35所述的系统,其中所述第一计数器延迟所述从低频到高频的切换。
37.如权利要求34所述的系统,其中当所述时钟切换类型信号指示从高频到低频的切换时,所述第一计数器响应于所述时钟切换有效信号,将值设定为初值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/327,441 | 2002-12-20 | ||
US10/327,441 US7685451B2 (en) | 2002-12-20 | 2002-12-20 | Method and apparatus to limit current-change induced voltage changes in a microcircuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1510543A true CN1510543A (zh) | 2004-07-07 |
CN1293443C CN1293443C (zh) | 2007-01-03 |
Family
ID=32594252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101182352A Expired - Fee Related CN1293443C (zh) | 2002-12-20 | 2003-12-08 | 在微电路中限制电流变化所感应的电压变化的方法和设备 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7685451B2 (zh) |
CN (1) | CN1293443C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937642A (zh) * | 2010-09-10 | 2011-01-05 | 深圳市明微电子股份有限公司 | 输出驱动电流的方法及电路装置 |
CN114896926A (zh) * | 2022-07-12 | 2022-08-12 | 沐曦集成电路(上海)有限公司 | 一种纳秒级快速调整芯片内部负载的系统 |
CN115499607A (zh) * | 2022-09-20 | 2022-12-20 | 西安理工大学 | 基于差动斜坡与tdc的两步式高速adc电路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007128184A (ja) * | 2005-11-01 | 2007-05-24 | Sharp Corp | 消費電力解析対策機能付き半導体装置 |
US9270174B2 (en) * | 2013-05-12 | 2016-02-23 | Freescale Semiconductor, Inc. | Integrated circuit power management module |
US9250910B2 (en) * | 2013-09-27 | 2016-02-02 | Intel Corporation | Current change mitigation policy for limiting voltage droop in graphics logic |
US9542982B1 (en) | 2015-12-10 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for processing data with power ramp control |
US10565079B2 (en) | 2017-09-28 | 2020-02-18 | Intel Corporation | Determination of idle power state |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321404A (en) * | 1993-02-18 | 1994-06-14 | Analog Devices, Inc. | Ripsaw analog-to-digital converter and method |
US5719800A (en) * | 1995-06-30 | 1998-02-17 | Intel Corporation | Performance throttling to reduce IC power consumption |
US5969529A (en) * | 1996-03-14 | 1999-10-19 | Sharp Kabushiki Kaisha | Electronic apparatus having battery power source |
JP4031859B2 (ja) * | 1998-02-03 | 2008-01-09 | 富士通株式会社 | 半導体装置 |
US6304978B1 (en) * | 1998-11-24 | 2001-10-16 | Intel Corporation | Method and apparatus for control of the rate of change of current consumption of an electronic component |
US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
US6208127B1 (en) * | 1999-11-02 | 2001-03-27 | Maxim Integrated Products, Inc. | Methods and apparatus to predictably change the output voltage of regulators |
CN1171134C (zh) * | 2000-01-25 | 2004-10-13 | 神基科技股份有限公司 | 防止过电流造成系统停机的装置和方法 |
US6636976B1 (en) * | 2000-06-30 | 2003-10-21 | Intel Corporation | Mechanism to control di/dt for a microprocessor |
US7007176B2 (en) * | 2000-10-10 | 2006-02-28 | Primarion, Inc. | System and method for highly phased power regulation using adaptive compensation control |
-
2002
- 2002-12-20 US US10/327,441 patent/US7685451B2/en not_active Expired - Fee Related
-
2003
- 2003-12-08 CN CNB2003101182352A patent/CN1293443C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937642A (zh) * | 2010-09-10 | 2011-01-05 | 深圳市明微电子股份有限公司 | 输出驱动电流的方法及电路装置 |
CN101937642B (zh) * | 2010-09-10 | 2012-09-05 | 深圳市明微电子股份有限公司 | 输出驱动电流的方法及电路装置 |
CN114896926A (zh) * | 2022-07-12 | 2022-08-12 | 沐曦集成电路(上海)有限公司 | 一种纳秒级快速调整芯片内部负载的系统 |
CN115499607A (zh) * | 2022-09-20 | 2022-12-20 | 西安理工大学 | 基于差动斜坡与tdc的两步式高速adc电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1293443C (zh) | 2007-01-03 |
US20040120445A1 (en) | 2004-06-24 |
US7685451B2 (en) | 2010-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7900069B2 (en) | Dynamic power reduction | |
CN101076770A (zh) | 根据可用并行数目改变每条指令能量的方法和设备 | |
CN101517547B (zh) | 存储器系统和存储器芯片 | |
CN1549961A (zh) | 动态电压控制方法与设备 | |
CN1914577A (zh) | 在数字处理系统中用于超频的方法和装置 | |
CN102789304B (zh) | 电源管理方法及相关装置 | |
CN104715794B (zh) | 电压调节器、存储器控制器及其电压供应方法 | |
CN1957530A (zh) | 用于非易失性存储器的电荷泵时钟 | |
CN1881140A (zh) | 多核处理器的处理器模式自动控制装置及其方法 | |
CN1877492A (zh) | 多核处理器的电源控制装置及其方法 | |
CN1168501A (zh) | 根据中央处理单元运行特征控制计算机运行的方法和系统 | |
CN1532671A (zh) | 处理器及其驱动方法与电子信息处理产品 | |
CN1617432A (zh) | 可供给稳定的变换电压的电源装置 | |
TW201403299A (zh) | 中央處理器控制方法 | |
CN1293443C (zh) | 在微电路中限制电流变化所感应的电压变化的方法和设备 | |
TWI514766B (zh) | 節電電源閘設備及方法 | |
CN106020417B (zh) | 内存装置及其节能控制方法 | |
CN108108797A (zh) | 一种低功耗电路生成系统 | |
CN111142644A (zh) | 一种硬盘运行控制方法、装置及相关组件 | |
CN105162443B (zh) | 一种周期性唤醒低功耗定时电路 | |
US10386916B2 (en) | Supply-voltage control for device power management | |
WO2022139927A1 (en) | Power and performance optimization in a memory subsystem | |
CN1573658A (zh) | 电子设备 | |
CN1474412A (zh) | 半导体存储器件以及控制半导体存储器件的方法 | |
CN1126013C (zh) | 控制集成电路功耗的方法和器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070103 Termination date: 20131208 |