CN105162443B - 一种周期性唤醒低功耗定时电路 - Google Patents

Abstract

本发明公开了一种周期性唤醒低功耗定时电路，包括：直流电源、充电电路、放电电路、稳压芯片和驱动电路；其中：直流电源分别与充电电路、放电电路和稳压芯片相连，为充电电路、放电电路和稳压芯片提供工作电源；充电电路与稳压芯片相连，使能稳压芯片输出高电平；放电电路与稳压芯片相连，使能稳压芯片输出低电平；稳压芯片与驱动电路相连，通过输出的高低电平控制驱动电路的工作状态；驱动电路与放电电路相连，通过输出高电平驱动信号控制放电电路周期性放电。本发明能够降低设备的功耗，延长设备的使用时间。

Description

一种周期性唤醒低功耗定时电路

技术领域

本发明涉及低功耗电路技术领域，尤其涉及一种周期性唤醒低功耗定时电路。

背景技术

目前，随着集成电路制造水平的不断提高，芯片的尺寸不断减小，各种便携式设备也相继不断出现。便携式设备大都采用电池供电，为了延长设备的使用时间，对设备中电路的功耗提出比较高的要求。目前，大都采用微控制单元内部的定时器产生周期信号，周期性的开启设备中的功率电路。但是，这种方式微控制单元自身将一直处于工作状态，不能将设备的功耗降到最低。因此，如何设计一种具有周期唤醒功能的低功耗定时电路来延长设备的使用时间是一项亟待解决的问题。

发明内容

本发明提供了一种周期性唤醒低功耗定时电路，能够降低设备的功耗，延长设备的使用时间。

本发明提供了一种周期性唤醒低功耗定时电路，包括：直流电源、充电电路、放电电路、稳压芯片和驱动电路；其中：

所述直流电源分别与所述充电电路、放电电路和稳压芯片相连，为所述充电电路、放电电路和稳压芯片提供工作电源；

所述充电电路与所述稳压芯片相连，使能所述稳压芯片输出高电平；

所述放电电路与所述稳压芯片相连，使能所述稳压芯片输出低电平；

所述稳压芯片与所述驱动电路相连，通过输出的高低电平控制所述驱动电路的工作状态；

所述驱动电路与所述放电电路相连，通过输出高电平驱动信号控制所述放电电路周期性放电。

优选地，所述电路还包括：快速上电电路；

所述直流电源与所述快速上电电路相连，为所述快速上电电路提供工作电源；

所述快速上电电路与所述充电电路相连，快速对所述充电电路进行充电。

优选地，所述充电电路包括：第四电阻R4和第二电容C2；其中：

所述第四电阻R4的一端分别与所述直流电源的输出端和所述稳压芯片的输入脚相连，所述第四电阻R4的另一端分别与所述第二电容C2的一端和所述稳压芯片的使能脚相连；

所述第二电容C2的另一端分别与所述稳压芯片的接地脚和所述驱动电路的接地脚相连。

优选地，所述放电电路包括：MOS管Q1和所述第二电容C2；其中：

所述MOS管的漏极分别与所述直流电源的输出端和所述稳压芯片的使能脚相连；

所述MOS管的源极分别与所述稳压芯片的接地脚和所述驱动电路的接地脚相连；

所述MOS管的栅极与所述驱动电路的高低电平输出端相连；

所述第二电容C2的一端与所述MOS管的漏极相连，另一端与所述MOS管的源极相连。

优选地，所述快速上电电路包括：第一电容C1、第一电阻R1、第二电阻R2、第三电阻R3和三极管Q2；其中：

所述第一电容C1的一端分别与所述直流电源的输出端和所述稳压芯片的输入脚相连，所述第一电容C1的另一端与所述第三电阻R3的一端相连；

所述第三电阻R3的另一端分别与所述第二电阻R2的一端和所述三极管Q2的基极相连；

所述第二电阻R2的另一端分别与所述三极管Q2的发射极、所述MOS管的漏极和所述稳压芯片的使能脚相连；

所述第一电阻R1的一端分别与所述直流电源的输出端和所述稳压芯片的输入脚相连，所述第一电阻R1的另一端与所述三极管Q2的集电极相连；

所述三极管Q2的发射极与所述稳压芯片的使能脚相连。

优选地，所述第一电阻R1的电阻值小于所述第四电阻R4的电阻值。

由上述方案可知，本发明提供的一种周期性唤醒低功耗定时电路，通过直流电源能够为充电电路、放电电路和稳压芯片提供工作电源；通过充电电路能够使能稳压芯片输出高电平控制驱动电路处于工作状态；通过放电电路能够使能稳压芯片输出低电平控制驱动电路处于完全断电状态；通过驱动电路输出的高电平驱动信号能够控制放电电路周期性的放电；在放电的过程中能够使驱动电路的电源完全被切断，实现低功耗，通过周期性的放电能够使得驱动电路很容易的切换到正常的工作模式，在保证设备正常工作的情况下，降低了设备的功耗，延长了设备的使用时间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一公开的一种周期性唤醒低功耗定时电路的结构示意图；

图2为本发明实施例二公开的一种周期性唤醒低功耗定时电路的结构示意图；

图3为本发明实施例三公开的一种周期性唤醒低功耗定时电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，为本发明实施例一公开的一种周期性唤醒低功耗定时电路，包括：直流电源11、充电电路12、放电电路13、稳压芯片14和驱动电路15；其中：

直流电源11分别与充电电路12、放电电路13和稳压芯片14相连，为充电电路12、放电电路13和稳压芯片14提供工作电源；

充电电路12与稳压芯片14相连，使能稳压芯片14输出高电平；

放电电路13与稳压芯片14相连，使能稳压芯片14输出低电平；

稳压芯片14与驱动电路15相连，通过输出的高低电平控制驱动电路15的工作状态；

驱动电路15与放电电路13相连，通过输出高电平驱动信号控制放电电路13周期性放电。

上述公开的周期性唤醒低功耗定时电路的工作原理为：当需要电子设备中的驱动电路处于正常工作模式时，通过直流电源11为与其相连的充电电路12提供工作电源，使充电电路12达到充电状态。当充电电路12达到充电状态时使能与其连接的稳压芯片14输出高电平，输出电压至驱动电路15，驱动电路15得电后进入工作状态。

当需要电子设备中的驱动电路处于停止工作模式时，通过驱动电路15输出高电平驱动信号至与其连接的放电电路13，放电电路13根据接收到的高电平驱动信号进行放电。当放电电路13处于放电状态时使能与其连接的稳压芯片14输出低电平，稳压芯片14切断输出值驱动电路15的电压，从而使驱动电路15处于完全断电状态。

综上所述，上述实施例公开的周期性唤醒低功耗定时电路，在放电的过程中能够使驱动电路的电源完全被切断，实现低功耗，通过周期性的放电能够使得驱动电路很容易的切换到正常的工作模式，在保证设备正常工作的情况下，降低了设备的功耗，延长了设备的使用时间。

如图2所示，为本发明实施例二公开的一种周期性唤醒低功耗定时电路，包括：直流电源21、充电电路22、放电电路23、稳压芯片24、驱动电路25和快速上电电路26；其中：

直流电源21分别与快速上电电路26、充电电路22、放电电路23和稳压芯片24相连，为快速上电电路26、充电电路22、放电电路23和稳压芯片24提供工作电源；

快速上电电路26与充电电路22相连，快速对充电电路22进行充电；

充电电路22与稳压芯片24相连，使能稳压芯片24输出高电平；

放电电路23与稳压芯片24相连，使能稳压芯片24输出低电平；

稳压芯片24与驱动电路25相连，通过输出的高低电平控制驱动电路25的工作状态；

驱动电路25与放电电路23相连，通过输出高电平驱动信号控制放电电路23周期性放电。

上述公开的周期性唤醒低功耗定时电路的工作原理为：当需要电子设备中的驱动电路处于正常工作模式时，为了解决驱动电路上电延时的问题，本实施例在实施例一的基础上增加了快速上电电路26，通过快速上电电路26能够使充电电路22快速处于充电状态。当充电电路22达到充电状态时使能与其连接的稳压芯片24输出高电平，输出电压至驱动电路25，驱动电路25得电后进入工作状态。

当需要电子设备中的驱动电路处于停止工作模式时，通过驱动电路25输出高电平驱动信号至与其连接的放电电路23，放电电路23根据接收到的高电平驱动信号进行放电。当放电电路23处于放电状态时使能与其连接的稳压芯片24输出低电平，稳压芯片24切断输出值驱动电路25的电压，从而使驱动电路25处于完全断电状态。

综上所述，上述实施例公开的周期性唤醒低功耗定时电路，通过快速上电电路能够使得驱动电路快速上电，在放电的过程中能够使驱动电路的电源完全被切断，实现低功耗，通过周期性的放电能够使得驱动电路很容易的切换到正常的工作模式，在保证设备正常工作的情况下，降低了设备的功耗，延长了设备的使用时间。

如图3所示，为本发明实施例三公开的一种周期性唤醒低功耗定时电路，包括：由第一电容C1、第一电阻R1、第二电阻R2、第三电阻R3和三极管Q2构成的快速上电电路；由第四电阻R4和第二电容C2构成的充电电路；由MOS管Q1和所述第二电容C2构成的放电电路；以及直流电源31、稳压芯片U1和驱动电路32；其中：

第一电容C1的一端分别与直流电源31的输出端和稳压芯片U1的输入脚Vin相连，第一电容C1的另一端与第三电阻R3的一端相连；

第三电阻R3的另一端分别与第二电阻R2的一端和三极管Q2的基极相连；

第二电阻R2的另一端分别与三极管Q2的发射极、MOS管的漏极和稳压芯片的使能脚EN相连；

第一电阻R1的一端分别与直流电源31的输出端和稳压芯片U1的输入脚Vin相连，第一电阻R1的另一端与三极管Q2的集电极相连；

三极管Q2的发射极与稳压芯片U1的使能脚EN相连；

第四电阻R4的一端分别与直流电源31的输出端和稳压芯片U1的输入脚Vin相连，第四电阻R4的另一端分别与第二电容C2的一端和稳压芯片U1的使能脚EN相连；

第二电容C2的另一端分别与稳压芯片U1的接地脚GND和驱动电路32的接地脚GND相连；

MOS管的漏极分别与直流电源31的输出端和稳压芯片U1的使能脚EN相连；

MOS管的源极分别与稳压芯片U1的接地脚GND和驱动电路32的接地脚GND相连；

MOS管的栅极与驱动电路32的高低电平输出端IO相连；

第二电容C2的一端与MOS管的漏极相连，另一端与MOS管的源极相连；

稳压芯片U1的输出脚Vout与驱动电路32的电源端VCC相连。

上述公开的周期性唤醒低功耗定时电路的工作原理为：当需要电子设备中的驱动电路处于正常工作模式时，由于第二电容C2的存在，上电初期第二电容C2需要充电至高电平，稳压芯片U1的使能脚EN需要充电至高电平输出脚Vout才能输出电压是驱动电路32处于工作模式。为了解决驱动电路32上电延时的问题，通过直流电源31上电，在上电瞬间第一电容C1两端的电压差不能突变，同理第二电容C2两端的电压差也不能突变，因此在上电瞬间三极管Q2导通，由于第一电阻R1的电阻值小于第四电阻R4的电阻值，直流电源31通过第一电阻R1对第二电容C2进行快速充电，第二电容C2的电压迅速满足稳压芯片U1使能脚EN的高电平，使稳压芯片U1的输出脚Vout输出电压至驱动电路，使驱动电路快速进入工作状态。在充电过程中，第二电阻R2和第三电阻R3用于设定静态工作点。随着第二电容C2电压的升高，三极管Q2随后将截止，随后第二电容C2通过第四电阻R4进行充电。

当需要电子设备中的驱动电路处于停止工作模式时，驱动电路32的高低电平输出端IO输出高电平，使MOS管Q1导通，第二电容C2通过MOS管Q1快速放电，此时稳压芯片U1的使能脚EN为低电平，稳压芯片U1输出脚Vout输出至驱动电路32的电压为0V，驱动电路32处于完全断电状态。

本实施例方法所述的功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算设备可读取存储介质中。基于这样的理解，本发明实施例对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一台计算设备(可以是个人计算机，服务器，移动计算设备或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种周期性唤醒低功耗定时电路，其特征在于，包括：直流电源、充电电路、放电电路、稳压芯片和驱动电路；其中：

所述直流电源分别与所述充电电路、放电电路和稳压芯片相连，为所述充电电路、放电电路和稳压芯片提供工作电源；

所述充电电路与所述稳压芯片相连，使能所述稳压芯片输出高电平；

所述放电电路与所述稳压芯片相连，使能所述稳压芯片输出低电平；

所述稳压芯片与所述驱动电路相连，通过输出的高低电平控制所述驱动电路的工作状态；

所述驱动电路与所述放电电路相连，通过输出高电平驱动信号控制所述放电电路周期性放电；

所述周期性唤醒低功耗定时电路还包括：与所述充电电路相连，用于快速对所述充电电路进行充电的快速上电电路；

所述快速上电电路包括：第一电容C1、第一电阻R1、第二电阻R2、第三电阻R3和三极管Q2；其中：所述第一电容C1的一端分别与所述直流电源的输出端和所述稳压芯片的输入脚相连，所述第一电容C1的另一端与所述第三电阻R3的一端相连；所述第三电阻R3的另一端分别与所述第二电阻R2的一端和所述三极管Q2的基极相连；所述第二电阻R2的另一端分别与所述三极管Q2的发射极、所述放电电路和所述稳压芯片的使能脚相连；所述第一电阻R1的一端分别与所述直流电源的输出端和所述稳压芯片的输入脚相连，所述第一电阻R1的另一端与所述三极管Q2的集电极相连；所述三极管Q2的发射极与所述稳压芯片的使能脚相连。

2.根据权利要求1所述的电路，其特征在于，所述直流电源还用于为所述快速上电电路提供工作电源。

3.根据权利要求2所述的电路，其特征在于，所述充电电路包括：第四电阻R4和第二电容C2；其中：

所述第四电阻R4的一端分别与所述直流电源的输出端和所述稳压芯片的输入脚相连，所述第四电阻R4的另一端分别与所述第二电容C2的一端和所述稳压芯片的使能脚相连；

所述第二电容C2的另一端分别与所述稳压芯片的接地脚和所述驱动电路的接地脚相连。

4.根据权利要求3所述的电路，其特征在于，所述放电电路包括：MOS管Q1和所述第二电容C2；其中：

所述MOS管的漏极分别与所述直流电源的输出端和所述稳压芯片的使能脚相连；

所述MOS管的源极分别与所述稳压芯片的接地脚和所述驱动电路的接地脚相连；

所述MOS管的栅极与所述驱动电路的高低电平输出端相连；

所述第二电容C2的一端与所述MOS管的漏极相连，另一端与所述MOS管的源极相连。

5.根据权利要求4所述的电路，其特征在于，所述快速上电电路中的所述第二电阻R2的所述另一端具体与所述放电电路中的所述MOS管的漏极相连。

6.根据权利要求5所述的电路，其特征在于，所述第一电阻R1的电阻值小于所述第四电阻R4的电阻值。