CN202889195U - 一种延长掉电保护时间的控制电路 - Google Patents

Abstract

本实用新型公开一种延长掉电保护时间的控制电路,包括DC/DC电路，其信号输出端通过第一电容连接至第一二极管的阳极，第一二极管的阴极通过第二电容接地，第一电容与第一二极管的连接点还连接至第二二极管的阴极，第二二极管的阳极连接至DC/DC电路电源输入端，第一二极管的阴极与第二电容的连接点还连接至MOS管的源极，连接点还通过第一电阻与MOS管的栅极连接，MOS管的漏极与第三二极管的阳极连接，第三二极管的阴极连接至DC/DC电路电源输出端，MOS管的栅极通过第二电阻串联在三极管的集电极，三极管的发射极接地，三极管的基极通过第三电阻连接CPU控制模块的控制信号输出端。本实用新型延长了掉电保护时间。

Description

一种延长掉电保护时间的控制电路

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种延长掉电保护时间的控制电路。

背景技术

在电子产品设计中，通常都是优先考虑电源电路的设计，电源电路的设计不仅要满足电路中各个模块对电压、电流的要求，而且还需要考虑在电源出现过压或者欠压时，如何满足电源电路能够继续正常工作的要求。比如出现掉电现象时，会使电路系统得不到正常工作的电压，从而导致电路系统不正常工作甚至关机重启；系统电源因受到干扰而导致的不正常关机重启，这些都是在设计中要避免的。

在现有技术中，通常是在电路中使用大容量电容或者增加大容量电容的数量，利用大容量电容充放电的原理，当电容电量充满时，如果电源电压降低，电容将会进行放电以稳定电源电压。虽然增加大容量电容能提供一定的掉电保护时间，但是在一些对电源抗干扰要求比较高的设备中，其还无法为设备提供更长的掉电保护时间，而且无论是使用大容量电容还是增加大容量电容的数量，由于大容量电容成本高，都会增加成本，同时大容量电容的面积比较大，不利于电子产品的小型化。

实用新型内容

本实用新型所要解决的技术问题在于：提供一种延长掉电保护时间的控制电路，不仅延长了电路掉电保护时间，而且降低了成本。

为解决上述技术问题，本实用新型提出了一种延长掉电保护时间的控制电路,包括DC/DC电路，该DC/DC电路的信号输出端通过第一电容连接至第一二极管的阳极、第一二极管的阴极通过第二电容接地，第一电容与第一二极管的连接点还连接至第二二极管的阴极，第二二极管的阳极连接至DC/DC电路的电源输入端，第一二极管的阴极与第二电容的连接点还连接至MOS管的源极，连接点还通过第一电阻和MOS管的栅极连接，MOS管的漏极与第三二极管的阳极连接，第三二极管的阴极连接至DC/DC电路电源输出端，MOS管的栅极通过第二电阻串联在三极管的集电极，三极管的发射极接地，三极管的基极通过第三电阻连接CPU控制模块的控制信号输出端。

进一步地，所述第二电容并联有第三电容和第四电容。

进一步地，所述第二二极管的阳极通过第四电阻连接至DC/DC电路的电源输入端。

上述技术方案至少具有如下有益效果：本实用新型采用电容自举的原理，利用第一电容给第二电容不断的充电，同时采用电源电压检测电路把电源电压信号传输给CPU控制模块，CPU控制模块控制三极管的导通，进而控制MOS管的导通，最终使第二电容持续的为DC/DC电路电源输出端供电。不仅延长了电路掉电保护时间，而且降低了成本，有利于电子产品的小型化生产。

附图说明

图1为电容自举电路的电路原理图。

图2为本实用新型的电路原理图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面结合附图对本实用新型做进一步描述。

本实用新型采用电容自举的原理，利用自举升压二极管、自举升压电容等电子元件，由于电容的特性是两端电压差不能突变，但是电容两端的电压可以突变，利用这个原理，可以使电容放电电压和电源电压叠加，从而使电压升高，具体地，如图1所示，当输入Uin=0V时，电容C0将会进行充电，电容C0充满时，电容C0上端的电压为12V，下端电压为0V；当输入Uin为幅度为3V的方波时，由于电容C0两端电压差不能突变，而两端电压可以突变，电容C0下端电压为3V时，因为要保持电压差，所以电容C0上端的电压将变为15V，由于二极管D0的单向导通性，所以电容C0放电的方向是向负载供电，电容C0不断的充放电，当Uin的频率足够高时，负载的电压就是15V。

如图2所示，本实用新型公开一种延长掉电保护时间的控制电路，包括DC/DC电路，该DC/DC电路的信号输出端SW通过第一电容C1连接至第一二极管D1的阳极、第一二极管D1的阴极通过第二电容C2接地，第一电容C1与第一二极管D1的连接点还连接至第二二极管D2的阴极，第二二极管D2的阳极连接至DC/DC电路的电源输入端VCCIN，第一二极管D1的阴极与第二电容C2的连接点C还连接至MOS管M1的源极，所述连接点C还通过第一电阻R1和MOS管M1的栅极连接，MOS管M1的漏极与第三二极管D3的阳极连接，第三二极管D3的阴极连接至DC/DC电路电源输出端VCCOUT，MOS管M1的栅极通过第二电阻R2串联在三极管Q1的集电极，三极管Q1的发射极接地，三极管Q1的基极通过第三电阻R3连接CPU控制模块的控制信号输出端N-P-INT。

当DC/DC电路工作时，信号输出端SW会产生一个方波信号，将此信号接到A点，如果DC/DC电路的输入电压为9V，那么A点的电压则是一个0V-9V交替变化的方波，当A点的电压为0V时，第一电容C1两端的电压差为9V；当A点的电压变为9V时，第一电容C1由于自举原理，A点的电压为9V，B点的电压则变为18V，此时第一二极管D1导通给第二电容C2充电，由于电容的电量Q=C*U（C为电容容量，U为电容电压），所以当第二电容C2电压U升到2倍时，其所带的电量也将增加2倍。由于系统中设有电源电压检测电路，当电源电压检测电路检测到电源电压低于设定的门限值时，将电源电压信号传输给系统中的CPU控制模块，CPU控制模块收到信号后将在信号输出端N-P-INT输出一个高电平，让三极管Q1导通，进而控制MOS管导通，此时将由第二电容C2持续的为DC/DC电路的电源输出端VCCOUT供电；当电源电压处于正常值时，CPU控制模块信号输出端N-P-INT输出的信号为低，此时三极管Q1和MOS管不导通。

综上，设原本的掉电保护时间为T1，用了此电路后掉电保护时间为T2。原本系统中的电容所存储的能量为E1=C×U²/2，当采用本实用新型控制电路时，由于第二电容C2的电容容量C不改变，而电容电压U升为原来的两倍，所以E2=C×（2U）²/2=4×C×U²/2=4E1，能量E2是原本储存的能量E1的4倍，因为在系统中系统所消耗的能量是一定值，同时能量增加为原本的4倍，所以掉电保护时间增加到原来的4倍，即T2=4T1。

第二电容C2并联有第三电容C3和第四电容C4,使得电路能够储备更多的电能。第二二极管D2的阳极通过电阻R4连接至DC/DC电路模块1的电源输入端VCCIN，起到保护电路的作用。

本实用新型采用电容自举的原理，利用第一电容C1给第二电容C2不断的充电，同时采用电源电压检测电路把电源电压信号传输给CPU控制模块，CPU控制模块控制三极管Q1的导通，进而控制MOS管的导通，最终使第二电容C2持续的为DC/DC电路电源输出端VCCOUT供电，不仅延长了电路掉电保护时间，而且降低了成本，有利于电子产品的小型化生产。

以上所述是本实用新型的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims (3)

1.一种延长掉电保护时间的控制电路,其特征在于，包括DC/DC电路，该DC/DC电路的信号输出端（SW）通过第一电容（C1）连接至第一二极管（D1）的阳极，第一二极管（D1）的阴极通过第二电容（C2）接地，第一电容（C1）与第一二极管（D1）的连接点还连接至第二二极管（D2）的阴极，第二二极管（D2）的阳极连接至DC/DC电路（1）的电源输入端（VCCI N），第一二极管（D1）的阴极与第二电容（C2）的连接点C还连接至MOS管（M1）的源极，连接点C还通过第一电阻（R1）与MOS管（M1）的栅极连接，MOS管（M1）的漏极与第三二极管(D3)的阳极连接，第三二极管(D3)的阴极连接至DC/DC电路（1）电源输出端（VCCOUT），MOS管（M1）的栅极通过第二电阻(R2)串联在三极管(Q1)的集电极，三极管(Q1)的发射极接地，三极管(Q1)的基极通过第三电阻(R3)连接CPU控制模块的控制信号输出端（N-P-INT）。

2.根据权利要求1所述的延长掉电保护时间的控制电路，其特征在于，所述第二电容（C2）并联有第三电容（C 3）和第四电容（C4）。

3.根据权利要求1所述的延长掉电保护时间的控制电路，其特征在于，所述第二二极管（D2）的阳极通过第四电阻(R4)连接至DC/DC电路（1）的电源输入端（VCCIN）。

Images