CN103036686B - 一种网络终端及其实现掉电信息上报的电路 - Google Patents

Abstract

本发明公开了一种网络终端及其实现掉电信息上报的电路，该实现掉电信息上报的电路包括：第一电解电容；充电模块，用于在所述直流电源正常供电，且所述第一电解电容的电压未达到预设值时，根据所述CPU的控制信号对所述第一电解电容进行充电，其中，所述预设值大于所述直流电源的供电电压；检测控制模块，用于在检测到所述直流电源掉电时，通过所述第一电解电容的放电来为所述CPU供电，且向所述CPU发送掉电信号。实施本发明的技术方案，可有效地提高在直流电源掉电时的放电时间，从而可提高Dying GASP实现的可靠性；而且，节省了PCB板的空间。

Description

一种网络终端及其实现掉电信息上报的电路

技术领域

本发明涉及掉电管理领域，尤其涉及一种网络终端及其实现掉电信息上报的电路。

背景技术

当前网络终端(比如DSL、PON等)在出现掉电时需要上报信息给局端，即发送Dying GASP信号。当前网络终端产品比较普遍采用直流12V供电，而且，通过采用供电电压直接为电解电容充电的方式进行储能，以在直流电源掉电时，通过电解电容的放电来进行信息上报。然而，由于芯片差异，掉电触发电压不能太高必须保留足够的余量防止误触发，一般定为直流电源的供电电压低至10V左右才启动信息上报。由于电压较低，所以要求电解电容的容值要足够大，以提高发送Dying GASP信号的可靠性。而且，容值很大的电解电容体积也会很大，其所占的PCB的空间也会很大。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述电解电容的容值大、所占空间大的缺陷，提供一种网络终端及其实现掉电信息上报的电路，其电解电容的容值小、所占空间小。

本发明解决其技术问题所采用的技术方案是：构造一种实现掉电信息上报的电路，用于在直流电源掉电时将掉电信息上报给CPU，所述实现掉电信息上报的电路包括：

第一电解电容；

充电模块，用于在所述直流电源正常供电，且所述第一电解电容的电压未达到预设值时，根据所述CPU的控制信号对所述第一电解电容进行充电，其中，所述预设值大于所述直流电源的供电电压；及

检测控制模块，用于在检测到所述直流电源掉电时，通过所述第一电解电容的放电来为所述CPU供电，且向所述CPU发送掉电信号。

在本发明所述的实现掉电信息上报的电路中，所述充电模块还用于在所述第一电解电容的电压达到预设值时，停止对所述第一电解电容的充电。

在本发明所述的实现掉电信息上报的电路中，所述充电模块包括第一开关管、第一二极管、第一电感，其中，第一电感的两端分别连接直流电源的正输出端和第一二极管的正极，第一二极管的负极连接第一电解电容的正极，第一电解电容的负极接地，第一开关管的第一端连接所述第一二极管的正极，所述第一开关管的第二端接地，所述第一开关管的控制端连接所述CPU的控制信号输出端。

在本发明所述的实现掉电信息上报的电路中，所述充电模块还包括第一电阻、第二电阻、第一反相器和逻辑与门，其中，所述第一电阻和第二电阻串联在所述第一电解电容的正极和地之间，所述第一电阻和第二电阻的连接点接所述第一反相器的输入端，所述第一反相器的输出端连接所述逻辑与门的第一输入端，所述逻辑与门的第二输入端连接所述CPU的控制信号输出端，所述逻辑与门的输出端连接所述第一开关管的控制端。

在本发明所述的实现掉电信息上报的电路中，所述充电模块还包括第五电阻，且所述第五电阻连接在所述逻辑与门的输出端和所述第一开关管的控制端之间。

在本发明所述的实现掉电信息上报的电路中，所述检测控制模块包括第三电阻、第四电阻、第二反相器、第二开关管，其中，所述第三电阻和第四电阻串联在所述直流电源的正输出端和地之间，所述第三电阻和第四电阻的连接点连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第二开关管的控制端，所述第二开关管的第一端连接所述第一电解电容的正极，所述第二开关管的第二端连接所述CPU的电源端。

在本发明所述的实现掉电信息上报的电路中，所述充电模块还包括第六电阻，且所述第六电阻连接在所述第二反相器的输出端和所述第二开关管的控制端之间。

在本发明所述的实现掉电信息上报的电路中，所述充电模块还包括第一电容，所述第一电容与所述第一电解电容并联。

在本发明所述的实现掉电信息上报的电路中，所述实现掉电信息上报的电路还包括第二电解电容和第二二极管，所述第二电解电容的正极与所述第二二极管的正极分别接所述直流电源的正输出端，所述第二电解电容的负极接地，所述第二二极管的负极接所述CPU的电源端。

本发明还构造一种网络终端，包括CPU和直流电源，所述网络终端还包括以上所述的实现掉电信息上报的电路。

实施本发明的技术方案，由于第一电解电容的充电电压大于直流电源的供电电压，因此，可有效地提高在直流电源掉电时的放电时间，从而可提高DyingGASP实现的可靠性；而且，由于第一电解电容的充电电压较大，因而可采用容值较小的电解电容，使得电解电容的体积较小，从而节省了PCB板的空间。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明实现掉电信息上报的电路实施例一的逻辑图；

图2是本发明实现掉电信息上报的电路实施例二的电路图。

具体实施方式

图1是本发明实现掉电信息上报的电路实施例一的逻辑图，该实现掉电信息上报的电路连接于直流电源（+12V）和CPU，且用于在直流电源掉电时将掉电信息上报给CPU，进而再由CPU通过网络发送至局端。该实现掉电信息上报的电路包括第一电解电容、充电模块10和检测控制模块20，而且，充电模块10用于在直流电源正常供电，且第一电解电容的电压未达到预设值时，根据CPU的控制信号（Control）对第一电解电容进行充电，其中，预设值大于直流电源的供电电压；检测控制模块20用于在检测到直流电源掉电时，通过第一电解电容的放电来为CPU供电（DC），且向CPU发送掉电信号（DGASP）。实施该实施例的技术方案，由于第一电解电容的充电电压大于直流电源的供电电压，因此，可有效地提高在直流电源掉电时的放电时间，从而可提高Dying GASP实现的可靠性；而且，由于第一电解电容的充电电压较大，因而可采用容值较小的电解电容，使得电解电容的体积较小，从而节省了PCB板的空间。

优选地，充电模块10还用于在第一电解电容的电压达到预设值时，停止对第一电解电容的充电。

图2是本发明实现掉电信息上报的电路实施例二的电路图，在该实现掉电信息上报的电路中，第一开关管为MOS管Q1、第二开关管为MOS管Q2，第一电解电容EC1与第一电容C1并联。在充电模块中，第一电感L1分别连接直流电源的正输出端（J1）和第一二极管D1的正极，第一二极管D1的负极连接第一电解电容EC1的正极，第一电解电容EC1的负极接地。第一电阻R1和第二电阻R2串联在第一电解电容EC1的正极和地之间，第一电阻R1和第二电阻R2的连接点接第一反相器U2的输入端，第一反相器U2的输出端连接逻辑与门U1的第一输入端，逻辑与门U1的第二输入端连接CPU的控制信号输出端（Control），逻辑与门U1的输出端通过第五电阻R5连接MOS管Q1的控制端，MOS管Q1的漏极连接第一二极管D1的正极，MOS管Q1的源极接地。在检测控制模块中，第三电阻R3和第四电阻R4串联在直流电源的正输出端（J1）和地之间，第三电阻R3和第四电阻R4的连接点连接第二反相器U3的输入端，第二反相器U3的输出端向CPU发送掉电信号（DGASP），第二反相器U3的输出端还通过第六电阻R6连接MOS管Q2的栅极，MOS管Q2的漏极连接所第一电解电容EC1的正极，MOS管Q2的源极连接CPU的电源端（DC）。另外，该实现掉电信息上报的电路还包括第二电解电容EC2、第二电容C2和第二二极管D2，第二电解电容EC2的正极与第二二极管D2的正极分别接直流电源的正输出端，第二电解电容EC2的负极接地，第二二极管D2的负极接CPU的电源端（DC）。

下面说明该电路的工作原理：当直流电源供电正常时，由CPU输出的控制信号（Control）及第一电阻R1和第二电阻R2分压检测的结果共同控制逻辑与门U1。刚上电时，第一电解电容EC1上的电压为零，经第一电阻R1和第二电阻R2分压检测后，第一反相器U2输出高电平，MOS管Q1仅由CPU的控制信号控制，该控制信号为脉冲信号，当该控制信号为高电平时，MOS管Q1导通，直流电源为第一电感L1充电，第一电感L1存储能量；当该控制信号为低电平时，MOS管Q1截止，第一电感L1继续维持电流以给第一电解电容EC1充电，这样，第一电解电容EC1上的充电电压可大于直流电源的供电电压。经过一段时间的充电，当第一电解电容EC1上的充电电压达到预设值时，经第一电阻R1和第二电阻R2分压检测后，第一反相器U2输出低电平，逻辑与门U1恒输出低电平，MOS管Q1截止，此时停止充电，第一电解电容EC1上的电压保持在设定值。当直流电源出现掉电时，经第三电阻R3和第四电阻R4分压检测后，第二反相器U3由低电平跳变成高电平，即可向CPU发送掉电信号（DGASP）。同时，MOS管Q2导通，第一电解电容EC1开始放电，从而为CPU供电，使得在第一电解电容EC1放电结束前，CPU完成向局端上报掉电信号的功能。由于第一电解电容EC1的充电电压大于直流电源的供电电压，因此，可有效地提高在直流电源掉电时的放电时间，从而可提高Dying GASP实现的可靠性；而且，由于第一电解电容EC1的充电电压较大，因而可采用容值较小的电解电容，使得电解电容的体积较小，从而节省了PCB板的空间。

关于以上述实施例，还应当说明的是，第五电阻R5、第六电阻R6分别起限流作用，在另一个实施例中可省去；MOS管Q1、MOS管Q2在其它实施例中，可用其它开关管来替代，例如三极管等；第一电容C1、第二电容C2分别起稳压作用，在另一个实施例中可省去；第二电解电容EC2在其它实施例中也可省去。

本发明还构造一种网络终端，该网络终端包括直流电源、CPU及以上任一实施例所述的实现掉电信息上报的电路。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (9)

1.一种实现掉电信息上报的电路，用于在直流电源掉电时将掉电信息上报给CPU，其特征在于，所述实现掉电信息上报的电路包括：

第一电解电容；

充电模块，用于在所述直流电源正常供电，且所述第一电解电容的电压未达到预设值时，根据所述CPU的控制信号对所述第一电解电容进行充电，其中，所述预设值大于所述直流电源的供电电压；及

检测控制模块，用于在检测到所述直流电源掉电时，通过所述第一电解电容的放电来为所述CPU供电，且向所述CPU发送掉电信号；其中，

所述充电模块包括第一开关管、第一二极管、第一电感，其中，第一电感的两端分别连接直流电源的正输出端和第一二极管的正极，第一二极管的负极连接第一电解电容的正极，第一电解电容的负极接地，第一开关管的第一端连接所述第一二极管的正极，所述第一开关管的第二端接地，所述第一开关管的控制端连接所述CPU的控制信号输出端，而且，所述控制信号为脉冲信号。

2.根据权利要求1所述的实现掉电信息上报的电路，其特征在于，所述充电模块还用于在所述第一电解电容的电压达到预设值时，停止对所述第一电解电容的充电。

3.根据权利要求1所述的实现掉电信息上报的电路，其特征在于，所述充电模块还包括第一电阻、第二电阻、第一反相器和逻辑与门，其中，所述第一电阻和第二电阻串联在所述第一电解电容的正极和地之间，所述第一电阻和第二电阻的连接点接所述第一反相器的输入端，所述第一反相器的输出端连接所述逻辑与门的第一输入端，所述逻辑与门的第二输入端连接所述CPU的控制信号输出端，所述逻辑与门的输出端连接所述第一开关管的控制端。

4.根据权利要求3所述的实现掉电信息上报的电路，其特征在于，所述充电模块还包括第五电阻，且所述第五电阻连接在所述逻辑与门的输出端和所述第一开关管的控制端之间。

5.根据权利要求3或4所述的实现掉电信息上报的电路，其特征在于，所述检测控制模块包括第三电阻、第四电阻、第二反相器、第二开关管，其中，所述第三电阻和第四电阻串联在所述直流电源的正输出端和地之间，所述第三电阻和第四电阻的连接点连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第二开关管的控制端，所述第二开关管的第一端连接所述第一电解电容的正极，所述第二开关管的第二端连接所述CPU的电源端。

6.根据权利要求5所述的实现掉电信息上报的电路，其特征在于，所述充电模块还包括第六电阻，且所述第六电阻连接在所述第二反相器的输出端和所述第二开关管的控制端之间。

7.根据权利要求1或2所述的实现掉电信息上报的电路，其特征在于，所述充电模块还包括第一电容，所述第一电容与所述第一电解电容并联。

8.根据权利要求1或2所述的实现掉电信息上报的电路，其特征在于，所述实现掉电信息上报的电路还包括第二电解电容和第二二极管，所述第二电解电容的正极与所述第二二极管的正极分别接所述直流电源的正输出端，所述第二电解电容的负极接地，所述第二二极管的负极接所述CPU的电源端。

9.一种网络终端，包括CPU和直流电源，其特征在于，所述网络终端还包括权利要求1-8任一项所述的实现掉电信息上报的电路。