CN1914577A

CN1914577A - 在数字处理系统中用于超频的方法和装置

Info

Publication number: CN1914577A
Application number: CNA2005800033574A
Authority: CN
Inventors: 弗朗切斯科·佩索拉诺
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-01-28
Filing date: 2005-01-20
Publication date: 2007-02-14
Anticipated expiration: 2025-01-20
Also published as: CN100504716C; EP1711878A2; JP2007520008A; WO2005073828A2; US7536578B2; US20070168686A1; WO2005073828A3

Abstract

一种确定数字处理系统可以工作的最大最优时钟频率的方法，该方法包括步骤：产生初始频率的时钟信号；以步进的方式增加所述频率，并确定在所选数量的频率中的每一个频率下所述系统的工作情况，直到识别出所述处理器不能正确工作的时钟频率；以及识别所述系统可以正确工作的最大时钟频率；其特征在于：所述最大时钟频率包括正好在一个被确定为所述系统不能正确工作的频率前的频率；还在于提供时序监控器，用于确定所述系统在每个频率下是否可以在系统时序约束内工作，由此表示所述系统是否在各个频率下正确工作。

Description

在数字处理系统中用于超频的方法和装置

本发明涉及在数字处理系统中用于超频(over clocking)的方法和装置，更特别涉及使数字处理系统或者其一部分在工艺的极限内自动对自身进行超频的方法和装置。

数字处理系统依靠一个或者多个时钟信号作为时间基准。处理器芯片性能的公认量度是处理器芯片的工作频率。与以较低时钟频率工作的相同处理器芯片相比，以较高时钟频率工作的处理器芯片能够在更短的时间处理更多的信息。因此，期望在最大时钟频率下运行处理器芯片，在该最大时钟频率时，特殊的处理器芯片可以工作，而不会由于内部延迟、处理器的热破坏引起处理器错误地工作、或者由于热引起的自动关机而造成性能降低。

考虑在技术工艺方面可能有的最坏情况，在设计处理器时，确定关于处理器预期要工作的时钟信号的周期。因此，在很多情况中，处理器芯片在计算机系统内实现以在远低于最大工作频率的时钟频率下工作，处理器可以在该最大工作频率时维持运行，且不会显示出上述故障或者保护性停机。发生这种情况有很多原因。例如，因为处理器芯片典型被分为两种或者三种处理速度类别，所以为了符合特定计算机的时钟频率类别，简单地将很多实际上能够在比标准时钟频率类别更高的时钟频率下运行的处理器芯片设置成较低的时钟频率。这被称为“分组(binning)”，结果，制造后，由此出现了这种情况：系统可以在远高于最初设置的时钟频率所预期的频率下运行。

分组的缺点在于，其非常昂贵并且是静态的，即系统总是在最大(设置)频率下运行，以及由此带来的最大能量消耗。

此外，在具有基于环形振荡器的嵌入时钟产生单元的电子系统中，为了将振荡器调节到设计已经实现的工作条件和过程，在启动时需要校准步骤。根据现有技术，这种校准可以在芯片每次加电时在线完成。另一种方法是进行一次校准，然后在系统每次加电时从片外非易失性存储器取回校准信息。然而，在前一种情况下，每次系统加电时都需要校准，而在后一种情况下，校准是稳定的，且不考虑硅老化或者可变的工作条件。

根据本发明的第一方面，提供了一种确定数字处理系统可以工作的最大最优时钟频率的方法，该方法包括步骤：

产生初始频率的时钟信号；

以步进的方式增加所述频率，并确定在所选数量的频率中的每一个频率下所述系统的运行情况，直到识别出所述处理器不能正确工作的时钟频率；以及

识别所述系统能够正确工作的最大时钟频率；其特征在于：

所述最大时钟频率包括正好在一个被识别为所述系统不能正确工作的频率前的频率；并且还在于

提供时序监控器，用于确定所述系统在每个频率下是否可以在系统时序约束下工作，由此显示所述系统是否在各个频率下正确工作。

本发明还扩展到用于确定数字处理系统可以工作的最大最优时钟频率的装置，该装置包括：

用于产生初始频率的时钟信号的装置；

用于以步进方式增加所述频率的装置和用于确定在所选数量的频率中的每一个频率下所述系统的运行情况，直到识别出所述处理器不能正确工作的时钟频率的装置；和

用于识别所述系统可以正确工作的最大时钟频率的装置；其特征在于：

所述最大时钟频率包括正好在一个被识别为所述系统不能正确工作的频率前的频率；并且还在于：

用于确定所述系统的工作的所述装置包括时序监控器，该时序监控器用于确定在每个频率下所述系统是否可以在系统时序约束内工作，由此显示所述系统在各个频率下是否正确工作。

在优选实施例中，将最大频率存储在存储器中。

根据本发明的一个实施例，周期性地执行上述方法，并使用输出频率来校准时钟产生装置。

在一个实施例中，就选择性改变数字处理系统工作频率的方法来讲，使用上面所述的方法。

因此，根据本发明的第二方面，提供了一种选择性改变数字处理系统工作频率的方法，该方法包括：

a)当所述系统复位时，确定所述系统在系统时序约束下可以工作的最大时钟频率，并存储所述最大频率；

b)在复位后，产生小于所述最大频率的标称(nominal)频率下的时钟信号，直到接收到表示需要增加的时钟频率的信号；

c)响应于所述信号的接收，在需要的时间内，产生所述最大频率下的时钟信号；并且然后

d)再次产生所述标称频率下的时钟频率。

在本发明的优选实施例中，确定最大频率的步骤包括：产生初始频率的时钟信号，优选以步进的方式增加所述时钟信号的频率，以及监控在每个所选频率下的系统时序约束，直到确定没有满足系统的时序约束，并存储满足系统时序约束的最后频率作为所述最大频率。

本发明还扩展到用于选择性改变数字处理系统工作频率的装置，该装置包括：

i.可编程的时钟产生装置；

ii.当所述系统复位时，用于确定所述系统在系统时序约束下可以工作的最大时钟频率，并存储所述最大频率的装置；和

iii.用于使得所述时钟产生装置执行下述操作的装置：

a)复位后，产生小于所述最大频率的标称频率的时钟信号，直到接收到表示需要增加的时钟频率的信号；

b)响应于所述信号的接收，在需要的时间内，产生所述最大频率下的时钟信号；并且然后

c)再次产生所述标称频率下的时钟频率。

有利地，该装置包括用于监控系统时序约束的时序监控器。在优选实施例中，该装置包括用于将时钟信号的频率从初始频率增加到复位时的最大频率的频率探测器。时钟产生装置可以包括可编程环形振荡器。

在一个典型实施例中，装置包括频率探测器和选择器，用于确定复位时的最大频率，接收增加时钟频率的请求以及使时钟产生装置产生最大频率的时钟信号，直到请求终止或者撤回。

在替换的典型实施例中，装置包括频率探测器，用于确定在复位时的所述最大频率并使所述时钟产生装置产生在所述最大频率的时钟信号；第二时钟产生装置，将其设置和配置为产生所述标称频率的时钟信号，第一和第二时钟产生装置的输出端通过开关装置连接到时钟输出端，将所述开关装置设置为连接所述第二时钟产生装置的输出端与所述时钟输出端，直到接收到增加所述时钟频率的请求，响应于该请求，所述开关装置使所述第一时钟产生装置的输出端与所述时钟输出端相连，直到所述请求终止或者撤回。

可以提供装置，用于当请求终止或者被撤回时停止第一时钟产生装置。第二时钟产生装置可以包括外部时钟产生装置。

通过参考下面说明的实施例，本发明的这些和其他方面将变得显而易见。

现在将仅仅借助于实例并参考附图说明本发明的实施例，其中：

图1是说明根据本发明的第一个典型实施例的装置的示意性方框图；

图2是说明图1的装置的流程的示意性流程图；

图3是说明根据本发明的第二个典型实施例的装置的示意性方框图；

图4是说明根据本发明的第三个典型实施例的装置的示意性方框图；

图5是说明图4的装置的流程的示意性流程图；

图6是说明用于图4的装置中的RCM模块的示意性方框图；以及

图7是说明图6的模块的流程的示意性流程图。

因此，本发明一方面提供了允许系统或者其一部分在工艺的极限内对其自身进行超频的结构。本发明检测已经制造了该系统(或其一部分)的工艺拐点(process comer)，以便于确定系统本身可以运行的最大频率。在这一点上，每当被允许且对系统操作有利时，本发明允许系统在这个频率下对自身进行超频。

美国专利号5630110介绍了一种用于提高处理器性能的方法和装置，包括施加具有规定的最大电压电平的电源电压，然后将时钟频率设置为初始频率。接着，确定处理器在这个初始频率下是否正确地运行。如果不能正确地运行，那么以步进的方式降低频率，直到确认在其达到的频率值时处理器可以正确工作。然而，如果确定处理器在初始频率时正确工作，那么增加频率，直到找到处理器正确运行的最大频率。

美国专利号6076171介绍了通过改变系统时钟频率来控制信息处理系统功耗的装置。通过检测装置直接检测用户当前需要的CPU电源，并基于检测的结果动态改变系统时钟频率，使提供的CPU电源落在预定的适当范围内。

美国专利申请号2002/0116650A1介绍了一种控制计算机使用的功率的方法，其包括以下步骤：测量计算机的中央处理器的工作特性，确定什么时候中央处理器的工作特性显著不同于进行操作所需的工作特性，并改变中央处理器的工作特性使其与进行操作所需要的工作特性相匹配。例如，如果处理器运行在所谓的核心频率和额定(normal)电压时，并且确定处理器在一个或多个空闲模式里消耗了超过其操作的预选增量，，那么其正在浪费电源，可以降低运行频率和电压。另一方面，确定处理器以低频率、低电压工作，其意义是处理能力太低以至于不能处理已经提供给处理器执行的连续指令，在这种情况中，可以相应地增加电压和频率。

美国专利号5774704介绍了一种计算机系统，其包括用于动态调整中央处理器时钟的设备。控制器调整时钟频率，以致当CPU上的负载增加时，时钟频率增加，而当CPU上的负载减少时，时钟频率降低。

美国专利号5189314介绍了一种集成电路，其中，当芯片不工作时，时钟频率降低以减少发热。芯片不工作时所“节省的”热量可以用于随后增加时钟频率，使其大于正常频率，假设产生的总热量没有超过IC封装件的散热能力。

美国专利号6230279介绍了一种响应用户指令对计算机的处理速度进行动态控制的系统和方法。当用户启动加速或者减速功能时，计算机的处理速度相应地增加或者降低，将作为结果的处理速度记录在数据库中，连同当前执行的应用程序一起作为速度管理数据。因此，当再次运行应用程序时，处理速度将根据以前存储的速度管理数据进行调整。

现在，我们已经设计了一种改进的装置。

本发明的一个方面基本上是利用系统可以自动运行在更高频率这一事实的方法，并且只有当认为其有用的时候，才借助于下述的两个步骤：

在复位时，系统识别它的最大允许的时钟频率(即它的工艺拐点)，并存储该频率值。

在运行时(仅当认为其有用的时候，例如如果系统缺少输出信号)，那么使用更高的频率；否则使用标称的频率(例如，当系统受到输出的阻碍时，因此，将不希望增加处理速度，因为这将增加输出端的通信量)。

为了能够检测工艺拐点并且在频率之间进行切换，系统需要能执行这些功能的装置，下面提供了两个典型实施例用于说明这是如何实现的。

参考附图的图1，根据本发明的第一典型实施例的装置包括可编程环形振荡器10、频率探测器和选择器12以及时序监控器14。

环形振荡器在集成电路制造领域中是广泛公知的，其通常包括简单的反相逻辑电路作为级。每一级的电流输出需要一定的时间将下一级的输入电容充电和放电到阈值电压。将这些级串联连接以形成级联回路，使得在一特定频率时，将180°的相移赋予通过回路的信号。假设回路增益足够大，那么信号很快变成非线性，其导致可用于多种用途的方波振荡，尤其是用于数字信号处理。在金属氧化物(MOS)集成电路中，通常使用环形振荡器来驱动电荷泵电路。尤其是，环形振荡器设置在BiCMOS或者双极电路中以及纯CMOS电路中。环形振荡器的优选应用是设置在数据和时钟恢复电路或者锁相环(PLL)电路中。

在本发明的这个典型实施例中使用的可编程环形振荡器10包括可变的可编程延时元件(未示出)，将该元件设置和配置为接收用于表示需要产生的时钟信号的时钟周期的数据，并由此表示新需要的频率应该为多少。因此，图1所示的典型装置可以替换公知处理器系统中的标准环形振荡器模块。

在使用中，另外还参考附图的图2，在处理器系统复位时，频率探测器和选择器12对可编程环形振荡器10编程，以产生标称频率的时钟信号，此时假定满足所有的时序约束，以至于时序监控器14向频率探测器和选择器12发出表示不可能违反时序的信号。在这一点上，频率探测器和选择器12开始以步进的方式(通过重复对可编程环形振荡器10进行相应地编程)增加频率，直到时序监控器14报告时序约束不被满足为止。然后频率探测器和选择器12采用紧接它之前的频率，在该频率时，时序监控器14确定系统没有违反时序约束，并存储该频率，将其作为系统的最大可能运行频率。

上述的频率搜索是线性搜索。然而，可以使用能够加速搜索过程的不同算法(例如，二分法)，本发明不意味着在这点上受到限制。

应该理解的是，在本领域中可编程环形振荡器是公知的，并在美国专利号6208182中介绍并说明了这种类型元件的例子。本领域技术人员可以理解的是，几种不同类型和结构的可编程环形振荡器适用于本发明的装置，并且本发明不意味着在这一点上受到限制。参照图1所示的本发明的典型实施例，关于该元件的唯一限制是它可以产生具有从标称频率到最大频率值的可编程频率的时钟信号，例如该频率等于快速工艺拐点频率。

类似地，在本技术中时序监控器也是公知的。例如，在美国专利号5418931中，介绍了用于检测和报告系统时序约束被违反的方法和装置。本领域技术人员可以理解的是，适于在参考附图的图1描述的典型装置中使用的时序监控器只需要检测输入频率是否违反了系统时序约束，并且它的实际结构不局限于特定的例子。

在图1装置中的频率探测器和选择器12包括用于实现本发明的控制逻辑。

复位之后，在运行期间，频率探测器和选择器12对环形振荡器编程，以便于产生标称频率的时钟信号，直到频率探测器和选择器12接收到加速信号，频率探测器和选择器12响应该加速信号而对环形振荡器10编程以产生最大频率(上面确定的)的时钟信号，直到撤回加速请求。

有很多需要增加时钟信号频率的不同情形。例如，更普通情形(在流式系统)中的一种情形是输出不足(即输出数据还没有准备好)，同时输入受到阻碍(即新的输出数据正等待当前的数据被处理)。在这种情况中，上述的超频技术是有用的。检测这种情况有很多不同的方法，例如可以通过获知系统状态或者I/O队列(当存在时)的状态来完成，并且本领域技术人员可以理解的是，本发明不意味着在这一点上受到限制。

现在参考附图的图3，根据本发明的第二个典型实施例的装置包括可编程环形振荡器10、频率探测器16、时序监控器14和时钟多路复用器(Mux)18。在这种情况中，从外部源向系统提供标称时钟频率。装置仍然包括内部时钟振荡器10，其仅产生最大频率。因此，在这种情况下，只提供频率探测器16(与频率探测器和选择器相对)，其用于寻找关于内部时钟振荡器的最大系统工作频率。在可编程环形振荡器10后，现在使用由“加速”信号20驱动的时钟多路复用器18，以选择系统需要工作的频率(即，外部时钟发生器产生的标称频率，或者来自内部可编程环形振荡器10的快速频率)。

除了频率探测器16通过内部环形振荡器10只确定最大频率外，图3装置的操作在大部分方面与图1装置的操作类似。它不对内部可编程环形振荡器10编程以产生标称频率的时钟信号。相反，该信号是通过外部部件产生的。此外，在这种情况下，“加速”信号20施加给时钟多路复用器18，从而引起其切换并使由频率探测器16确定且由可编程环形振荡器10产生的最大频率的时钟信号被输出，然而在图1的装置中，“加速”信号施加给频率探测器和选择器，其接着使可编程环形振荡器产生最大频率的时钟信号。当不需要使用可编程环形振荡器10时，还可以将加速信号传送给可编程环形振荡器10以便使其停止振荡，以节省功率。

因此，利用很多集成电路可以在远高于其标称频率的频率下工作的事实并且对该事实的使用进行优化，本发明的上述方面的方法和装置提供了一种自动且相对便宜的方法。仅仅在需要时将该频率增加到它的最大值，从而相对于现有技术的解决方案，减少了能耗。

本发明的另一方面是基于系统运行时，以周期性的方式对环形振荡器进行自动校准以使环形振荡器适应的思想，以便于考虑硅老化以及工作条件改变。产生的校准数据存储到嵌入的非易失性存储器中，以便避免需要外部部件，因此还允许立即给系统加电，而不需要初始校准或者数据取回步骤。

参考附图的图4，根据本发明的这个方面的典型实施例的装置包括：

控制器，用于校正如图5所示操作的顺序(图4中的CTRLER)。

不对称的延迟线，用于确定校准周期(图4中的ADel)。

环形校准模块，用于确定校准数据(图4中的RCM)。

(例如)磁存储器单元(Mcell)外构成的非易失性寄存器。

非易失性状态开关(例如在磁存储器单元外构成)，每当在其输入端有事件(例如转变或者脉冲)时，该非易失性状态开关改变状态(从1到0，反之亦然)(图4中的Mswitch)。

该实施例如图5中所示地工作。

复位之后，在启动新的校准前，系统必须等待K秒。在这种情况下，CTRLER升高信号reqC并等待askC升高。这些事件之间的延迟由ADel单元确定。

在这一点，执行新的校准。CTRLER利用go信号命令RCM执行新的校准；RCM利用done信号发出表示其已经完成的信号。

现在，将新的校准数据存储在存储器单元中，该存储器单元当前没有利用ReqW/ackW信号对连接到输出端。

现在，利用翻转(flip)信号上的平均(an even)并通过翻转Mswitch的状态来发送新的校准数据(Ring W信号)。

系统回到初始等待状态。

在图3中示出了RCM模块的典型实施例。基本上，该单元具有内部可编程环形振荡器10(其是用于产生系统时钟的环形振荡器的复制品)、时序满足监控器14(用于检测输入端的信号频率是否违反了设计时序约束)和频率探测器12(其迭代地寻找正确的时钟频率)。工作模式是简单的，基本与参照图3所述的类似，并将参考图6进行更详细地描述。频率探测器12使用其它两个模块来寻找时序约束允许的最大可能频率(如图6所示，搜索可以是线性的，或者它可以使用不同的算法)。该信息是后来被发送出去的校准数据。

本发明的这个方面的优点包括这样的事实，即，它是：

自动的而不需要外部部件，并当系统已经运行时被执行。

适应工作条件和硅老化。

应当注意的是，上述实施例是用于说明而不是限制本发明，并且在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员将能够设计很多可替换的实施例。在权利要求中，放置在括号中的任何附图标记不应该视为对权利要求的限制。除了那些在任一权利要求或者作为整体的说明书中列出的元件或者步骤外，用语“包括”等不排除其它元件或者步骤的存在。元件的单数引用不排除这些元件的复数引用，反之亦然。可以利用包括几个不同元件的硬件，并利用适当编程的计算机实现本发明。在列举几个装置的装置权利要求中，几个这些装置可以由同一项硬件来实现。在相互不同的从属权利要求中引述特定方法这一简单事实不表示不可以使用这些方法的组合来产生优点。

Claims

1、一种确定数字处理系统可以工作的最大最优时钟频率的方法，该方法包括以下步骤：

产生初始频率的时钟信号；

以步进的方式增加所述频率，并确定在所选数量的频率中的每一个频率下所述系统的工作情况，直到识别出所述处理器不能正确工作的时钟频率；以及

识别所述系统能够正确工作的最大时钟频率；其特征在于：

提供时序监控器(14)，用于确定所述系统在每个频率下是否可以在系统时序约束下工作，由此表示所述系统在各个频率下是否正确工作。

2、根据权利要求1所述的方法，包括将该最大频率存储在存储器中的步骤。

3、在数字处理系统中校准时钟产生装置(10)的方法，包括在系统运行时，周期性地执行权利要求1或者2所述的方法，并将所得到的最大频率施加给所述时钟产生装置。

4、用于确定数字处理系统可以工作的最大最优时钟频率的装置，该装置包括：

用于产生初始频率的时钟信号的装置(10)；

用于以步进方式增加所述频率的装置(12)，和用于确定在所选数量的频率中的每一个频率下所述系统的工作情况，直到识别出所述处理器不能正确地工作的时钟频率的装置；以及

用于识别所述系统可以正确工作的最大时钟频率的装置(12)；其特征在于：

用于确定所述系统的工作情况的所述装置包括时序监控器(14)，用于确定在每个频率下所述系统是否可以在系统时序约束内工作，由此表示所述系统在各个频率下是否正确工作。

5、选择性改变数字处理系统正在工作的频率的方法，该方法包括：

b)在复位后，产生小于所述最大频率的标称频率的时钟信号，直到接收到表示需要增加的时钟频率的信号；

c)响应于接收的所述信号，在需要的时间内，产生所述最大频率的时钟信号；然后

d)再次产生所述标称频率的时钟频率。

6、根据权利要求5所述的方法，其中确定所述最大频率的步骤包括权利要求1或者2所述的方法。

7、用于选择性地改变数字处理系统正在工作的频率的装置，该装置包括：

i.可编程的时钟产生装置(10)；

ii.当所述系统复位时，用于确定所述系统在系统时序约束下可以工作的最大时钟频率，并存储所述最大频率的装置(12)；以及

iii用于使得所述时钟产生装置(10)执行下述操作的装置：

b)响应于接收的所述信号，在需要的时间内，产生所述最大频率的时钟信号；然后

c)再次产生所述标称频率的时钟频率。

8、根据权利要求7所述的装置，包括用于监控系统时序约束的时序监控器(14)。

9、根据权利要求4、权利要求7或者权利要求8所述的装置，包括用于将该时钟信号的频率从该初始频率增加到该最大频率的频率探测器(12)。

10、根据权利要求4或者权利要求7至9中的任一项所述的装置，其中所述时钟产生装置(10)包括可编程环形振荡器。

11、根据权利要求7所述的装置，包括频率探测器和选择器(12)，用于确定复位时的最大频率，接收增加时钟频率的请求并使该时钟产生装置产生最大频率的时钟信号，直到该请求终止或者被撤回。

12、根据权利要求7所述的装置，包括频率探测器(16)，用于确定在复位时的所述最大频率并使所述时钟产生装置(10)产生所述最大频率的时钟信号；第二时钟产生装置，将其设置和配置为产生所述标称频率的时钟信号，该第一和第二时钟产生装置的输出端通过开关装置(18)连接到时钟输出端，所述开关装置(18)被设置为将所述第二时钟产生装置的输出端连接到所述时钟输出端，直到接收到增加所述时钟频率的请求(20)，响应于该请求，所述开关装置(18)使所述第一时钟产生装置(10)的输出端连接到所述时钟输出端，直到所述请求(20)终止或者被撤回。

13、根据权利要求12所述的装置，包括当请求(20)终止或者被撤回时，用于停止该第一时钟产生装置的装置。

14、根据权利要求12或13所述的装置，其中该第二时钟产生装置包括外部时钟产生装置。