CN1501471A - 互连结构及其形成方法 - Google Patents
互连结构及其形成方法 Download PDFInfo
- Publication number
- CN1501471A CN1501471A CNA200310102969A CN200310102969A CN1501471A CN 1501471 A CN1501471 A CN 1501471A CN A200310102969 A CNA200310102969 A CN A200310102969A CN 200310102969 A CN200310102969 A CN 200310102969A CN 1501471 A CN1501471 A CN 1501471A
- Authority
- CN
- China
- Prior art keywords
- laying
- group
- copper
- interconnection structure
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000010949 copper Substances 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000011819 refractory material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000003344 environmental pollutant Substances 0.000 claims description 9
- 231100000719 pollutant Toxicity 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000009102 absorption Effects 0.000 claims 4
- 238000010521 absorption reaction Methods 0.000 claims 4
- 238000002955 isolation Methods 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 6
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 3
- 238000011109 contamination Methods 0.000 abstract description 2
- 239000000356 contaminant Substances 0.000 abstract 1
- 238000005247 gettering Methods 0.000 abstract 1
- 239000003870 refractory metal Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种互连结构及其形成方法。在铜后端集成电路技术中，采用低k有机物基层间电介质的先进技术存在碳污染的问题，该问题在采用氧化物作为电介质的电路中不会出现。用于铜线的复合衬垫层使用Ti作为底层，其具有吸收碳和其它污染物的性能。通过增加隔离Ti和铜的TiN层，避免了Ti与铜反应形成高电阻化合物的公知问题。
Description
技术领域
本发明涉及将铜互连线和低k电介质用于后端(back end)以制造集成电路，具体地，涉及具有与铜线机械和电连接的钨或其它难熔金属触点(contact)的电路。
背景技术
在开发用于在集成电路的后端中用铜取代铝的工艺的过程中，本领域技术人员很快认识到需要给铜装衬垫或封住铜，以防止它扩散或者逸出并与电介质反应和/或污染物与之反应。
已经试验了各种衬垫，并且知道了不同组合方式的优势和不足。普遍满意的一种组合方式是TaN/Ta。
然而，在低k层间电介质的具体情况下，形成沟槽和通孔以在镶嵌型几何形状(Damascene style geometry)中保持铜互连的工艺，使得碳从电介质材料逸出(例如通过溅射)并沉积在下部导体的露出表面上。在互连线的两层之间的界面处，尤其是在W触点和另一层的铜之间，碳是造成开路的主要原因。
已经发现，Ti具有非常有效地吸收碳的特性，并且也吸收氧和氮。但是，如同本领域技术人员所知道的，Ti与Cu反应，形成具有高电阻的化合物。因此，本领域技术人员不考虑将Ti作为给Cu互连线装衬垫的适宜材料。
另外，随着尺寸收缩，衬垫(liner)薄变得重要。如果衬垫太厚，则Cu将变得过窄且具有过高的电阻。衬垫中的每个附加层减少了铜的含量并因此增大了互连线的电阻。
因此，本领域技术人员还不能够解决给嵌入低k电介质中的Cu互连线提供衬垫的问题。用于氧化物电介质的解决方案-Ta/TaN-是不合适的。
发明内容
本发明涉及嵌在具有碳组分的低k电介质中的与下层难熔材料接触的Cu互连线的衬垫。
本发明的一个特征是使用了被TiN上层覆盖的Ti下层。
本发明的另一特征是Ti\CVD-TiN\Ta的三重层。
根据本发明的一个方面，提供一种形成电互连结构的方法，包括步骤：提供一组嵌入第一层间电介质中的难熔材料触点；提供设置在所述第一层间电介质上方的包括碳的第二层间电介质；在所述第一层间电介质中形成一组开口，该组开口中的至少一些开口露出所述触点中的一些触点的上表面，从而来自包括碳、氧和氮的组中的污染物沉积在所述上表面上；在所述组开口中沉积Ti第一衬垫层，从而所述Ti吸收所述污染物；在所述第一衬垫层上方沉积第二阻挡衬垫层；以及在所述开口中在所述第二衬垫层上方沉积铜，以形成互连层。
根据本发明的另一个方面，提供一种互连结构，包括：一组嵌在第一层间电介质中的难熔材料触点；包括碳的第一层间电介质；设置在所述第一电介质的一组开口中的第一层铜互连线，该组开口中的至少一些开口将所述难熔材料触点中的一些触点的上表面暴露至所述第一层铜互连线，所述铜互连线包括：所述组开口中的Ti第一衬垫层；设置在所述第一衬垫层上方的TiN第二衬垫层；以及设置在所述开口中在所述第二衬垫层上的铜互连元件。
附图说明
图1以部分图示、部分示意的方式示出单镶嵌触点(single damascenecontact)的剖面图；以及
图2以部分图示、部分示意的方式示出双镶嵌触点的剖面图。
具体实施方式
图1显示根据本发明的后端的一部分，其中W触点50形成在电介质20(例如氧化物)的孔中，与形成在衬底10中的晶体管或其它器件的电极接触。
本发明提出的问题是形成触点50的上表面和另一层的互连线之间的接触，该互连线是包埋在例如SiLK(TM)的低k电介质25中的铜。本领域技术人员知道这种电介质与许多其它低k电介质一样包括碳。在形成其中沉积(包括电镀、溅射、CVD、PVD等)铜元件60的孔的工艺过程中，碳溅射或者通过其它方式逸出。此外，氧和/或氮可能在表面上，附着或者以化合物的形式存在。这两种元素也使电接触的性能变差。
根据本发明，包括在复合衬垫62(示意性示出了一层或更多层衬垫)中的第一衬垫层或薄膜由Ti形成，被沉积至足以吸收落着在触点50的上表面上的碳、氧和氮的额定深度。这种污染的主要机制是来自电介质的溅射，但是可能是其它原因和机制。例如，第一层的厚度是2-5nm并通过PVD或CVD沉积。
其次，TiN第二衬垫层例如通过CVD也沉积在复合衬垫62中。这层的作用是阻挡Ti和Cu接触并反应而形成高电阻层。
由于碳可沉积在容纳铜的沟槽的整个底部，Ti应当全部沿沟槽的底部沉积。衬垫的导电性将不仅在与触点50的界面处很重要，而且碳污染的问题不限于该区域。
可选择地，Ta第三衬垫层可沉积至10-20nm的厚度。Ta具有与Cu形成良好界面(即外延性)的优点，其具有良好的防电迁移性。此外，Ta层也是阻挡层。因此，如果Ta层用作组合的阻挡层和界面改善层，则可去除TiN，TiN有腐蚀的危险。
本领域技术人员了解，如果需要，可进行其它选择性步骤，例如触点50表面的溅射清洁或其它清洁方式。传统上，还在最终衬垫层上设置铜的籽层。
与现有技术中元件60的175-190nm的标准厚度相比，上述两层具有8nm的组合厚度。衬垫厚度是铜互连线的总厚度的重要部分，并可对RC时间常数和其它电路性能产生显著的影响。类似地，在触点50的上表面处，额定直径是120nm，并且衬垫层占据其中的16nm。增加Ta第三层(额定为10～20nm)仅增加厚度。
Ti第一衬垫层的最小厚度将由吸收污染物的需要所决定。TiN第二衬垫层的最小厚度将由阻挡或隔离Ti和Cu的需要所决定。这些衬垫也限制铜，这是另一限制条件，会增加需要用于吸收和用于阻挡Ti之外的所需厚度。在每种情况下，设计人员将增加余量以允许制造波动。
实验显示根据本发明的W-Cu触点的产率远远好于现有技术的TaN/Ta。在一实验中，根据本发明的测试结构的产率是100％，而现有技术组合的相应产率是～80％。
图2与图1类似，显示双镶嵌孔的相应结构，其中铜互连线60设置在保形层62′上方。工艺并非显著不同，但是调整了衬垫沉积，如同本领域技术人员所知道的，以改善衬垫层的保形性(conformality)。
本领域技术人员知道，除了钨以外的材料，例如其它难熔金属或多晶硅(总体上称作难熔材料)可用作下层连接，例如M0、M1或衬底中的触点区域。结构元件将称为难熔金属触点，因为感兴趣的部分是接触表面，而不考虑终止在该表面中的互连元件的形状。结构的类型不局限于集成电路，由相同材料制造的其它结构可使用本发明，例如，封装结构或电气-机械系统。其上构建有结构的材料不局限于硅和SiGe，GaAs或其它材料可被使用。
虽然通过单一优选实施例阐述了本发明，但是本领域技术人员将认识到，在所附权利要求的精神和范围内，本发明可实施为各种形式。
Claims (20)
1.一种形成电互连结构的方法，包括步骤：
提供一组嵌入第一层间电介质中的难熔材料触点；
提供设置在所述第一层间电介质上方的包括碳的第二层间电介质；
在所述第一层间电介质中形成一组开口，该组开口中的至少一些开口露出所述触点中的一些触点的上表面，从而来自包括碳、氧和氮的组中的污染物沉积在所述上表面上；
在所述组开口中沉积Ti第一衬垫层，从而所述Ti吸收所述污染物；
在所述第一衬垫层上方沉积第二阻挡衬垫层；以及
在所述开口中在所述第二衬垫层上方沉积铜，以形成互连层。
2.根据权利要求1的方法，其中，所述电互连结构是集成电路的一部分。
3.根据权利要求1的方法，其中，所述组金属触点中的至少一些触点为钨。
4.根据权利要求2的方法，其中，所述组金属触点中的至少一些触点为钨。
5.根据权利要求1的方法，其中，所述第一衬垫层具有足够吸收所述污染物的厚度。
6.根据权利要求2的方法，其中，所述第一衬垫层具有足够吸收所述污染物的厚度。
7.根据权利要求4的方法，其中，所述第一衬垫层具有足够吸收所述污染物的厚度。
8.根据权利要求2的方法，其中，所述第一衬垫层具有大于2nm的厚度。
9.根据权利要求5的方法，其中，所述第一衬垫层具有大于2nm的厚度。
10.根据权利要求7的方法，其中，所述第一衬垫层具有大于2nm的厚度。
11.根据权利要求4的方法，其中，所述第二阻挡衬垫层具有足够隔离所述Ti和所述铜的厚度。
12.根据权利要求11的方法，其中，所述第二阻挡衬垫层的材料从由TiN和Ta构成的组中选出。
13.根据权利要求4的方法，还包括沉积Ta第三衬垫层的步骤。
14.根据权利要求4的方法，其中，所述第一衬垫层通过PVD和CVD中的一种沉积。
15.根据权利要求4的方法，其中，所述第二衬垫层通过CVD沉积。
16.一种互连结构，包括：
一组嵌在第一层间电介质中的难熔材料触点；
包括碳的第一层间电介质；
设置在所述第一电介质的一组开口中的第一层铜互连线，该组开口中的至少一些开口将所述难熔材料触点中的一些触点的上表面暴露至所述第一层铜互连线，所述铜互连线包括：
所述组开口中的Ti第一衬垫层；
设置在所述第一衬垫层上方的TiN第二衬垫层；以及
设置在所述开口中在所述第二衬垫层上的铜互连元件。
17.根据权利要求16的互连结构，其中：
所述互连结构包括在集成电路中。
18.根据权利要求17的互连结构，其中：
所述难熔材料是钨，并且所述第一衬垫层包括从所述难熔材料触点中的一些触点的所述上表面吸收的碳。
19.根据权利要求18的互连结构，还包括：
Ta第三衬垫层。
20.根据权利要求18的互连结构，其中：
所述第一衬垫层具有足够吸收碳的厚度，且所述第三衬垫层具有足够隔离所述Ti和所述铜的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/287,155 | 2002-11-01 | ||
| US10/287,155 US6661097B1 (en) | 2002-11-01 | 2002-11-01 | Ti liner for copper interconnect with low-k dielectric |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1501471A true CN1501471A (zh) | 2004-06-02 |
| CN1258217C CN1258217C (zh) | 2006-05-31 |
Family
ID=29711757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101029691A Expired - Fee Related CN1258217C (zh) | 2002-11-01 | 2003-10-31 | 互连结构及其形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6661097B1 (zh) |
| JP (1) | JP2004158851A (zh) |
| KR (1) | KR100570147B1 (zh) |
| CN (1) | CN1258217C (zh) |
| TW (1) | TWI239055B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101903990B (zh) * | 2007-12-18 | 2013-11-06 | 杨秉春 | 嵌入式互连系统的形成方法、双重嵌入式互连系统的形成方法及集成电路装置的形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI242835B (en) * | 2003-08-29 | 2005-11-01 | Nanya Technology Corp | Structure of interconnects and fabricating method thereof |
| DE102005052000B3 (de) * | 2005-10-31 | 2007-07-05 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098860A (en) | 1990-05-07 | 1992-03-24 | The Boeing Company | Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers |
| US5930669A (en) | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
| US6022800A (en) | 1998-04-29 | 2000-02-08 | Worldwide Semiconductor Manufacturing Corporation | Method of forming barrier layer for tungsten plugs in interlayer dielectrics |
-
2002
- 2002-11-01 US US10/287,155 patent/US6661097B1/en not_active Expired - Fee Related
-
2003
- 2003-10-02 KR KR1020030068540A patent/KR100570147B1/ko not_active IP Right Cessation
- 2003-10-20 JP JP2003359944A patent/JP2004158851A/ja active Pending
- 2003-10-30 TW TW092130326A patent/TWI239055B/zh not_active IP Right Cessation
- 2003-10-31 CN CNB2003101029691A patent/CN1258217C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101903990B (zh) * | 2007-12-18 | 2013-11-06 | 杨秉春 | 嵌入式互连系统的形成方法、双重嵌入式互连系统的形成方法及集成电路装置的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6661097B1 (en) | 2003-12-09 |
| JP2004158851A (ja) | 2004-06-03 |
| TW200416902A (en) | 2004-09-01 |
| CN1258217C (zh) | 2006-05-31 |
| KR20040038651A (ko) | 2004-05-08 |
| KR100570147B1 (ko) | 2006-04-12 |
| TWI239055B (en) | 2005-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8133813B2 (en) | Semiconductor device with a barrier film | |
| US7956465B2 (en) | Reducing resistivity in interconnect structures of integrated circuits | |
| US7902061B2 (en) | Interconnect structures with encasing cap and methods of making thereof | |
| US7919862B2 (en) | Reducing resistivity in interconnect structures of integrated circuits | |
| US7879720B2 (en) | Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation | |
| CN1477695A (zh) | 半导体器件的制造方法 | |
| JPH1145887A (ja) | エレクトロマイグレーション耐性が向上し欠陥影響度が少ないサブクォーターミクロンの銅相互接続 | |
| US6998342B2 (en) | Electronic device manufacturing method | |
| CN1575515A (zh) | 利用电介质阻挡层实施金属镶嵌的方法 | |
| CN1945826A (zh) | 具有双层或多层盖层的互连及其制造方法 | |
| KR100459733B1 (ko) | 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법 | |
| CN101188210A (zh) | 半导体结构的形成方法 | |
| US7651941B2 (en) | Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring | |
| CN1258217C (zh) | 互连结构及其形成方法 | |
| KR101088813B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100420611B1 (ko) | Ｔｉ를 포함하는 라이너를 갖는 상호접속부 | |
| CN1913125A (zh) | 过孔底接触及其制造方法 | |
| CN1396647A (zh) | 一种具有高抗张强度阻障层的形成方法 | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| CN1317755C (zh) | 制作钨插塞的方法 | |
| KR100866138B1 (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR100462759B1 (ko) | 확산 장벽층을 갖는 금속 배선 및 그 제조 방법 | |
| US20040155349A1 (en) | Semiconductor device and method of fabricating the same | |
| KR19980016348A (ko) | 반도체장치의 금속배선층 구조 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060531 Termination date: 20111031 |