CN1499630A - 可堆栈半导体封装件的模块化装置及其制法 - Google Patents

可堆栈半导体封装件的模块化装置及其制法 Download PDF

Info

Publication number
CN1499630A
CN1499630A CNA021467285A CN02146728A CN1499630A CN 1499630 A CN1499630 A CN 1499630A CN A021467285 A CNA021467285 A CN A021467285A CN 02146728 A CN02146728 A CN 02146728A CN 1499630 A CN1499630 A CN 1499630A
Authority
CN
China
Prior art keywords
semiconductor package
circuit board
conductive component
chip
bearing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021467285A
Other languages
English (en)
Other versions
CN100336221C (zh
Inventor
普翰屏
黄致明
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB021467285A priority Critical patent/CN100336221C/zh
Publication of CN1499630A publication Critical patent/CN1499630A/zh
Application granted granted Critical
Publication of CN100336221C publication Critical patent/CN100336221C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种可堆栈半导体封装件的模块化装置及其制法，包括一第一半导体封装件及至少一堆栈在其上，并与其电性连接的第二半导体封装件；其中，该第一半导体封装件具有供芯片安置其上的承载件，以及一借多个导电组件电性连接至该承载件且位于该芯片上方的电路板，在该承载件与该电路板间形成有一用以包覆该芯片与该导电组件的封装胶体，使该电路板的上表面外露出封装件外，供该第二半导体封装件与该电路板上表面形成的电性连接区电性连接；由于该电路板是借封装胶体结合于第一半导体封装件中，因此具有较佳的作业性及可靠性，且提供了较佳的电路布局性。

Description

可堆栈半导体封装件的模块化装置及其制法
发明领域
本发明是关于一种模块化的半导体封装件，特别是关于一种以堆栈方式结合有多个半导体封装件的模块化装置。
背景技术
现今电子产品是朝多功能、高电性及高速运作的方向发展，为配合此发展方向，半导体开发者都在积极研发能整合有多个芯片的半导体装置的多芯片模块(Multi Chip Module，MCM)，以符合电子产品的需求。
这种整合有多个芯片的半导体装置主要类型之一，是在单一的半导体装置中整合多个芯片，如图1A及图1B所示的半导体装置，是在一基板上承载多个堆栈的半导体芯片10(如图1A所示)，或在一基板20上布设多个置于同一平面上的半导体芯片21(如图1B所示)。这种半导体装置的缺点在于只有在完成封装之后，才能对各芯片进行电性及可靠性等测试，若其中有一个芯片无法通过测试，会导致整个半导体装置无法使用。
如图1C所示，美国专利第6,303,997号发明了一个整合有多个芯片的半导体装置类型，即在一基板30的上表面安置有一电性连接至该基板30的半导体芯片31与另一半导体封装件32；该模块化的半导体装置3制程，是先将该半导体芯片31借由焊线311电性连接至该基板30上表面并进行测试；在确认功能正常后，再以表面藕接(SurfaceMount Technology，SMT)的方式，将另一已完成封装并经测试的BGA半导体封装件32，通过焊球321电性连接至该基板30，最后再进行整体测试，避免前述传统的多芯片模块存在的已知好芯片(Known GoodDie，KGD)的问题。然而该半导体装置3必须在该基板30上表面同时设置多个焊线垫与焊球垫，供该半导体芯片31与封装件32电性连接至该基板30，不仅受限于基板布局，同时必须使用高密度的制程，如积层基板(Build-Up substrate)，这会导致生产成本的提升。
美国专利第5,783,870号发明了另一整合有多个芯片的半导体装置的类型，如图1D所示，该方法是将多个半导体封装件整合为单一的模块化的半导体装置(Module Semiconductor Device)。该模块化半导体装置4，是将一第二半导体封装件40b叠接在一第一半导体封装件40a上，以借该第二半导体封装件40b的多个焊球411b，焊接至该第一半导体封装件41a的基板41a上表面，使该第二半导体封装件40b能够电性连接至该第一半导体封装件；同理，第三半导体封装件40c与第二半导体封装件40b的叠接也是如此。其中该模块化的半导体装置所使用的半导体封装件需要个别进行所需的测试，在测试通过后再加以叠接。这虽可利用一般基板解决多芯片模块所存在的已知好芯片(Known Good Die，KGD)的问题，然而，在这种具有多个叠接半导体封装件的装置中，位于下层的半导体封装件的基板部分，仅在安置有半导体芯片的芯片接置区其余部分的区域，才可供上层半导体封装件的焊球进行焊接以电性连接至下层半导体封装件，也就是，该基板上的电性连接区域(Electrically-connecting area)的大小受到限制，从而影响到基板的电路布局，也影响了上层半导体封装件的输入/输出端(I/O Connection)的数量与布设，使整体封装装置的设计灵活性(Design Flexibility)受到不利的影响。
因此，如何借由简单的制程技术、花费较少的成本即可提供半导体装置的高度积成化，已成目前亟待解决的课题。
发明内容
为克服上所述现有技术的缺点，本发明的主要目的是提供一种具较佳的作业性及可靠性的可堆栈半导体封装件的模块化装置及其制法。
本发明的另一目的是提供一种可以借由简单的制程技术、花费较少的成本即可达到模块化封装结构的可堆栈半导体封装件的模块化装置及其制法。
本发明的又一目的是提供一种具有较佳电路布局性以延伸布局空间供多个半导体封装件进行安置的可堆栈半导体封装件的模块化装置及其制法。
为达到上述及其它目的，本发明可堆栈半导体封装件的模块化装置，包括一第一半导体封装件，以及至少一堆栈在该第一半导体封装件上并与该第一半导体封装件电性连接的第二半导体封装件。
该第一半导体封装件包含有一芯片承载件；至少一安置在该芯片承载件的半导体芯片；一提供该半导体芯片电性连接至该芯片承载件的第一导电组件；一位于该半导体芯片上方的电路板；一用以支撑并提供该电路板电性连接至该芯片承载件的第二导电组件；一形成于该芯片承载件与该电路板间，用以包覆该半导体芯片与该第二导电组件，并外露出该电路板上表面的封装胶体；以及一用以提供该半导体芯片电性连接至外界的第三导电组件。
该第二半导体封装件是借由一导电组件电性连接至该外露于第一半导体封装件的电路板上表面，整合该第一半导体封装件，形成一可堆栈半导体封装件的模块化装置。
本发明所提供的模块化装置的制法包括下列步骤：制备一芯片承载件，并在其上安置有至少一借由第一导电组件与该芯片承载件电性连接的芯片；提供一电路板，具有一上表面及一下表面，同时在该下表面上预设一第二导电组件；将该电路板安置在该结合有半导体芯片的芯片承载件上方，并借由该第二导电组件电性连接至该芯片承载件；填充一封装胶体至该芯片承载件与该电路板间，用以包覆该半导体芯片、第一导电组件与第二导电组件，并使该电路板的上表面得以外露出该封装胶体；在该芯片承载件上设置一第三电组件，以提供上述封装的第一半导体封装件电性连接至外部装置；以及将至少一第二半导体封装件电性连接至该第一半导体封装件的电路板上表面。
由于该电路板是借由第二导电组件结合于该第一半导体封装件中，其间并包覆有该封装胶体，故在该第二半导体封装件电性连接至该第一半导体封装件时，能够提供较佳的作业性及可靠性，且该外露于第一半导体封装件的电路板，其上表面整体均可提供该第二半导体封装件的接置，因此可提供较佳的电路布局性(Trace Routability orLayout)以供安置更多的电子组件。
附图说明
图1A是现有整合有多个芯片的半导体封装件剖面示意图；
图1B是现有整合有多个芯片的半导体封装件剖面示意图；
图1C是现有的美国专利第6,303,997号半导体装置的剖面示意图；
图1D是现有的美国专利第5,783,870号半导体装置的剖面示意图；
图2A至图2E是本发明的可堆栈半导体封装件的模块化装置制程示意图；以及
图3是本发明的可堆栈半导体封装件的模块化装置实施例2剖面示意图。
具体实施方式
请参阅图2E，为本发明的可堆栈半导体封装件的模块化装置剖面示意图。
如图2E所示，该半导体装置包括有一第一半导体封装件50，以及至少一堆栈在该第一半导体封装件50上并与该第一半导体封装件50电性连接的第二半导体封装件500。
该第一半导体封装件50具有一芯片承载件51；至少一安置在该芯片承载件51的半导体芯片52；一提供该半导体芯片52电性连接至该芯片承载件51的第一导电组件53；一位于该半导体芯片52上方的电路板54；一用以支撑并提供该电路板54电性连接至该芯片承载件51的第二导电组件55；一形成于该芯片承载件51与该电路板54间，用以包覆该半导体芯片52、第一导电组件53与第二导电组件55，并外露出该电路板54上表面的封装胶体56；以及一用以提供该半导体芯片52电性连接至外界的第三导电组件57。借由将该电路板54上表面外露出该第一半导体封装件50之外表面，以提供至少一第二半导体封装件500电性连接至该电路板54，整合该第一半导体封装件50与第二半导体封装件500，形成一可堆栈半导体封装件的模块化装置。
该芯片承载件51为一球栅阵列型基板，其具有一第一表面51a和一第二表面51b，在该第一表面51a和第二表面51b均设置有多个电性焊接点51c与导电迹线(未图标)，且在该基板中形成有多个导电贯孔(Vias)51d，借以提供利用如银胶的胶粘剂51e，粘置位于该芯片承载件51上的半导体芯片52，借由该第一导电组件53，如金线，通过打线作业电性连接至该芯片承载件51。
该电路板54具有一上表面54a及一下表面54b，在该上表面54a和下表面54b上形成有多个电性焊接点54c与导电迹线(未图标)的电性连接区，并在该电路板54中设置有多个导电贯孔54d，同时在该下表面54b上、预设的电性焊接点54c上焊接有第二导电组件55，如焊球、焊锡凸块，也可以是金属管脚(Pin)等，使该电路板54安置在该结合有半导体芯片52的芯片承载件51上方时，能够借由回焊该第二导电组件55至该芯片承载片第一表面51a上相对应的电性焊接点51c，使该电路板54与该芯片承载件51产生电性连接，并借由该第二导电组件55予以支撑该电路板54，避免接触到该半导体芯片52或该第一导电组件53，防止产生短路。
该封装胶体56是使用如环氧树脂(Epoxy Resin)等封装材料，填入至该芯片承载件51与该电路板54之间，用以包覆该半导体芯片52与该第二导电组件55，并使该电路板54的上表面54a得以外露出该封装胶体56。
该第三导电组件57是一球栅阵列，植置多个焊球在该芯片承载件51的第二表面51b，以提供该半导体装置电性连接至如印刷电路板(未图标)的外界装置。如此，即完成该包含有电路板54，并使该电路板54的上表面54a得以外露出该封装胶体56的第一半导体封装件50。
该第二半导体封装件500，为一球栅阵列式半导体封装件，并预先完成封装及相关测试后，在确认功能正常，再以表面藕接(SurfaceMount Technology，SMT)方式，将已完成封装并经测试的第二半导体封装件500利用该球栅阵列501电性连接至该电路板上表面54a，借以堆栈至少一第二半导体封装件500至该第一半导体封装件50上。
实施例1
图2A至图2E是本发明可堆栈半导体封装件的模块化装置的实施例1的制造过程示意图。本发明模块化装置的制法，包括下列步骤。首先，如图2A所示，制备一芯片承载件如一球栅阵列式(BGA)基板，并在其上安置至少一与该芯片承载件电性连接的芯片；该基板51可以由树脂材料，如环氧树脂(Epoxy Resin)、聚酰亚胺(Polyimide)树脂、BT(Bismaleimide Trazine)树脂、FR4树脂等制成，其具有一第一表面51a和一第二表面51b，在该第一表面51a和第二表面51b上均设置有多个电性焊接点51c与导电迹线(未图标)，且在该基板中形成有多个导电贯孔51d，借以使用胶粘剂51e将半导体芯片52粘置在该芯片承载件51上，该胶粘剂51e可以是银胶，能够借由该第一导电组件53，如金线，通过打线作业电性连接至该芯片承载件51。
该电性焊接点51c是这样形成的：预先在该基板51的表面上形成一导电层(未图标)，例如一铜层，再选择性去除该导电层的特定部分，从而形成该电性焊接点51c。
如图2B所示，提供一双层电路板54，其具有一上表面54a及一下表面54b，在该上表面54a和下表面54b上形成有多个电性焊接点54c与导电迹线(未图标)的电性连接区，并在该电路板54中设置有多个导电贯孔54d，同时在该下表面54b上预设的电性焊接点54c上焊接有第二导电组件55，如焊球、焊锡凸块，也可以是金属管脚(Pin)等。
接着，如图2C所示，将该电路板54安置在该结合有半导体芯片52的芯片承载件51上方，并借由该第二导电组件55电性连接至该芯片承载片第一表面51a上相对应的电性焊接点51c，使该电路板54与该芯片承载件51产生电性连接。
之后，如图2D所示，进行一封装胶体制程(EncapsulationProcess)，以现有封装材料，如环氧树脂(Epoxy Resin)等，填充至该芯片承载件51与该电路板54之间，用以包覆该半导体芯片52与该第二导电组件55，并使该电路板54的上表面54a能够外露出该封装胶体56。再设置第三导电组件57，如多个焊球至该芯片承载件51的第二表面51b，以提供该半导体封装件电性连接至外部印刷电路板。如此，即完成该包含有电路板54，并使该电路板54的上表面54a得以外露出该封装胶体56的第一半导体封装件50。
最后，如图2D所示，以表面藕接(Surface Mount Technology，SMT)方式将已完成封装并经测试的第二半导体封装件500利用该一球栅阵列501电性连接至该电路板上表面54a，借以堆栈至少一第二半导体封装件500至该第一半导体封装件50上。
本发明的可堆栈半导体封装件的模块化装置中，由于该第一半导体封装件50的电路板54是借由该第二导电组件55结合于该第一半导体封装件50，其间包覆有该封装胶体56，故在该第二半导体封装件500电性连接至该第一半导体封装件50时，能够提供较佳的作业性及可靠性；且该外露出第一半导体封装件50表面的电路板54，其整个上表面54a均可作为该第二半导体封装件500的接置区域，可以提供较佳的电路布局性(Trace Routability or Layout)；同时，该第一半导体封装件50及第二半导体封装件500的基板形式为一般传统的基板，不须额外花费复杂的制程与成本，即可达到堆栈半导体封装件的目的。
实施例2
请参阅图3，是本发明可堆栈半导体封装件的模块化装置的实施例2的剖面示意图。如图所示，本发明实施例2的模块化装置与实施例1所说明的大致相同，其不同处在于该第一半导体封装件60的半导体芯片62是借由该第一导电组件63，如焊锡凸块，利用覆晶(Flip Chip)方式电性连接至该芯片承载件61。

Claims (14)

1.一种可堆栈半导体封装件的模块化装置，其特征在于，该模块化装置包括：
一第一半导体封装件；以及
至少一第二半导体封装件，是堆栈并电性连接至该第一半导体封装件上；其中该第一半导体封装件包含：
一芯片承载件；
至少一安置在该芯片承载件的半导体芯片；
一提供该半导体芯片电性连接至该芯片承载件的第一导电组件；
一位于该半导体芯片上方并具有一上表面及一下表面的电路板；
一设置在该电路板下表面，用以支撑并提供该电路板电性连接至该芯片承载件的第二导电组件；
一形成于该芯片承载件与该电路板间，以包覆住该半导体芯片、第一导电组件及第二导电组件，并外露出该电路板上表面以供至少一第二半导体封装件作电性连接的封装胶体；以及
一用以提供该半导体芯片电性连接至外界的第三导电组件。
2.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第一导电组件是焊线及焊锡凸块中的任一种。
3.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第二导电组件是焊球、焊锡凸块及金属管脚中的任一种。
4.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第三导电组件是焊球。
5.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第二半导体封装件是球栅阵列半导体封装件。
6.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该电路板是一双层电路板。
7.如权利要求6所述的可堆栈半导体封装件的模块化装置，其特征在于，该电路板上表面和下表面形成有多个电性焊接点与导电迹线，并在该电路板中设置有多个导电贯孔。
8.一种可堆栈半导体封装件的模块化装置的制法，其特征在于，该模块化装置的制法包括：
(1)制备一芯片承载件，并在其上安置至少一借由第一导电组件与该芯片承载件电性连接的芯片；
(2)提供一电路板，具有一上表面及一下表面，并在该下表面预设有一第二导电组件；
(3)将该电路板安置在该结合有半导体芯片的芯片承载件上方，并借由该第二导电组件电性连接至该芯片承载件；
(4)填充一封装胶体至该芯片承载件与该电路板之间，用以包覆该半导体芯片、第一导电组件与该第二导电组件，并使该电路板的上表面得以外露出该封装胶体；
(5)设置一第三导电组件在该芯片承载件上，以提供上述完成封装的第一半导体封装件电性连接至外部装置；以及
(6)将至少一第二半导体封装件电性连接至该第一半导体封装件的电路板上表面。
9.如权利要求8所述的可堆栈半导体封装件的模块化装置的制法，其特征在于，在步骤(1)中，该第一导电组件为焊线及焊锡凸块中的任一种。
10.如权利要求8所述的可堆栈半导体封装件的模块化装置的制法，其特征在于，在步骤(2)中，该第二导电组件为焊球、焊锡凸块及金属管脚中的任一种。
11.如权利要求8所述的可堆栈半导体封装件的模块化装置的制法，其特征在于，在步骤(5)中，该第三导电组件是焊球。
12.如权利要求8所述的可堆栈半导体封装件的模块化装置的制法，其特征在于，在步骤(6)中，该第二半导体封装件是球栅阵列半导体封装件。
13.如权利要求8所述的可堆栈半导体封装件的模块化装置的制法，其特征在于，在步骤(2)中，该电路板为一双层电路板。
14.如权利要求8所述的可堆栈半导体封装件的模块化装置的制法，其特征在于，在步骤(2)中，该电路板上表面和下表面形成有多个电性焊接点与导电迹线，并在该电路板中设置有多个导电贯孔。
CNB021467285A 2002-11-04 2002-11-04 可堆栈半导体封装件的模块化装置及其制法 Expired - Lifetime CN100336221C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021467285A CN100336221C (zh) 2002-11-04 2002-11-04 可堆栈半导体封装件的模块化装置及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021467285A CN100336221C (zh) 2002-11-04 2002-11-04 可堆栈半导体封装件的模块化装置及其制法

Publications (2)

Publication Number Publication Date
CN1499630A true CN1499630A (zh) 2004-05-26
CN100336221C CN100336221C (zh) 2007-09-05

Family

ID=34232860

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021467285A Expired - Lifetime CN100336221C (zh) 2002-11-04 2002-11-04 可堆栈半导体封装件的模块化装置及其制法

Country Status (1)

Country Link
CN (1) CN100336221C (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370695C (zh) * 2004-12-01 2008-02-20 立积电子股份有限公司 整合表面声波滤波组件与收发器的装置及方法
CN100378993C (zh) * 2004-08-26 2008-04-02 财团法人工业技术研究院 一种立体堆栈式封装结构
CN101232012B (zh) * 2008-02-21 2010-06-02 日月光半导体制造股份有限公司 堆栈式半导体封装结构
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102530824A (zh) * 2010-12-17 2012-07-04 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
CN102693965A (zh) * 2011-03-24 2012-09-26 南茂科技股份有限公司 封装堆迭结构
CN103715107A (zh) * 2012-10-09 2014-04-09 矽品精密工业股份有限公司 封装堆栈结构的制法
CN104051411A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 叠层封装结构
CN104681499A (zh) * 2013-11-29 2015-06-03 矽品精密工业股份有限公司 封装堆栈结构及其制法
CN106357294A (zh) * 2016-08-31 2017-01-25 安徽赛福电子有限公司 一种双收发器和滤波组件的无线通讯装置
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
CN108630670A (zh) * 2018-03-30 2018-10-09 维沃移动通信有限公司 一种封装模块及堆叠封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878618A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
EP0778616A3 (en) * 1995-12-05 1999-03-31 Lucent Technologies Inc. Method of packaging devices with a gel medium confined by a rim member
JPH10256470A (ja) * 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378993C (zh) * 2004-08-26 2008-04-02 财团法人工业技术研究院 一种立体堆栈式封装结构
CN100370695C (zh) * 2004-12-01 2008-02-20 立积电子股份有限公司 整合表面声波滤波组件与收发器的装置及方法
CN101232012B (zh) * 2008-02-21 2010-06-02 日月光半导体制造股份有限公司 堆栈式半导体封装结构
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102530824B (zh) * 2010-12-17 2015-04-22 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
CN102530824A (zh) * 2010-12-17 2012-07-04 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
CN102693965B (zh) * 2011-03-24 2014-12-31 南茂科技股份有限公司 封装堆迭结构
CN102693965A (zh) * 2011-03-24 2012-09-26 南茂科技股份有限公司 封装堆迭结构
CN103715107A (zh) * 2012-10-09 2014-04-09 矽品精密工业股份有限公司 封装堆栈结构的制法
CN103715107B (zh) * 2012-10-09 2017-04-19 矽品精密工业股份有限公司 封装堆栈结构的制法
CN104051411A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 叠层封装结构
US10622240B2 (en) 2013-03-15 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
US11532498B2 (en) 2013-03-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
CN104051411B (zh) * 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
US11239103B2 (en) 2013-03-15 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure
CN104681499A (zh) * 2013-11-29 2015-06-03 矽品精密工业股份有限公司 封装堆栈结构及其制法
CN106357294A (zh) * 2016-08-31 2017-01-25 安徽赛福电子有限公司 一种双收发器和滤波组件的无线通讯装置
WO2019184980A1 (zh) * 2018-03-30 2019-10-03 维沃移动通信有限公司 封装模块及堆叠封装结构
CN108630670B (zh) * 2018-03-30 2021-04-02 维沃移动通信有限公司 一种封装模块及堆叠封装结构
CN108630670A (zh) * 2018-03-30 2018-10-09 维沃移动通信有限公司 一种封装模块及堆叠封装结构

Also Published As

Publication number Publication date
CN100336221C (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6890798B2 (en) Stacked chip packaging
US8120186B2 (en) Integrated circuit and method
US5172303A (en) Electronic component assembly
US7692278B2 (en) Stacked-die packages with silicon vias and surface activated bonding
US7173330B2 (en) Multiple chip semiconductor package
KR100248678B1 (ko) 스택가능한 반도체 다중 칩 모듈 및 그 제조방법
CN100336221C (zh) 可堆栈半导体封装件的模块化装置及其制法
TWI495081B (zh) 具有堆疊盲孔互連之積體電路層疊封裝件系統
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US20020114143A1 (en) Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
EP0571749A1 (en) Stacking semiconductor multi-chip module and method for making the same
US20160225739A1 (en) Off substrate kinking of bond wire
US9087815B2 (en) Off substrate kinking of bond wire
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US20020031865A1 (en) Method for fabricating a dual-chip package and package formed
CN101924047A (zh) 半导体器件及其制造方法
US7276800B2 (en) Carrying structure of electronic components
KR20000016695A (ko) 스택형 반도체 디바이스 패키지
KR20090022659A (ko) 집적회로 패키지 및 그 제조방법
US6026221A (en) Prototyping multichip module
Pienimaa et al. Stacked modular package
EP1848029B1 (en) Carrying structure of electronic components
JPH08125396A (ja) 実装用電子部品及び実装用電子部品実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070905