CN1489348A - 自适应时钟恢复 - Google Patents

自适应时钟恢复 Download PDF

Info

Publication number
CN1489348A
CN1489348A CNA031555748A CN03155574A CN1489348A CN 1489348 A CN1489348 A CN 1489348A CN A031555748 A CNA031555748 A CN A031555748A CN 03155574 A CN03155574 A CN 03155574A CN 1489348 A CN1489348 A CN 1489348A
Authority
CN
China
Prior art keywords
clock
packet
grouping
tdm
classified counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031555748A
Other languages
English (en)
Inventor
�׶��ɵ¡����޲���
马丁·雷蒙德·斯科特
尼古拉斯·费索恩
�����˶�������ķ�¡�����˹��
蒂莫西·迈克尔·艾德姆德·弗洛斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor Ltd
Original Assignee
Zarlink Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0220114A external-priority patent/GB2392589A/en
Priority claimed from GB0229048A external-priority patent/GB0229048D0/en
Application filed by Zarlink Semiconductor Ltd filed Critical Zarlink Semiconductor Ltd
Publication of CN1489348A publication Critical patent/CN1489348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

根据分组网络上传输的TDM数据分组恢复TDM输出的时钟信号的方法和系统，包括：提供分组缓冲器以在分组通过分组网络传输后存储输入的分组；保持在分组到达分组缓冲器时所递增的分组计数以及在分组每次离开分组缓冲器时所递减的分组计数；对分组计数采样并根据采样的分组计数控制TDM输出的时钟频率。

Description

自适应时钟恢复
技术领域
本发明涉及根据已在分组网络上传输的TDM数组分组，恢复TDM输出的时钟信号。
背景技术
TDM链路是同步电路，具有为服务时钟fservice调节的恒定位速率。在分组网络中，入口与出口频率的连接中断，这是因为分组终究是不连续的。根据图1，用户往它的TDM服务频率fservice必须在分组网络(fregen)的出口精确地再生。这种频率长期失配的结果是，取决于再生的时钟比原有的时钟较慢或较快，在分组网络出口处的队列要末充满，要末空闲。这样将丢失数据和使服务降质。
在ATM、ITU标准I.363.1与ATM Forum标准af-vtoa-0078上的电路仿真服务的有关标准，一般涉及到自适应时钟恢复的概念。
发明内容
本发明的目的是提供一种自适应方法，用来根据分组通过网络的到达速率来恢复原有的服务时钟频率。另一目的是提供采用该方法的系统。
本发明恢复时钟信号的方法，此方法包括步骤：提供分组缓冲器以在分组通过分组网络传输后存储入局的分组；保持在分组到达分组缓冲器时所递增的分组计数以及在分组每次离开分组缓冲器时所递减的分组计数；对分组计数采样，并根据采样的分组计数控制TDM输出的时钟频率。
本发明基准时钟恢复系统，此系统包括：在分组通过分组网络传输后存储入局的分组的分组缓冲器；对分组到达分组缓冲器时所递增的分组计数以及在分组每次离开分组缓冲器时所递减的分组计数进行保持的分组计数器；对分组计数采样，并根据采样的分组计数控制TDM输出的时钟频率的时钟控制装置。
下面将参考附图，仅仅用举例方式更具体地描述本发明的实施例
附图说明
图1概示通过分组网络的租用或线路TDM服务；
图2概示依据本发明一实施例的分组计数时钟恢复方法。
具体实施方式
图1中，来自源装置的分组传输速率是等时的并由fservice确定。但到达目的地装置的分组速率会由于插入分组网络而受到微扰。这些分组通常将以变化的延迟量所分离的脉冲串形式到达。这种网络的特征是不确定的。但经过长时间后，到达目的地的速率将等于离开源时的速率(假定没有丢失的或复制的分组)。
目的地的TDM输出是等时的而由fregen确定，它是由图2中的数字控制振荡器(DCO)(22)提供的。此输出由分组延迟变化(PDV)缓冲器(12)供给。若此缓冲器在TDM输出需要传输时具有零分组，则将发生不希望有的欠载运行。为了使负载运行事件减到最少，必须构成PDV缓冲器(12)，使之含有充分的分组对于绝大多数分组间延迟能供应TDM输出。但这种PDV缓冲器(12)并不能够制成任意地大，因为这将直接增大端对端等待时间，而这种端对端等待时间一般要求尽可能地低。此最大允许等待时间则视应用而定。例如语音与数据相比便只需较低的等待时间。
于是最优的PDV缓冲器深度取决于网络条件和应用。这里描述的时钟恢复方法允许缓冲器深度的改变与时钟恢复机理无关。这样就可让时钟在构成PDV缓冲器前稳定化。并允许缓冲器在运行中改变以匹配网络将性中的任何基础移位。
当分组到达分组输入端(10)，它们便置于队列(14)的PDV缓冲器(12)内。这些分组也使得分组计数器(16)的分组计数递增。对于接收到的每个分组，计数增1。接收分组的速率由源TDM时钟fservice的频率确定。PDV缓冲器(12)的空间率由目的地的TDM时钟fregen的频率确定。分组计数每次减1即使得DCD输出表明业已从TDM输出端(18)传送出一个分组。注意到若是当TDM输出端(18)要求一个分组时此PDV缓冲器(12)是空白的。则将一欠载运行分组供给TDM输出端(18)。在这种情形下，分组计数仍将为递减的。因此，分组计数器的值可正可负。
于是，当给定一个理想的固定的延迟分组网络时，若fservice超过fregen，分组计数值将递增，而当fregen超过fservice，分组计数值将递减，且当这两个频率相等时，此计数值保持不变。
因此，时钟控制算法(20)可按固定间隔(时钟控制间隔)对此值取样，进行计算以确定一校正值，应用以校正值使本振频率收敛到源频率，而给DCO(22)写出新的本振频率。
对于实际网络，此分组计数值由于输入的分组流的脉冲串性质而波动。这就导致恢复的时钟波动。于是给这种装置提供一滤波函数(24)可获得下述优点：
·应用数值处理减少时钟控制算法(可以由外CPU执行)的工作负荷；
·通过允许增加时钟控制间隔来减少时钟控制算法的工作负荷。
·减少恢复的时钟的波动。
在上述实施例中，滤波函数(24)是具有下述差分方程的一阶低通滤波函数，它便于以硬件实现而不要求任何乘法器或除法器：
Yn＝Yn-1+(Xn-Yn-1)/2p                            (1)
式中：
Yn是滤波输出，
Xn是组计数。
P是确定此滤波时间数的可编程参数，
n是每次从PDV缓冲器取分组时所增加的样本数。
时钟控制算法(20)读出滤波输出同时确定为稳定分组计数所需的校正值，且对DCO写出所需的频率。
样本的一阶时钟控制算法由下述差分方程给定：
                      Fm＝αFm-1+βYm
式中：
Fm为拟写给DCO的频率；
α，β是确定时间常数的常数；
Fm-1是当前的DCO频率；
Ym是滤波输出；
m是每次时钟控制算法读取滤波输出时所递增的样本数。
选择上述时间常数来跟踪fservice的长期漂移而拒绝分组延迟变化导致的短期变化。
PDV深度控制算法(26)可根据下述的任何一项对PDV缓冲器(12)进行较少的调节：
·由深度滤波函数(28)提供的队列深度的滤波深度读数，此深度滤波函数(28)可以是方程(2)描述的类型；
·欠载运行带件(表明队列太小)；
·最大与最小深度读数；
·网络延迟测量结果(例如通过网络“Ping”)实用性所获得的。
上述最小与最大队列深度值在它们通过PDV缓冲器深度控制算法(26)读出后重调至当前的队列深度。然后每当分组深度改变便进行调节。
可以采用备用的滤波算法。
可以采用备用的时钟控制算法，例如二阶和更高阶的模糊逻辑，神经网络以及改变时间常数或在超时时改变时间参数或时钟控制间隔之类参数的自调谐算法。
可以将内CPU或外CPU用于时钟控制与深度控制算法。
在分组中可采用序号，这种情形下可以将损失的分组考虑在内进行分组计算的递增。这样就能以显著百分率的丢失分组于网络中改进时钟恢复法的性能。此时，当一个分组到达，就可应用下述算法来确定分组计数增量(还必须检测环境处理并合适地对待)。
若Sk＞Sk-1，则增量＝Sk-Sk-1，
否则增量＝0，
Sk是接收的分组的序号。
Sk-1是先前接收到的分组的序数。
在计数值表示字节或比特而不是分组的地方，可使用字节或比特分辨率而不是分组分辨率。在这种情况中，分组来到时计数器按其包含的负荷字节或比特数目递增，而当DCO输出表示字节或比特已由TDM输出传输时计数器减一。
本方法能应用于分组基系统或其他异步系统的定时恢复。上述方法的一种典型应用是对通过分组网络例如以太网、ATP或IP的TDM(时分复用)电路进行仿真。可以用电路仿真对应用旧版本的TDM设备的客户提供租用线路服务进行支持。例如图1即表明了通过分组网络进行的租用线路TDM服务。这方面的优点是能够将载体升级到分组交换网络而同时仍然保持其现有的TDM业务。
上述时钟恢复方法能提供下述优点：
1.本方法利用目的地装置的所有输入数据使平均分组出口速率收敛到平均分组入口速率。
2.不需专用的定时分组或信息。
3.不需价昂的时钟脉冲发生电路(例如恒温器控制的晶体振荡器)。
4.保持有分组计数器，得以监控于分组输入端接收分组的速率和由TDM输出端传送出的分组的速率两者的差。
5.可根据分组入口与分组出口事件来运算分组计数器的值。
6.按适当间隔过滤分组计数器的值。
7.由时钟控制算法来应用此过滤的分组计数器值以调节目的地装置的出口分组速率。
8.使滤波器与时钟恢复算法分离，能允许此时间控制算法以远比滤波器过滤速率为低的速率运算。因而，例如能以硬件与低速时钟控制算法加上外CPU来实现高速滤波器，这样便提供了种种显著的益处，如灵活性，降低于开发的风险，对于特定环境易使有关技术方案优化。
9.本方法允许从PDV缓冲器删除分组而将伪分组插入PDV缓冲器以调节装置的等待时间。这样就不会影响上述的计数值。
10.PDV缓冲器源度可按适当间隔过滤。
11.保持住了最小与最大PDV缓冲器深度值。
12.可以由缓冲器深度控制算法应用此过滤的PDV缓冲器深度以及最小与最大PDV缓冲器深度值，这种算法可以在较更新滤波器的速率远低的速率下进行。
13.PDV缓冲器深度可独立于时钟恢复机理而变化。这样就能在构成缓冲器之前使时钟恢复稳定化，同时能在作业中允许缓冲器变化以匹配网络特性的任何基础漂移
还能够让时钟控制算法进行“锁相”
在此情形下，本方法对分组出口速率提供了自动调节，以在分组入口速率与分组出口速率之间保持相位关系。这样可将PDV缓冲器12的平均深度保持到任何所需值。本时钟恢复方法将锁定源频率的相位，这意味着它将确保所传输的分组数将等于接收到的分组数，以于PDV缓冲器12中保持分组的固定的平均深度。如果时钟控制算法控制住DCO频率来保持住分组计数的恒定值，则局部频率将被锁相到远程频率而于PDV缓冲器12中保持恒定的分组数，这样就能优于频率锁定，这是因为在频率锁定下，于跟踪源频率中例如于长时间的漂移中的任何滞后，都可使平均的PDV缓冲器深度偏移所需的值。
用于进行锁相的一种时钟控制算法由下述差分方程给定：
Fm＝Fm-1+G1(Ym-Ym-1)+G2(Ym-Offset)                (2)
式中：
Fm是写给DCO的频率；
G1，G2是确定动态行为的常数，
Fm-1是电流DCO频率，
Ym是滤波输出，
Offset是常数，可用来建造PDV缓冲器或将其保持于特定值，
m是时钟控制算法每次读取滤波输出的所递增的样本数。
常数G1与G2确定系统的频率响应，并经选择来跟踪fservice中的长期漂移而拒绝因分组延迟变化导致的短期变化。
G2确定了为将PDV缓冲器2驱动到所需深度用来改变频率的速率。
Offset可用来按下述方式构成PDV缓冲器12所需的平均深度：若在初始时分组输入是被禁止的，则PDV缓冲器12空闲而分组计数器16为零，然后当允许分组输入，算法(式2)便将构成一等于Offset值的平均PDV，缓冲器深度并稳定于该值。
类似地，在作业中也可应用Offset将平均PDV缓冲器深度调节至一新值，例如在网络条件改变时。
另外，也可以应用一些其他方式来建立PDV缓冲器12，然后能将分组计数初始化至Offset值。

Claims (13)

1.一种根据分组网络上传输的TDM数据分组恢复TDM输出的时钟信号的方法，此方法包括步骤：
提供分组缓冲器以在分组通过分组网络传输后存储入局的分组；
保持在分组到达分组缓冲器时所递增的分组计数以及在分组每次离开分组缓冲器时所递减的分组计数；
对分组计数采样，并根据采样的分组计数控制TDM输出的时钟频率。
2.根据权利要求1所述的方法，其中还包括：
以固定间隔对分组计数采样，
进行计算以确定分组源处TDM时钟的源频率；
对控制所述TDM输出的时钟频率的数字控制振荡器写入新的本地频率值。
3.根据权利要求1或2所述的方法，其中还包括：在对分组计数采样前对分组计数进行过滤的步骤。
4.根据权利要求3所述的方法，其中过滤步骤是用一阶低通滤波器进行。
5.根据上述任一项权利要求所述的方法，其中还包括根据分组缓冲器深度的至少一个过滤的读数，通过增加或除去分组对分组缓冲器进行调节的步骤。
6.根据上述任一项权利要求所述的方法，其中还包括控制所述时钟频率以将分组缓冲器的平均深度保持于预定值的步骤。
7.根据权利要求6所述的方法，其中还包括执行下述算法的确定所述时钟频率：
Fm＝Fm-1+G1(Ym-Ym-1)+G2(Ym-Offset)
式中：
Fm与Fm-1分别为新的与先前的时钟频率；
G1，G2是常数，
Ym与Ym-1分别为新的与先前的过滤的分组计数值；
Offset则表示分组缓冲器的理想深度。
8.一种根据分组网络上传输的TDM数据分组恢复TDM输出的基准时钟恢复的系统，此系统包括：
在分组通过分组网络传输后存储入局的分组的分组缓冲器；
对分组到达分组缓冲器时所递增的分组计数以及在分组每次离开分组缓冲器时所递减的分组计数进行保持的分组计数器；
对分组计数采样，并根据采样的分组计数控制TDM输出的时钟频率的时钟控制装置。
9.根据权利要求8所述的基准时钟恢复系统，其中还包括控制所述TDM输出的时钟频率的数字控制振荡器，同时
此时钟控制装置执行确定分组源处TDM时钟的源频率的时钟控制算法，并给此数字控制振荡器写入新的振荡频率以控制所述TDM输出的时钟频率。
10.根据权利要求8或9所述的基准时钟恢复系统，其中还包括分组计数器过滤器，用来在由时钟控制装置对分组计数值采样前过滤此分组计数值。
11.根据权利要求8或9所述的基准时钟恢复系统，其中还包括用来根据此分组缓冲器深度的至少一个过滤的读数，通过增加或除去分组对分组缓冲器进行调节的缓冲器深度控制装置。
12.根据权利要求8-11任一项所述的基准时钟恢复系统，其中所述时钟控制器件用来控制所述时钟频率以将此分组缓冲器的平均深度将保持于一预定值。
13.根据权利要求12所述的基准时钟恢复系统，其中所述时钟控制装置执行下述算法以控制所述时钟频率：
Fm＝Fm-1+G1(Ym-Ym-1)+G2(Ym-Offset)
式中：
Fm与Fm-1分别为新的与先前的时钟频率；
G1与G2是常数，
Ym与Ym-1分别是新的与先前的过滤的分组计数值；
Offset则表示分组缓冲器的所需的深度。
CNA031555748A 2002-08-30 2003-08-29 自适应时钟恢复 Pending CN1489348A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0220114.3 2002-08-30
GB0220114A GB2392589A (en) 2002-08-30 2002-08-30 Adaptive clock recovery using a packet delay variation buffer and packet count
GB0229048A GB0229048D0 (en) 2002-12-12 2002-12-12 Apparatus for and method of regenerating a clock and network interface
GB0229048.4 2002-12-12

Publications (1)

Publication Number Publication Date
CN1489348A true CN1489348A (zh) 2004-04-14

Family

ID=31497267

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031555748A Pending CN1489348A (zh) 2002-08-30 2003-08-29 自适应时钟恢复

Country Status (4)

Country Link
US (1) US20050100006A1 (zh)
EP (1) EP1394974A3 (zh)
KR (1) KR20040019931A (zh)
CN (1) CN1489348A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610083B (zh) * 2009-06-19 2012-10-10 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
CN108964748A (zh) * 2018-08-21 2018-12-07 中国科学院空间应用工程与技术中心 一种在大多普勒频移下的时钟恢复方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1956737B1 (en) * 2007-02-06 2010-05-05 Thomson Licensing Device for generating counter signals representative of clock signals and device for reconstructing clock signals, for a packet-switched network
US8081639B2 (en) * 2009-01-27 2011-12-20 Tellabs Operations, Inc. Method and apparatus for supporting client data transport with timing transparency
US8503458B1 (en) * 2009-04-29 2013-08-06 Tellabs Operations, Inc. Methods and apparatus for characterizing adaptive clocking domains in multi-domain networks
US8644348B2 (en) 2011-04-20 2014-02-04 Symmetricom, Inc. Method for generating a robust timing correction in timing transfer systems
US10033644B2 (en) * 2013-02-12 2018-07-24 Adara Networks, Inc. Controlling congestion controlled flows

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4270183A (en) * 1977-02-11 1981-05-26 Lockheed Aircraft Corp. Data dejittering apparatus
FR2669798B1 (fr) * 1990-11-23 1994-09-16 Lmt Radio Professionelle Dispositif pour la transmission d'informations synchrones par un reseau asynchrone, notamment un reseau atm.
US5204882A (en) * 1990-12-14 1993-04-20 Bell Communications Research, Inc. Service clock recovery for variable bit rate services
US5396492A (en) * 1993-04-28 1995-03-07 At&T Corp. Method and apparatus for adaptive clock recovery
US5570345A (en) * 1994-03-31 1996-10-29 Telco Systems, Inc. Protection switching system with single line control
US5838689A (en) * 1995-07-11 1998-11-17 Matsushita Electric Industrial Co., Ltd Cell Receiver
JP3204609B2 (ja) * 1995-12-14 2001-09-04 松下電器産業株式会社 ソースクロック再生回路を有するセル受信装置
KR0150367B1 (ko) * 1995-12-19 1998-11-02 양승택 완결 결합형 에이티엠 스위칭 장치
DE19644238C2 (de) * 1996-10-24 1998-12-24 Krone Ag Verfahren zur Synchronisation von Übertragungen mit konstanter Bitrate in ATM-Netzen und Schaltungsanordnung zur Durchführung des Verfahrens
US6055231A (en) * 1997-03-12 2000-04-25 Interdigital Technology Corporation Continuously adjusted-bandwidth discrete-time phase-locked loop
US6044092A (en) * 1997-06-11 2000-03-28 At&T Corp. Method and apparatus for performing automatic synchronization failure detection in an ATM network
US6400683B1 (en) * 1998-04-30 2002-06-04 Cisco Technology, Inc. Adaptive clock recovery in asynchronous transfer mode networks
US6721328B1 (en) * 1999-11-19 2004-04-13 Adc Telecommunications, Inc. Adaptive clock recovery for circuit emulation service

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610083B (zh) * 2009-06-19 2012-10-10 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
CN108964748A (zh) * 2018-08-21 2018-12-07 中国科学院空间应用工程与技术中心 一种在大多普勒频移下的时钟恢复方法

Also Published As

Publication number Publication date
EP1394974A2 (en) 2004-03-03
EP1394974A3 (en) 2005-08-03
KR20040019931A (ko) 2004-03-06
US20050100006A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
US11223438B2 (en) Service transmission method, network device, and network system
US6252850B1 (en) Adaptive digital clock recovery
CN1227833C (zh) 多速率转发器系统、多速率接收机和多速率发射机电路
US4596026A (en) Asynchronous data clock generator
JP4732594B2 (ja) 複数ギガビットイーサネット（ｒ）アーキテクチャの方法および装置
US6157659A (en) Method of and apparatus for multiplexing and demultiplexing digital signal streams
CN1193548C (zh) 互连子网间的周期同步
CA2219118C (en) Closed loop clock recovery for synchronous residual time stamp
US6937568B1 (en) Adaptive rate shaping to prevent overflow
CN1551556A (zh) 在分组网上的时钟同步
US5263057A (en) Method of reducing waiting time jitter
CN1496072A (zh) 自适应时钟恢复
CN1009411B (zh) 分组交换设备
CN1639669A (zh) 多数据端口时钟同步
CN1522510A (zh) 异步数字家庭网络中的多媒体抖动消除
EP0500243B1 (en) Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data
US7197250B2 (en) System and method for transporting data
CN1489348A (zh) 自适应时钟恢复
CN107943738A (zh) 时钟数据恢复电路及实现方法
CN1852087A (zh) 包交换网络中的时钟同步方法及实现装置
CN1543100A (zh) 一种时分复用业务恢复时钟的产生方法及装置
CN1391723A (zh) 用于去抖动应用的相位/频率检测器
EP0705051B1 (en) Clock recovery for ATM receiver
CN1165135C (zh) 通信网络、其操作方法、节点、和从通信网络中去除期满分组的方法
CN101052937B (zh) 从数据队列中丢弃部分接收的消息

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication