CN108964748A - 一种在大多普勒频移下的时钟恢复方法 - Google Patents

Abstract

本发明公开了一种在大多普勒频移下的时钟恢复方法，涉及对地卫星数据接收领域。该方法包括：分别已完成载波同步和低通滤波后的对I路信号和Q路信号进行数字采样，并将采样后的数据和采样时钟输入到FPGA中；对采样后的I路信号和Q路信号进行数据判决，生成与I路输出数据和Q路输出数据同步的输出时钟；分别将I路输出数据和Q路输出数据存储在两个存储单元中，每个存储单元分别通过写指针进行写入，读指针进行读取；根据读指针和写指针的值的大小，对输出时钟进行调整。本发明提供的时钟恢复方法，在面对多普勒变化率较大的情况下，能够满足低轨卫星的数据通信要求。

Description

一种在大多普勒频移下的时钟恢复方法

技术领域

本发明涉及对地卫星数据接收领域，尤其涉及一种大多普勒频移的QPSK数据判决和时钟恢复方法。

背景技术

在卫星通信当中，在地面对下行卫星信号进行解调时，需要对其进行载波同步和时钟同步，即恢复发端的数据和时钟。目前国内常用的时钟恢复方法有两种：微分整流型数字锁相法和同相正交积分数字锁相法。

然而在低轨卫星通信过程中，由于卫星相对地面卫星信号接收站做高速运动，其径向运动速率将对调制信号产生一个较大的载波频偏，即多普勒频移。在面对多普勒变化率较大的情况下，上述方法不能满足低轨卫星的数据通信要求。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种时钟恢复方法。

本发明解决上述技术问题的技术方案如下：

一种时钟恢复方法，包括：

获取卫星下行的调制信号经载波同步和低通滤波后得到的I路信号和Q路信号；分别对所述I路信号和所述Q路信号进行数字采样，并将采样后的数据和采样时钟输入到FPGA中；

根据预设计数规则分别对采样后的所述I路信号和所述Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据，并对所述采样时钟进行频率综合，生成与所述I路输出数据和所述Q路输出数据同步的输出时钟；

分别将所述I路输出数据和所述Q路输出数据存储在两个存储单元中，每个所述存储单元分别通过写指针进行写入，读指针进行读取；

根据所述读指针和所述写指针的值的大小，对所述输出时钟进行调整。

本发明的有益效果是：本发明提供的时钟恢复方法，通过对低轨卫星发送到地面的射频信号进行载波同步和低通滤波后的I路信号和Q路信号进行QPSK(Quadrature PhaseShift Keyin，正交相移键控)数据判决，并对判决后的结果进行读取速度和写入速度的检测，然后根据检测结果对输出时钟进行调整恢复，在面对多普勒变化率较大的情况下，能够满足低轨卫星的数据通信要求。

本发明解决上述技术问题的另一种技术方案如下：

一种时钟恢复系统，包括：卫星接收器和处理器，其中：

所述卫星接收器用于获取卫星发送的I路信号和Q路信号；

所述处理器用于分别对所述I路信号和所述Q路信号进行数字采样，并生成采样时钟；根据预设计数规则分别对采样后的所述I路信号和所述Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据，并对所述采样时钟进行频率综合，生成与所述I路输出数据和所述Q路输出数据同步的输出时钟；分别将所述I路输出数据和所述Q路输出数据存储在两个存储单元中，每个所述存储单元分别通过写指针进行写入，读指针进行读取；根据所述读指针和所述写指针的值的大小，对所述输出时钟进行调整。

本发明解决上述技术问题的另一种技术方案如下：

一种存储介质，所述存储介质中存储有指令，当计算机读取所述指令时，使所述计算机执行如上述技术方案中任一项所述的方法。

本发明附加的方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实践了解到。

附图说明

图1为本发明一种时钟恢复方法的实施例提供的流程示意图；

图2为本发明一种时钟恢复系统的实施例提供的结构框架图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。

本发明提供的时钟恢复方法与国内常用的两种时钟恢复方法：微分整流型数字锁相法和同相正交积分数字锁相法都不同。本发明提供的时钟恢复方法可实现在数据率为300Mbps的QPSK解调中最大多普勒变化率为73Khz/s和多普勒速率偏移小于73.24Kbps进行正确的数据判决和时钟输出，而低轨卫星在300Mbps时的最大多普勒变化率约为1.6Khz/s，最大多普勒速率偏移约为58.7Kbps，此方法完全满足低轨卫星QPSK数据通信要求。

如图1所示，为本发明一种时钟恢复方法的实施例提供的流程示意图，该时钟恢复方法包括：

S1，获取卫星下行的调制信号经载波同步和低通滤波后得到的I路信号和Q路信号。

需要说明的是，I路信号和Q路信号是卫星发送到地面的两路模拟基带信号，由调制信号经过载波同步和低通滤波后得到。

例如，卫星可以为低轨卫星。

S2，分别对I路信号和Q路信号进行数字采样，并将采样后的数据和采样时钟输入到FPGA中。

需要说明的是，将两路数字信号和采样时钟输入到FPGA中进行处理。

可选地，对I路信号和Q路信号进行数字采样时，可以采用6倍过采样。

S3，根据预设计数规则分别对采样后的I路信号和Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据，并对采样时钟进行频率综合，生成与I路输出数据和Q路输出数据同步的输出时钟。

应理解，I路信号和Q路信号的最高位的采样值可以为0或1，那么计数规则可以根据实际需求设置，对0或1进行计数，当计数达到一定条件时，输出I路输出数据和Q路输出数据。

例如，计数规则可以为，当对0进行计数达到n个时，输出判决数据。

又例如，计数规则还可以为，当对1进行计数达到n个时，输出判决数据。

再例如，计数规则还可以为，当对0进行计数达到n个时或对1进行计数达到n个时，输出判决数据。

其中，n的取值可以根据实际需求设置，因此，计数规则也可以根据实际需求设置。

应理解，I路输出数据和Q路输出数据可以为根据计数结果输出的判决值。当计数满足计数规则的要求条件时，那么可以输出预设的输出数据。

例如，对1进行计数时，当计数值达到6时，就可以判决输出相应的值，这个值就是I路输出数据或Q路输出数据。

应理解，本发明可以通过两个计数器分别对I路信号和Q路信号的最高位的采样值进行计数判决。

S4，分别将I路输出数据和Q路输出数据存储在两个存储单元中，每个存储单元分别通过写指针进行写入，读指针进行读取。

需要说明的是，可以假设两个存储单元分别是存储单元I和存储单元Q，其中，存储单元I有写指针和读指针，用于写入和读取I路输出数据；存储单元Q也有写指针和读指针，用于写入和读取Q路输出数据。

应理解，写指针写入两路输出数据时，是根据写指针地址写入的，读指针读取两路输出数据时，是根据读指针地址和输出时钟读取的。

可选地，可以在FPGA中开辟2个512BIT的存储单元。

S5，根据读指针和写指针的值的大小，对输出时钟进行调整。

需要说明的是，判决输出的两路输出数据的BIT流会按照写指针地址分别存储两个存储单元中，与此同时，还要根据输出时钟的频率按照读指针的地址读出两路存储单元中的BIT流并送至相应的数据输出端。

当写指针写入两路输出数据时，每进行一次写入操作后，指针的值加1，当达到指针的最大值时，就会重置为0，读指针同理。

应理解，当存在多普勒频移时，写指针根据写指针地址写入两路输出数据，而读指针根据读指针地址和输出时钟读取两束输出数据，那么写入速率和读取速率之间就会存在速率差，那么通过比较读指针和写指针的值的大小，就能够确定读指针和写指针之间谁快谁慢，然后据此调整输出时钟的输出频率，完成对时钟的恢复，消除多普勒频移的影响。

例如，当读取的速率低于写入的速率，即输出时钟的速率低于发送端的数据速率时，则可以将输出频率提高预设频率，如将输出频率增加1/4Hz，这样就完成了输出时钟的调整。

应理解，可以根据实际需求设置比较读指针和写指针大小的时机，例如，可以每当读指针的值重置为0时，就与写指针进行大小比较，这样假设存储单元的容量为512BIT，调整的频率为1/4Hz，那么这样每读取512个bit就能对输出时钟进行±1/4Hz的调整。

可选地，对输出时钟的调整，可以通过FPGA中的时钟管理单元DCM实现。

本实施例提供的时钟恢复方法，通过对低轨卫星发送到地面的I路信号和Q路信号进行QPSK数据判决，并对判决后的结果进行读取速度和写入速度的检测，然后根据检测结果对输出时钟进行调整恢复，在面对多普勒变化率较大的情况下，能够满足低轨卫星的数据通信要求。

可选地，在一些实施例中，获取卫星下行的调制信号经载波同步和低通滤波后得到的I路信号和Q路信号，具体可以包括：

获取卫星下行的调制信号；

对所述调制信号进行载波同步和低通滤波，得到I路信号和Q路信号。

可选地，在一些实施例中，根据预设计数规则分别对采样后的I路信号和Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据，具体可以包括：

通过两个计数器分别对I路信号的最高位的采样位0和1进行计数，当采样位改变时，将当前计数的计数器清零，并当任意一个计数器的计数值达到预设计数值时，得到I路输出数据；

通过两个计数器分别对Q路信号的最高位的采样位0和1进行计数，当采样位改变时，将当前计数的计数器清零，并当任意一个计数器的计数值达到预设值时，得到Q路输出数据。

需要说明的是，预设值可以根据实际需求设置。

优选地，预设值可以为6。

例如，以对I路信号进行技术为例，两个计数器分别为计数器A和计数器B，计数器A对0进行计数，计数器B对1进行计数。若当前采样位为0，下一采样位为1时，则将计数器A的计数值清零，计数器B的计数值加1，反之亦然，当计数器A或计数器B的值达到6时，则可以判决输出相应的值。例如，当计数器B的计数值达到6时，判决输出0。

可选地，在一些实施例中，分别将I路输出数据和Q路输出数据存储在两个存储单元中，每个存储单元分别通过写指针进行写入，读指针进行读取，具体可以包括：

设定第一存储单元中，第一写指针的第一初始值和第一取值范围以及第一读指针的第二初始值和第二取值范围，并设定第二存储单元中，第二写指针的第三初始值和第三取值范围以及第二读指针的第四初始值和第四取值范围；

根据第一写指针的地址，将I路输出数据写入到第一存储单元中，每进行一次写入操作，使第一初始值增加预设值，并当第一写指针的值达到第一取值范围内的最大值时，将第一写指针的值重置为第一取值范围内的最小值；

根据第一读指针的地址和输出时钟的频率读取第一存储单元中的I路输出数据，每进行一次读取操作，使第二初始值增加预设值，并当第一读指针的值达到第二取值范围内的最大值时，将第一读指针的值重置为第二取值范围内的最小值；

根据第二写指针的地址，将Q路输出数据写入到第二存储单元中，每进行一次写入操作，使第三初始值增加预设值，并当第二写指针的值达到第三取值范围内的最大值时，将第二写指针的值重置为第三取值范围内的最小值；

根据第二读指针的地址和输出时钟的频率读取第二存储单元中的I路输出数据，每进行一次读取操作，使第四初始值增加预设值，并当第二读指针的值达到第四取值范围内的最大值时，将第二读指针的值重置为第四取值范围内的最小值。

需要说明的是，每个存储单元中，写指针和读指针的初始值和取值范围可以根据存储单元的容量确定。

可选地，两个存储单元的容量可以相同，且写指针和读指针的初始值和取值范围也可以相同。

例如，以第一存储单元为例，当第一存储单元的容量为512BIT时，第一写指针的第一初始值可以为255，第一取值范围可以为0～511，每进行一次写入操作后，第一写指针的值加1，达到511后就重置为0。第一读指针的第二初始值可以为0，第二取值范围可以为0～511，每进行一次读取操作后，第一读指针的值加1，达到511后就重置为0。

可选地，在一些实施例中，根据读指针和写指针的值的大小，对输出时钟进行调整，具体可以包括：

每当第一读指针的值为第二取值范围内的最小值时，将第一写指针的当前值与第一初始值进行大小比较，并根据比较结果对输出时钟进行调整；

或，

每当第二读指针的值为第四取值范围内的最小值时，将第二写指针的当前值与第三初始值进行大小比较，并根据比较结果对输出时钟进行调整。

可选地，在一些实施例中，将第一写指针的当前值与第一初始值进行大小比较，并根据比较结果对输出时钟进行调整，具体可以包括：

将第一写指针的当前值与第一初始值进行大小比较；

当第一写指针的当前值小于第一初始值时，则将输出时钟的输出频率降低预设频率；

当第一写指针的当前值大于第一初始值时，则将输出时钟的输出频率提高预设频率；

当第一写指针的当前值等于第一初始值时，则不对输出时钟进行调整。

可选地，在一些实施例中，将第二写指针的当前值与第三初始值进行大小比较，并根据比较结果对输出时钟进行调整，具体可以包括：

将第二写指针的当前值与第三初始值进行大小比较；

当第二写指针的当前值小于第三初始值时，则将输出时钟的输出频率降低预设频率；

当第二写指针的当前值大于第三初始值时，则将输出时钟的输出频率提高预设频率；

当第二写指针的当前值等于第三初始值时，则不对输出时钟进行调整。

需要说明的是，对输出时钟的调整可以通过在DCM的输入端预留两个频率控制端口实现。

例如，预留的两个频率控制端口，一个可以为使当前输出时钟提前1/4个时钟输出，提高输出频率，高电平时有效即为‘1’，将此端口标注为CTR1，另一个为使当前输出时钟滞后1/4个时钟输出，降低输出频率，高电平时有效即为‘1’，将此端口标注为CTR2。

下面进行以任意一路信号的输出时钟调整为例说明。设备刚上电时，两个频率控制端均为‘0’，即低电平，此时DCM将不对输出时钟作任何调整，此后每当读指针值为0时，均会将当前的写指针值与255比较大小，若大于255，则说明读取的速率低于写入的速率，即输出时钟的速率低于发送端的数据速率，此时将CTR1端口的值设为‘1’，并持续一个时钟周期，若小于255则对CTR2进行同样的操作，若相等，则不对两控制端口做操作，这样每读取512个bit就能对输出时钟进行±1/4Hz的调整。

经过测试，采用的数据速率为150Mbps，则每秒可对时钟进行±73.24Khz的调整，而工作在2.4Ghz，高度为300Km的低轨卫星其最大多普勒变化率为1.6Khz/s，经测算低轨卫星上150Mhz频率的最大多普勒频移不大于58.67Khz，而58.67Khz小于73.24Khz，所以此方法完全能够在大多普勒频移和快多普勒变化率情况下的数据判决和时钟的生成。

可以理解，在一些实施例中，可以包含如上述各实施例中的部分或全部步骤。

如图2所示，为本发明一种时钟恢复系统的实施例提供的结构框架图，该时钟恢复系统包括：卫星接收器1和处理器2，其中：

卫星接收器1用于获取卫星发送的I路信号和Q路信号；

处理器2包括：采样单元21，用于分别对I路信号和Q路信号进行数字采样，并生成采样时钟；

计数器22，用于根据预设计数规则分别对采样后的I路信号和Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据；

时钟生成单元23，用于对采样时钟进行频率综合，生成与I路输出数据和Q路输出数据同步的输出时钟；

存储单元24，用于分别存储I路输出数据和Q路输出数据，每个存储单元24分别通过写指针进行写入，读指针进行读取；

时钟管理单元25，用于根据读指针和写指针的值的大小，对输出时钟进行调整。

可选地，在一些实施例中，处理器2可以为现场可编程门阵列FPGA。

可选地，在一些实施例中，处理器2可以包括：若干计数器22，用于分别对I路信号的最高位的采样值0和1进行计数，当采样值改变时，将当前计数的计数器22清零，并当任意一个计数器22的计数值达到预设计数值时，得到I路输出数据；

并分别对Q路信号的最高位的采样值0和1进行计数，当采样值改变时，将当前计数的计数器22清零，并当任意一个计数器22的计数值达到预设值时，得到Q路输出数据。

可选地，在一些实施例中，处理器2还可以包括：两个存储单元24，用于设定第一存储单元24中，第一写指针的第一初始值和第一取值范围以及第一读指针的第二初始值和第二取值范围，并设定第二存储单元24中，第二写指针的第三初始值和第三取值范围以及第二读指针的第四初始值和第四取值范围；

并根据第一写指针的地址，将I路输出数据写入到第一存储单元24中，每进行一次写入操作，使第一初始值增加预设值，并当第一写指针的值达到第一取值范围内的最大值时，将第一写指针的值重置为第一取值范围内的最小值；

并根据第一读指针的地址和输出时钟的频率读取第一存储单元24中的I路输出数据，每进行一次读取操作，使第二初始值增加预设值，并当第一读指针的值达到第二取值范围内的最大值时，将第一读指针的值重置为第二取值范围内的最小值；

并根据第二写指针的地址，将Q路输出数据写入到第二存储单元24中，每进行一次写入操作，使第三初始值增加预设值，并当第二写指针的值达到第三取值范围内的最大值时，将第二写指针的值重置为第三取值范围内的最小值；

并根据第二读指针的地址和输出时钟的频率读取第二存储单元24中的I路输出数据，每进行一次读取操作，使第四初始值增加预设值，并当第二读指针的值达到第四取值范围内的最大值时，将第二读指针的值重置为第四取值范围内的最小值。

可选地，在一些实施例中，时钟管理单元25具体用于每当第一读指针的值为第二取值范围内的最小值时，将第一写指针的当前值与第一初始值进行大小比较，并根据比较结果对输出时钟进行调整；

或，

每当第二读指针的值为第四取值范围内的最小值时，将第二写指针的当前值与第三初始值进行大小比较，并根据比较结果对输出时钟进行调整。

可选地，在一些实施例中，时钟管理单元25具体用于将第一写指针的当前值与第一初始值进行大小比较；

当第一写指针的当前值小于第一初始值时，则将输出时钟的输出频率降低预设频率；

当第一写指针的当前值大于第一初始值时，则将输出时钟的输出频率提高预设频率；

当第一写指针的当前值等于第一初始值时，则不对输出时钟进行调整。

可选地，在一些实施例中，时钟管理单元25具体用于将第二写指针的当前值与第三初始值进行大小比较；

当第二写指针的当前值小于第三初始值时，则将输出时钟的输出频率降低预设频率；

当第二写指针的当前值大于第三初始值时，则将输出时钟的输出频率提高预设频率；

当第二写指针的当前值等于第三初始值时，则不对输出时钟进行调整。

需要说明的是，本实施例是与上述各方法实施例对应的产品实施例，对于本实施例中各结构装置及可选实施方式的说明可以参考上述各方法实施例中的对应说明，在此不再赘述。

在本发明提供的其他实施例中，还提供一种存储介质，所述存储介质中存储有指令，当计算机读取所述指令时，使所述计算机执行如上述实施例中任一项所述的方法。

读者应理解，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种在大多普勒频移下的时钟恢复方法，其特征在于，包括：

获取卫星下行的调制信号经载波同步和低通滤波后得到的I路信号和Q路信号；

分别对所述I路信号和所述Q路信号进行数字采样，并将采样后的数据和采样时钟输入到FPGA中；

根据预设计数规则分别对采样后的所述I路信号和所述Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据，并对所述采样时钟进行频率综合，生成与所述I路输出数据和所述Q路输出数据同步的输出时钟；

分别将所述I路输出数据和所述Q路输出数据存储在两个存储单元中，每个所述存储单元分别通过写指针进行写入，读指针进行读取；

根据所述读指针和所述写指针的值的大小，对所述输出时钟进行调整。

2.根据权利要求1所述的时钟恢复方法，其特征在于，所述获取卫星下行的调制信号经载波同步和低通滤波后得到的I路信号和Q路信号，具体包括：

获取卫星下行的调制信号；

对所述调制信号进行载波同步和低通滤波，得到I路信号和Q路信号。

3.根据权利要求1所述的时钟恢复方法，其特征在于，所述根据预设计数规则分别对采样后的所述I路信号和所述Q路信号的最高位的采样值进行计数判决，得到I路输出数据和Q路输出数据，具体包括：

通过两个计数器分别对所述I路信号的最高位的采样位0和1进行计数，当采样位改变时，将当前计数的计数器清零，并当任意一个计数器的计数值达到预设计数值时，得到I路输出数据；

通过两个计数器分别对所述Q路信号的最高位的采样位0和1进行计数，当采样位改变时，将当前计数的计数器清零，并当任意一个计数器的计数值达到预设值时，得到Q路输出数据。

4.根据权利要求1至3中任一项所述的时钟恢复方法，其特征在于，所述分别将所述I路输出数据和所述Q路输出数据存储在两个存储单元中，每个所述存储单元分别通过写指针进行写入，读指针进行读取，具体包括：

设定第一存储单元中，第一写指针的第一初始值和第一取值范围以及第一读指针的第二初始值和第二取值范围，并设定第二存储单元中，第二写指针的第三初始值和第三取值范围以及第二读指针的第四初始值和第四取值范围；

根据所述第一写指针的地址，将所述I路输出数据写入到第一存储单元中，每进行一次写入操作，使所述第一初始值增加预设值，并当所述第一写指针的值达到所述第一取值范围内的最大值时，将所述第一写指针的值重置为所述第一取值范围内的最小值；

根据所述第一读指针的地址和所述输出时钟的频率读取所述第一存储单元中的I路输出数据，每进行一次读取操作，使所述第二初始值增加所述预设值，并当所述第一读指针的值达到所述第二取值范围内的最大值时，将所述第一读指针的值重置为所述第二取值范围内的最小值；

根据所述第二写指针的地址，将所述Q路输出数据写入到第二存储单元中，每进行一次写入操作，使所述第三初始值增加所述预设值，并当所述第二写指针的值达到所述第三取值范围内的最大值时，将所述第二写指针的值重置为所述第三取值范围内的最小值；

根据所述第二读指针的地址和所述输出时钟的频率读取所述第二存储单元中的I路输出数据，每进行一次读取操作，使所述第四初始值增加所述预设值，并当所述第二读指针的值达到所述第四取值范围内的最大值时，将所述第二读指针的值重置为所述第四取值范围内的最小值。

5.根据权利要求4所述的时钟恢复方法，其特征在于，所述根据所述读指针和所述写指针的值的大小，对所述输出时钟进行调整，具体包括：

每当所述第一读指针的值为所述第二取值范围内的最小值时，将所述第一写指针的当前值与所述第一初始值进行大小比较，并根据比较结果对所述输出时钟进行调整；

或，

每当所述第二读指针的值为所述第四取值范围内的最小值时，将所述第二写指针的当前值与所述第三初始值进行大小比较，并根据比较结果对所述输出时钟进行调整。

6.根据权利要求5所述的时钟恢复方法，其特征在于，所述将所述第一写指针的当前值与所述第一初始值进行大小比较，并根据比较结果对所述输出时钟进行调整，具体包括：

将所述第一写指针的当前值与所述第一初始值进行大小比较；

当所述第一写指针的当前值小于所述第一初始值时，则将所述输出时钟的输出频率降低预设频率；

当所述第一写指针的当前值大于所述第一初始值时，则将所述输出时钟的输出频率提高预设频率；

当所述第一写指针的当前值等于所述第一初始值时，则不对所述输出时钟进行调整。

7.根据权利要求5所述的时钟恢复方法，其特征在于，所述将所述第二写指针的当前值与所述第三初始值进行大小比较，并根据比较结果对所述输出时钟进行调整，具体包括：

将所述第二写指针的当前值与所述第三初始值进行大小比较；

当所述第二写指针的当前值小于所述第三初始值时，则将所述输出时钟的输出频率降低预设频率；

当所述第二写指针的当前值大于所述第三初始值时，则将所述输出时钟的输出频率提高预设频率；

当所述第二写指针的当前值等于所述第三初始值时，则不对所述输出时钟进行调整。