CN1487565A - 半导体衬底生产方法及半导体衬底和半导体器件 - Google Patents

半导体衬底生产方法及半导体衬底和半导体器件 Download PDF

Info

Publication number
CN1487565A
CN1487565A CNA031562779A CN03156277A CN1487565A CN 1487565 A CN1487565 A CN 1487565A CN A031562779 A CNA031562779 A CN A031562779A CN 03156277 A CN03156277 A CN 03156277A CN 1487565 A CN1487565 A CN 1487565A
Authority
CN
China
Prior art keywords
layer
sige
buffer
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031562779A
Other languages
English (en)
Other versions
CN1259694C (zh
Inventor
竹中正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1487565A publication Critical patent/CN1487565A/zh
Application granted granted Critical
Publication of CN1259694C publication Critical patent/CN1259694C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

本发明提供一种半导体衬底制造方法，包括步骤：在具有硅表面的衬底上形成第一缓冲Si层；在第一缓冲Si层上顺序外延生长第一应变SiGe层和第一Si层；将离子注入所获衬底中并对衬底退火以松弛第一应变SiGe层中的晶格点阵并在第一Si层中产生拉应变；在所获衬底上外延顺序生长第二缓冲Si层和第二SiGe层；并在第二SiGe层上形成一个具有拉应变的第二Si层。

Description

半导体衬底生产方法及半导体衬底和半导体器件
技术领域
本发明主要涉及一种半导体衬底生产方法、一半导体衬底和一半导体器件，特别是涉及到一种包含应变Si层半导体衬底的生产方法、一包含应变Si层的半导体衬底及一包含应变Si层的半导体器件。
背景技术
增加半导体元件中电子和空穴的移动迁移率是一种提高半导体器件性能的有效方法。
但是，在单晶硅制衬底上形成的半导体器件中，在单晶硅中移动的电子迁移率的上限在总体上由单晶硅的物理特性所决定。
另一方面，应变硅晶体中电子迁移率要高于非应变硅晶体。
因此，传统方法中，点阵常数大于硅的SiGe晶体层以虚点阵形式形成于硅衬底上，由于SiGe薄膜的点阵常数和Si衬底点阵常数不匹配导致SiGe薄膜中应变通过引入错配位错而得以松弛，然后，Si薄膜作为顶盖层形成在SiGe薄膜之上。此Si薄膜会发生变形，这是由于SiGe薄膜的点阵常数大于Si薄膜的点阵常数而导致Si薄膜受到SiGe薄膜的拉力作用，从而带状结构发生变化，载流子的迁移率增加。
至于释放上述SiGe薄膜中点阵应变的方法，常用方法是SiGe薄膜的几μm生长成为一个较厚的薄膜，从而SiGe薄膜的弹性应变能增加，点阵得以松弛。比如，Y.J.Mii等人在Appl.Phys.Lett.59(13)，1611(1991)上发表的文章中说明了一种释放SiGe薄膜中应变的方法，其特征在于SiGe薄膜中Ge浓度逐渐增加，这样大约1μm厚的SiGe薄膜上形成浓度梯度。
不仅如此，下述方法是一种释放较薄SiGe薄膜中应变的方法。在诸如氢离子注入到SiGe薄膜中后进行高温退火，硅衬底缺陷层中产生的分层缺陷导致滑移。这种滑移会在SiGe薄膜/Si衬底交接面处产生错配位错并释放点阵应变。这种方法由D.M.Follstaedt等人以及H.Trinkaus等人提出(参考比如Appl.Phys.Lett.69(14)，2059(1996)和Appl.Phys.Lett.76(24)，3552(2000))。此处说明了通过注入He离子和通过注入氢离子而进行的应变释放。
在释放这些较薄SiGe薄膜中点阵应变的方法中，较薄SiGe薄膜中应变被释放后，一应变Si薄膜作为顶盖层形成在SiGe薄膜上。提供这种顶盖层之衬底结构的典型例子是顶盖Si层/第二SiGe层/第一SiGe层结构和顶盖Si层27/第二SiGe层26/第一SiGe层23/Si缓冲层/Si衬底21结构，如图8所示。此处图8中所示的Si衬底21上Si缓冲层22是为严格限制Si衬底21表面上的悬空键。
根据一种松弛点阵方法，其中SiGe薄膜是较厚且SiGe薄膜的弹性应变能如上所述那样变大了，但是，薄膜的厚度超过了为获取最佳结晶度的临界薄膜厚度。因此，SiGe薄膜中会产生数目极多的缺陷。而且，有必要形成一个厚度达几个μm的厚SiGe薄膜，就会导致制造成本的大大增加。
进一步，还有一个问题是在诸如氢离子注入较薄SiGe薄膜后进行高温回火的方法中，用此衬底所制造的MOS晶体三极管漏电流很大。
发明内容
本发明鉴于上述问题，目的是为了提供一种制造应变Si/SiGe/Si结构半导体衬底的方法，其中半导体衬底中应变有很大程度上的松弛并且厚度小于临界薄膜厚度，半导体衬底的应变Si层缺陷集中度减小。
本发明人对诸如氢离子注入传统较薄SiGe薄膜后进行高温回火而获得的衬底进行了不懈的研究。结果，发明人发现当顶盖层Si薄膜或者第二SiGe薄膜在作为薄薄膜生长的第一SiGe薄膜点阵松弛后外延增长时，氧并没有从第一SiGe薄膜表面充分移除。也就是说，发明人通过SIMS的方式对氧的分布和浓度结果(如图6所示)的分析发现，氧浓度在顶盖Si层/第二SiGe层/第一SiGe层/Si衬底结构的第一SiGe层和第二SiGe层的分界面处达到峰值。进一步而言，应变Si-MOS晶体三极管中的结漏电流和界于第一SiGe薄膜/第二SiGe薄膜之间氧浓度之间的比例关系如图7所示。也即是说，残余氧所导致的缺陷会对作为顶盖层的Si薄膜或者第二SiGe薄膜的结晶度造成伤害并造成漏电流的增加。因此，第一SiGe薄膜/第二SiGe薄膜间的氧浓度的降低对于MOS晶体三极管中漏电流的减小而言是一不可缺少的条件，由此产生本发明。
也就是说，本发明提供一种制造半导体衬底的方法，包括如下步骤：在具有硅表面的衬底上形成第一缓冲Si层；在第一缓冲Si层上外延顺序生长第一应变SiGe层和第一Si层；在所获衬底中注入离子然后对衬底回火以松弛第一应变SiGe层中的点阵并由此在第一Si层产生拉应变；在上面所获衬底上外延顺序生长第二缓冲Si层和第二SiGe层；在第二SiGe层上形成有拉应变的第二Si层。
而且，本发明提供一个包括在有硅表面的衬底上以第一缓冲Si层、第一SiGe层、有拉应变的第一Si层、第二缓冲Si层、第二SiGe层和有拉应变的第二Si层顺序形成的半导体衬底，其中第一SiGe层和第一Si层、第一Si层和第二缓冲Si层，以及(或者)第二缓冲Si层和第二SiGe层分界面处的氧浓度不超过1×1016cm-3。
进一步，本发明所提供之半导体器件包括一个以下述顺序在有硅表面的衬底上由缓冲Si层、第一SiGe层、有拉应变的第一Si层、第二缓冲Si层、第二SiGe层和有拉应变的SiGe层所形成的半导体衬底，一个通过栅绝缘薄膜形成于第二Si层边之半导体衬底上的栅电极，以及一个形成于第二Si层边之半导体衬底表层上的源极和漏极，
其中第一SiGe层和第二SiGe层的薄膜整体厚度至少为耗尽层的宽度，耗尽层在向漏极通电压时扩展。
本发明的这些和其它目标在此后的详细说明中会变的非常明显。但是，必须理解的是，尽管对本发明的优选实施例进行了说明，但是此详细说明和具体示例只是出于说明目的，因为专业技术人员会从此详细说明书中理解到，在本发明的实质精神和范围内可以对其进行其它的改变和修正。
附图说明
图1显示的是本发明之优选实施例中半导体衬底的截面示意图；
图2(a)至图2(e)显示的是图1中半导体衬底生产步骤的示意图；
图3中显示的是一应变Si-MOS晶体三极管的主要部分的截面示意图，此三极管也是使用本发明中半导体衬底的一个半导体器件；
图4(a)和图4(b)显示的是图3中NMOS晶体三极管的导电特性；
图5(a)和图5(b)显示的是图3中PMOS晶体三极管的导电特性；
图6显示的是传统MOS晶体三极管中使用SIMS测量的位于第一SiGe层和第二SiGe层之间残余氧浓度分布；
图7显示的是应变Si-MOS晶体三极管中结漏电流和第一SiGe层/第二SiGe层分界面处残余氧浓度峰值之间关系；
图8显示的是现有技术中包含有应变Si层的半导体衬底的截面示意图
具体实施方式
参照本发明中制造半导体衬底的方法，首先，在具有一个硅表面的衬底上依次形成第一缓冲Si层、第一应变SiGe层和第一Si层。此处，具有硅表面的衬底可以称作SOI、SOS衬底或者类似的称呼，其表面有一个单晶硅层，或者一个单晶硅衬底。衬底最好在对表面进行清洗以清除表面自然氧化膜后再进行使用。技术上任何认可的方法都可以在清洗步骤中使用。此处可以列出诸如沸腾的硫酸、RCA清洗和(或者)使用氟酸进行酸洗这些不同的方法。
第一缓冲硅层、第一应变SiGe层和第一Si层可以使用已知不同方法制造，诸如CVD法、溅射法、蒸汽沉积法或者MEB法。尤其优选使用CVD方法外延生长形成各层。在此情况下，制造环境可以使用领域内已知环境，特别是在大约界于400℃和650℃之间的温度比较适合薄膜成形。第一应变SiGe层和第一Si层必须以顺序的方式生成在上面所说明的三层之上。至于顺序薄膜成型的方法，能够在容器中切换材料气体以形成不同层的方法就比较合适。因此，在第一应变SiGe层和第一Si层分界面处的氧浓度就可以得以降低。
第一缓冲Si层的薄膜厚度优选的只要能够允许将带有硅表面的衬底的表面上存在的悬空键效应尽量降低到可能的水平即可，具体而言，第一缓冲Si层的优选厚度为10nm，或者更大。
尽管第一应变SiGe层的Ge浓度没有特别的限定，但是Ge浓度可以大约位于比如10％和40％原子百分比之间，Ge的浓度优选的大致位于20％和30％原子百分比之间。SiGe的薄膜厚度最好不要大于临界薄膜厚度。临界薄膜厚度意思是指在SiGe薄膜沉积到衬底上时，其中SiGe薄膜开始发生点阵应变松弛时SiGe薄膜的薄膜厚度。具体而言，薄膜的厚度大约为500nm，或者更小，薄膜的厚度大约可以为5nm至500nm，优选的为10nm至300nm，其中具有上述说明Ge浓度的范围的SiGe层形成于硅衬底之上。此处，尽管Ge浓度可能以线性或者一具体的方式沿薄膜厚度的方向和层表面的方向改变，Ge浓度最好均匀。
第一Si层的形成是为了在离子注入时不引入任何晶体缺陷，离子注入的目的是为了松弛第一应变SiGe层后续步骤中的应变，也是为了在诸如Si半导体层形成在SiGe层上时可以以上述清洗衬底表面同样的方法进行清洗。第一Si层最好为一单晶硅层。当SiGe薄膜中Ge浓度为30％时，薄膜在此情况下的优选厚度为20nm，或者更小。
离子随后注入所获衬底中，然后衬底进行退火。
离子种类最好满足这样的条件：离子的种类不允许晶体缺陷存在于其所通过的SiGe薄膜中；离子的种类在平均范围附近(注入峰值)引入晶体缺陷，核子阻断性能在离子停止的平均范围(Rp)正前方达到最大；离子种类电学上在下述包括回火工艺在内的工艺过程中，不对器件产生影响。比如，诸如硅、碳、锗第五族元素和诸如惰性气体氖、氦、氢都是典型的例子。尤其是，质量轻的轻金属是优选的。上述元素的离子注入时，如果不将离子注入区域转换为非晶区域，那么内埋晶体缺陷将会被引入到离子注入区域中。至于离子种类，氢或者氦是优选的，而氢是尤其优选的。
离子注入平均范围(Rp)最好深于SiGe薄膜的厚度。进一步的，如设置平均范围深于第一缓冲Si层、第一应变SiGe层和第一Si层的组合厚度将会产生很好的效果。也就是说，离子注入的平均范围设置深度位于第一Si层表面之下，这样，延展至SiGe薄膜表面的两个Si层中的晶体缺陷就会减少。相应的，将平均范围设置在界于第一Si层表面和第一Si层表面下50nm一位置之间的范围中是非常理想的。这样，离子注入加速能可以就使用的离子种类合理的调整到第一缓冲Si层的薄膜厚度、调整到第一应变SiGe层的薄膜厚度以及调整到第一Si层的薄膜厚度。比如在氢离子注入的情况下，注入能大约在10keV和50keV之间，优选的位于20keV和40keV之间。一次注入离子大约为1×1015cm-2至1×1017cm-2，优选的为1×1015cm-2至5×1016cm-2。
至于热处理，可以使用炉内退火、普通退火和RTA。热处理可以在诸如惰性气体(氩气或者类似)的氛围、标准氛围、氮气氛围、氧气氛围、氢气氛围中进行。至于具体条件，热处理可以在温度范围界于700℃和950℃之间加热10到30分钟。
此处，相对于本发明，优选的在进行离子注入前在第一Si层上形成一个保护性薄膜。保护性薄膜的厚度和材料没有特别限制，既可以是绝缘薄膜也可以是半导体薄膜。具体而言，保护膜可以是热氧化薄膜、低温氧化薄膜(LTO薄膜)、高温氧化薄膜(HTO薄膜)、P-CVD制硅氧化薄膜和硅氮化物薄膜中的任何一种。至于包含薄膜的厚度比如大约为20nm至150nm。不仅如此，在退火后第二缓冲Si层形成前最好将保护膜去掉。技术内移除包含薄膜的通用方法是使用酸碱溶液湿腐蚀法、干腐蚀法或者类似方法。
因此，第一应变SiGe层的点阵就可得以松弛，也就可以在第一Si层中提供拉应变。
不仅如此，在本发明中最好在退火后下述第二缓冲Si层形成以前对第一Si层清洗以清除自然氧化物薄膜，最好减小第一Si层表面上的残余氧浓度。在上述说明的具有硅表面的衬底中所使用的同样方法可以作为此处的一种清洗方法。
第二缓冲Si层和第二SiGe层在所获衬底上顺序外延生长，进一步的，具有拉应变的第二Si层形成在第二SiGe层的表面。此处第二缓冲Si层、第二SiGe层和第二Si层可以使用与上述第一缓冲Si层、第一SiGe层和第一Si层相同的方法形成。此处，第二缓冲Si层和第二SiGe层顺序外延生长是必需的。第二缓冲Si层、第二SiGe层和第二Si层的形成厚度各自大约可以为5nm至20nm、100nm至300nm和5nm至20nm。
一个以此方式形成的半导体衬底其特征在于第一SiGe层和第一Si层、第一Si层和第二缓冲Si层，以及(或者)第二缓冲Si层和第二SiGe层的分界面处的氧浓度非常低。也就是说，在至少其中之一的分界面上的残余氧浓度大约为1×1016cm-3或者更少，而每一个分界面处的残余氧浓度优选的为1×1016cm-3或者更少，所有分界面处的残余氧浓度总和不超过1×1016cm-3或者更少时更好。在这些情况下，由于第一和第二SiGe层分界面间的残余氧而导致第二Si层和第二SiGe层结晶性能恶化以及由此导致漏电流的增加都可以被有效的防止。
如上所述之半导体衬底可以通过实施和传统半导体工艺相同的工艺而作为各种不同半导体器件(比如NMOS、PMOS、CMOS晶体三极管、闪存晶体三极管)的衬底。这些工艺包括元素隔离区的形成、门绝缘薄膜和门电极的形成、LDD或者DDD区或者源极/漏极区的形成、中间层绝缘薄膜的形成、配线层的形成以及其它类似的工艺。
具体而言，MOS晶体三极管由位于半导体衬底的通过门绝缘薄膜第二Si层的门电极和半导体衬底第二Si层边表面层上的源极/漏极构成。此处，门绝缘薄膜和门电极可以通过选择合适的材料、尺寸、加工方法和其它业内已知的方法来形成。半导体衬底最好加入杂质以调整衬底的抵抗性能或类似的性能。至于此处的浓度，比如，杂质浓度可以大约为1×1017cm-3至1×1018cm-3。源/漏极的形成也可以通过合适的选择传统中所需形成此类半导体器件的杂质浓度、结深度等。比如，杂质浓度大约为1×1019cm-3至1×1021cm-3而结深度大约为50nm至200nm。不仅如此，半导体衬底中第一SiGe层和第二SiGe层的组合薄膜厚度优选设置数值至少为此类半导体器件耗尽层的深度，耗尽层在漏极上通电压时扩展。此处漏极电压没有特别限制，比如，优选的大约位于1.0V至5.0V之间。
如上所述，电子或者空穴的移动性能可以增加，这样驱动性能也会提高，尤其是在第一SiGe层和第二SiGe层的组合薄膜厚度大于耗尽层的深度时，或者说，在产生的耗尽层其宽度小于第一SiGe层和第二SiGe层的组合薄膜厚度的情况下也是这样的。
下面，将对本发明中生产半导体衬底方法，半导体衬底和半导体器件的优选实施例参照图纸进行详细说明。
本发明的半导体衬底以下述顺序包括第一缓冲Si层2、其中的应变已经被松弛的第一SiGe层3、有拉应变的第一Si层4、第二缓冲Si层5、第二SiGe层6和有拉应变的第二Si层7位于硅衬底1之上，如图1所示。不仅如此，第一SiGe层3和第一Si层4分界面处、第一Si层4和第一缓冲Si层5分界面处以及第二缓冲Si层5和第二SiGe层6分界面处的氧浓度维持很低的水平。
上述半导体衬底可以以下述的方法形成。
首先，如图2(a)中所示，进行硫酸煮和RCA清洗，而且，p型硅(100)衬底1表面上的自然氧化薄膜使用5％的稀释硫酸去除。
第二，如图2(b)中所示，第一缓冲Si层2在硅衬底1上使用低压化学蒸汽沉积单元外延生长厚度达到5nm。此缓冲Si层2形成的原因是为了尽可能限制在对硅衬底1进行预处理(硫酸煮、RCA清洗和5％稀释硫酸工艺)后存在于硅衬底1表面上的悬空键效应。然后，Ge浓度为30％的第一SiGe层3外延生长至厚度为150nm，第一Si层4外延增长至薄膜厚度为5nm，两者使用锗烷(GeH4)和硅烷(SiH4)顺序进行。也就是说，此处进行第一缓冲Si层2、第一SiGe层3和第一Si层4顺序薄膜成形。此处第一SiGe层的薄膜厚度不超过临界薄膜厚度。而且，第一Si层4顺序外延增长至厚度为5nm，因为必须减小第一SiGe层3和后面将要形成的第二SiGe层6分界面处的残余氧。第一Si层6的表面的优点是即使在氢离子注入步骤后也可以使用传统Si衬底的清洗步骤。
接着，如图2(c)中所示，氧化薄膜8作为污染物阻止薄膜而形成厚度有20nm，氢离子在注入能为18keV，注入量为3×1016H+/cm2和倾斜角为7°时注入。
此后，如图2(d)中所示，氧化薄膜8被移出，并在N2环境中、800℃下退火10分钟。XRD分析表明这种退火使得第一SiGe层的点阵应变充分松弛。而且，第一SiGe层3的表面点阵应变松弛后，使用Nomarski显微镜观察发现表面光滑而不粗糙。第一SiGe层3的点阵应变在上述情况下充分松弛，结晶性能非常好。
下面，所获的衬底1的第一Si层4表面使用5％稀释硫酸处理，也进行超纯净水清洗处理。接着，如图2(e)中所示，第二缓冲Si层5使用低压化学蒸发单元外延增长至厚度为5nm。此层沉积的原因和上述缓冲Si层2相同。进一步的，Ge浓度为30％的第二SiGe层6外延增长至厚度为150nm，第二Si层7外延增长至薄膜厚度20nm，两者使用锗烷(GeH4)和硅烷(SiH4)顺序进行。就是说，此处进行第二缓冲Si层、第二SiGe层和第二Si层顺序薄膜成形。
如图3中所示SiGe-CMOS(应变Si-CMOS)晶体三极管使用上述半导体衬底(图3中只显示了一个MOS晶体三极管)制造。
在此CMOS晶体三极管中，门电极12使用领域中常用方法通过一个门绝缘薄膜11形成在半导体衬底之上，门电极的侧壁间隔基13位于侧壁之上。不仅如此，源/漏极10和9以自对齐的方式、并和门电极12相对形成于第二Si层6边的半导体衬底的表面层上。杂质均匀的掺入到(比如，大约为4×1017cm-3)组成此MOS晶体三极管半导体衬底的各半导体层中(也就是说，第一缓冲Si层2、其中应变已经松弛的第一SiGe层3、第一Si层4、第二缓冲Si层5、第二SiGe层6和具有拉应变的第二Si层7)，以获得一定的阻值。而且，杂质浓度和源/漏极10和9的结深数值设为至少为1×1021cm-3和约110nm。
耗尽层14以上述方式并在漏极9上通入2.5V的电压形成于CMOS晶体三极管上。此耗尽层14的范围(比如，大约140nm)不大于第一SiGe层3(薄膜厚度为150nm)和第二SiGe层6(薄膜厚度为150nm)的组合薄膜厚度。
对具有此特性的CMOS晶体三极管进行了评估。结果显示在图4(a)-(b)与图5(a)-(b)中。
使用本发明半导体器件的应变Si-NMOS(SiGe NMOS)晶体三极管Id-Vd特性(参看图4(a))和Gm特性(参看图4(b))在图4(a)和图4(b)中进行了比较。此处，图4(a)和图4(b)中第二SiGe层中Ge的有效浓度为16％。Ge的有效浓度显示数值为实际形成SiGe层中Ge浓度乘以SiGe的松弛比例。使用本发明半导体器件的应变Si-PMOS(SiGe PMOS)晶体三极管和使用传统Si衬底制造PMOS晶体三极管的Id-Vd特性(如图5(a))和Gm特性(参看图5(b))在图5(a)和图5(b)中进行了比较。在图5(a)和5(b)中的第二SiGe层的有效Ge浓度为24％。
从图4(a)和图4(b)中可知，对于Id-Vd特性而言，应变Si-NMOS或者PMOS晶体三极管的驱动性能都有所提高。不仅如此，从图5(a)和图5(b)中可以看出相对Gm特性而言，应变Si-NMOS或者PMOS晶体三极管的移动性能都有所提高。
而且，测量结果表明，和使用传统Si衬底制造的MOS晶体三极管相比，本发明应变Si-MOS晶体三极管中由于氧峰值浓度的原因而导致的结漏电流的减小不止一个数量级。经过证明，这种减小是由于上述说明之半导体衬底生产步骤中氧峰值浓度的减小引起的。
本发明中影响结晶性的第一SiGe层和第二SiGe层间的残余氧可以被减小。因此，这就有可能通过减小SiGe层中穿透位错密度，来生产一种具有良好结晶性能的应变Si层/应变释放SiGe层半导体衬底。
不仅如此，第二缓冲层和第一Si层间残余氧浓度可以通过在形成第二缓冲层前清洗第一Si层的表面来进一步减小，这样就可以获得具有很好结晶性能的半导体衬底。尤其是在第一SiGe层和第一Si层、第一Si层和第二缓冲Si层，以及(或者)第二缓冲Si层和第二SiGe层的分界面处的氧浓度小于1×1016cm-3时，这种效果就非常明显。
进一步的，第一SiGe层中不会引入晶体缺陷，点阵应变在第一SiGe层的形成厚度不超过临界薄膜厚度的情况下可得以充分松弛，这样就可以获得一个高性能的半导体器件，其中晶体缺陷数目被进一步降低。
不仅如此，在使用上述半导体衬底的半导体器件中以及在第一SiGe层和第二SiGe层的组合薄膜厚度至少为耗尽层的厚度时，电子或空穴的移动性能够增加，耗尽层在给漏极通电后扩展。不仅如此，这也同样可以提高半导体器件的驱动性能。这样，就可能获得高性能的半导体器件。

Claims (11)

1、一种制造半导体衬底的方法，包括以下步骤：
在具有硅表面的衬底上形成第一缓冲Si层；
在第一缓冲Si层上顺序外延生长第一应变SiGe层和第一Si层；
在所获衬底中注入离子然后对衬底回火以松弛第一应变SiGe层中的点阵并由此在第一Si层产生拉应变：
在所获衬底上外延顺序生长第二缓冲Si层和第二SiGe层；并在第二SiGe层上形成一个具有拉应变的第二Si层。
2、根据权利要求1中的半导体衬底制造方法，其特征在于进一步包括在第一Si层中产生拉应变后、所获衬底上形成第二缓冲Si层之前，对第一Si层进行清洗以减小第一Si层表面上残余氧的浓度的步骤。
3、根据权利要求1中的半导体衬底制造方法，其特征在于第一Si层上残余氧浓度清洗后不超过1×1016cm-3。
4、根据权利要求1中的半导体衬底制造方法，其特征在于第一应变SiGe层没有临界薄膜厚。
5、根据权利要求4中的半导体衬底制造方法，其特征在于第一应变SiGe层厚度为10至300nm。
6、一个半导体衬底在有硅表面的衬底上依下述顺序包含第一缓冲Si层、第一SiGe层、有拉应变的第一Si层、第二缓冲Si层、第二SiGe层和有拉应变的第二Si层，
其特征在于第一SiGe层和第一Si层、第一Si层和第二缓冲Si层，以及(或者)第二缓冲Si层和第二SiGe层的分界面处的氧浓度不超过1×1016cm-3。
7、根据权利要求6所述的半导体衬底，其特征在于第一SiGe层不大于临界薄膜厚度。
8、根据权利要求6所述的半导体衬底，其特征在于第一SiGe层的厚度为10至300nm。
9、一个半导体器件，包括在具有硅表面的衬底上依下述顺序包含第一缓冲Si层、第一SiGe层、有拉应变的第一Si层、第二缓冲Si层、第二SiGe层和有拉应变的第二Si层的半导体衬底；通过栅绝缘薄膜形成于第二Si层边半导体衬底上的栅电极；一个形成于第二Si层边半导体衬底表面层中的源极和漏极，
其特征在于第一SiGe层和第二SiGe层的薄膜整体厚度至少为耗尽层的宽度，耗尽层在向漏极通电压时扩展。
10、根据权利要求9所述的半导体器件，其特征在于第一SiGe层和第一Si层、第一Si层和第二缓冲Si层，以及第二缓冲Si层和第二SiGe层的分界面处的氧浓度为1×1016cm-3，或者更少。
11、权利要求9中的半导体器件，其特征在于第一SiGe层和第二SiGe层的组合薄膜厚度为200至600nm。
CNB031562779A 2002-09-09 2003-09-02 半导体衬底生产方法及半导体衬底和半导体器件 Expired - Fee Related CN1259694C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002263158A JP2004103805A (ja) 2002-09-09 2002-09-09 半導体基板の製造方法、半導体基板及び半導体装置
JP2002263158 2002-09-09

Publications (2)

Publication Number Publication Date
CN1487565A true CN1487565A (zh) 2004-04-07
CN1259694C CN1259694C (zh) 2006-06-14

Family

ID=32089100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031562779A Expired - Fee Related CN1259694C (zh) 2002-09-09 2003-09-02 半导体衬底生产方法及半导体衬底和半导体器件

Country Status (4)

Country Link
US (1) US6869897B2 (zh)
JP (1) JP2004103805A (zh)
CN (1) CN1259694C (zh)
TW (1) TWI234811B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517609C (zh) * 2004-09-09 2009-07-22 国际商业机器公司 在含SiGe衬底表面上制作硅化物的方法
CN101228616B (zh) * 2005-07-22 2010-10-20 加利福尼亚大学董事会 用于控制硅锗缓冲层中的位错位置的方法以及生产的制品
US7838934B2 (en) 2004-12-31 2010-11-23 Dongbu Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN102737963A (zh) * 2012-07-20 2012-10-17 中国科学院上海微系统与信息技术研究所 一种利用离子注入及定点吸附工艺制备半导体材料的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
GB0424290D0 (en) * 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP4613656B2 (ja) * 2005-03-22 2011-01-19 信越半導体株式会社 半導体ウエーハの製造方法
US7772635B2 (en) 2005-10-27 2010-08-10 Micron Technology, Inc. Non-volatile memory device with tensile strained silicon layer
JP5141029B2 (ja) 2007-02-07 2013-02-13 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2010171337A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 電界効果トランジスタ
JP5067381B2 (ja) * 2009-02-19 2012-11-07 東京エレクトロン株式会社 熱処理装置の運転方法
US8361868B2 (en) * 2010-04-28 2013-01-29 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
CN103632930B (zh) * 2012-08-28 2016-06-15 中国科学院上海微系统与信息技术研究所 利用超薄层吸附制备绝缘体上超薄改性材料的方法
KR101792066B1 (ko) 2013-10-31 2017-11-01 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 게르마늄층을 열처리하는 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517609C (zh) * 2004-09-09 2009-07-22 国际商业机器公司 在含SiGe衬底表面上制作硅化物的方法
US7838934B2 (en) 2004-12-31 2010-11-23 Dongbu Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN101228616B (zh) * 2005-07-22 2010-10-20 加利福尼亚大学董事会 用于控制硅锗缓冲层中的位错位置的方法以及生产的制品
CN102737963A (zh) * 2012-07-20 2012-10-17 中国科学院上海微系统与信息技术研究所 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN102737963B (zh) * 2012-07-20 2015-03-18 中国科学院上海微系统与信息技术研究所 一种利用离子注入及定点吸附工艺制备半导体材料的方法

Also Published As

Publication number Publication date
TW200414312A (en) 2004-08-01
TWI234811B (en) 2005-06-21
CN1259694C (zh) 2006-06-14
US6869897B2 (en) 2005-03-22
US20040075106A1 (en) 2004-04-22
JP2004103805A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
CN1210763C (zh) 半导体器件及其生产工艺
CN1259694C (zh) 半导体衬底生产方法及半导体衬底和半导体器件
US7485539B2 (en) Strained semiconductor-on-insulator (sSOI) by a simox method
CN100405534C (zh) 半导体结构的制造方法
CN1263089C (zh) 制造半导体基质的方法
CN1241238C (zh) 半导体衬底的生产方法
US6562703B1 (en) Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
TWI740249B (zh) 用於製作包含其中擴散有氮的超晶格之半導體元件之方法
JP5314891B2 (ja) ＣＭＯＳにおいてキャリア移動度を向上させる方法（ＭＯＳＦＥＴデバイスの圧縮ＳｉＧｅ＜１１０＞成長および構造）
US7615471B2 (en) Method for producing a tensioned layer on a substrate, and a layer structure
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
CN1467795A (zh) 半导体衬底的制造方法和半导体器件的制造方法
CN1732556A (zh) 厚应变硅层及含有厚应变硅层的半导体结构的形成方法
EP1391937A2 (en) Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
CN1894775A (zh) 在MOSFET结构中形成应变Si－沟道的方法
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
CN117228641B (zh) 一种补偿氮空位并抑制漏电流的氮化物铁电薄膜的制备方法
US20040121567A1 (en) Doping method and semiconductor device fabricated using the method
Chen et al. Growth of high-quality relaxed SiGe films with an intermediate Si layer for strained Si n-MOSFETs
JPH0533527B2 (zh)
Cheng et al. SiGe-on-insulator (SGOI): Two structures for CMOS application
JP2005093797A (ja) 半導体基板及びその製造方法
Baratte et al. Process damage and contamination effects for shallow Si implanted GaAs
JP2003282471A (ja) 半導体基板の製造方法
Zang et al. Improved Current Drivability and Gate Stack Integrity using Buried SiC Layer for Strained Si/SiGe Channel Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060614

Termination date: 20130902