CN1487427A - 可外接桥接电路以扩充功能的单芯片 - Google Patents

Abstract

本发明提供一种单芯片，其包括一处理器，一高速桥接电路，一低速桥接电路，以及一扩充端口。该扩充端口可用于选择性地连接一外接的低速桥接电路以扩充内建于该单芯片的低速桥接电路的功能。

Description

可外接桥接电路以扩充功能的单芯片

技术领域

本发明提供一种单芯片，特别指一种可外接桥接电路以扩充功能的单芯片。

背景技术

在信息产业发达的今日社会，高速处理大量数据的微处理机系统早已深入一般人的日常生活，例如计算机系统可以快速地交换及处理丰富多样的图文数据资料。近年来，计算机系统随着中央处理器处理指令速度增加，运算速度已进入千兆赫(gigahertz，GHz)的阶段中央处理器可区分为精简指令集(RISC)结构以及复杂指令集(CISC)结构。

由于复杂指令集结构的计算机系统的耗电量问题，因此一般便携式装置，例如个人数字助理(personal digita lassistant，PDA)，蜂窝式电话(cellular phone)等，主要应用对应精简指令集结构的嵌入式系统(embedded system)。请参考图1的常规嵌入式系统的示意图。嵌入式系统30包括一中央处理器32，一高速桥接电路34，一低速桥接电路36，一显示驱动电路38，一显示屏幕39，一存储装置40，一输入装置42，一输入/输出连接端口(input/output port，I/O port)44。存储装置40包括一易失性存储器46以及一非易失性存储器48。中央处理器32使用精简指令集结构下，因此所需的逻辑运算电路较少而降低功率消耗。高速桥接电路34则用于控制高速外围设备(例如显示驱动电路38与存储装置40)与中央处理器32的信号传递与数据交换。低速桥接电路36则用于控制低速外围设备(例如输入装置42)与高速桥接电路34之间的信号传递与数据交换。显示驱动电路38则用于输出影像信号以驱动显示屏幕39输出相对应影像画面。非易失性存储器48(例如快闪存储器)主要用于存储实时操作系统(real-time operatingsystem，RTOS)以及应用程序(applications)，当嵌入式系统30进入关机状态，存储于非易失性存储器48中的程序代码并不会流失。易失性存储器46(例如随机存取存储器)，暂存中央处理器32执行该实时操作系统或该应用程序的运算数据。输入装置42用于提供使用者输入控制信号，例如一键盘(keyboard)，一按钮(button)，或者一数字化转换器(digitizer)。此外嵌入式系统30会设置有至少一输入/输出连接端口44，用于输出信号至一外部装置，或是接收该外部装置所输入的信号，例如输入/输出连接端口44为一RS-232串行端口或是一通用串行总线连接端口(USB port)。

对于嵌入式系统30而言，为了降低功率消耗，因此中央处理器32，高速桥接电路34，低速桥接电路36，显示驱动电路38集成为一系统单芯片(system on a chip，SOC)41。若嵌入式系统30应用于一个人数字助理A，且设计时仅规划设置一输入/输出连接端口44，例如一通用串行总线连接端口，连接支持通用串行总线的数字相机。然而，若嵌入式系统30应用于另一个人数字助理B时，例如支持通用串行总线的印表机或RS-232串行总线端口的印表机，则仅支持一输入/输出连接端口44便无法同时使用且无法适用于不同规格的输入/输出连接端口。

由于信息产业日新月异，因此产品的生命周期很短，因此适用于一产品的系统单芯片往往无法适用于另一产品，对于供应系统单芯片的厂商而言，其必须重新设计系统单芯片的功能，例如重新规划高速桥接电路34或低速桥接电路36以便可支持不同数量的外围设备或不同规格的外围设备，换句话说，系统单芯片的重新设计造成系统单芯片的制造成本大幅提高，同时也会降低产品的市场竞争力。

发明内容

因此本发明的主要目的在于提供一种可外接桥接电路以扩充功能的单芯片，以解决上述问题。

本发明公开一种单芯片包括一处理器，一高速桥接电路，一低速桥接电路，以及一扩充端口。该处理器用于控制该单芯片的运作。该高速桥接电路，电连接到该处理器，用于控制连接到该高速桥接电路的高速外围设备与该处理器之间的信号传输。该低速桥接电路，电连接到该高速桥接电路，用于控制连接到该低速桥接电路的第一低速外围设备与该高速桥接电路之间的信号传输。该扩充端口，电连接到该高速桥接电路，用于连接一扩充型桥接电路，该扩充型桥接电路用于控制连接到扩充型桥接电路的多个第二低速外围设备与该高速桥接电路之间的信号传输。

由于本发明单芯片包括一扩充端口，所以该扩充端口可依据嵌入式系统的设计需求来外接一扩充型桥接电路以扩充内建于该单芯片的低速桥接电路的功能，亦即该单芯片可应用于不同硬件要求的嵌入式系统中，并且不需更动原本单芯片中任何的硬件电路。

附图说明

图1常规嵌入式系统的示意图。

图2为本发明第一种单芯片应用于嵌入式系统的示意图。

图3为本发明第二种单芯片应用于嵌入式系统的示意图。

附图符号说明

30、80、120     嵌入式系统           32、62、102    中央处理器

34、64、104     高速桥接电路         36、66、106    低速桥接电

                                                    路

38              显示驱动电路         39             显示屏幕

40、58、98      存储装置             41、52、92     系统单芯片

42、54、94      输入装置             44、56、79a、  输入/输出

                                   79b、79c、96、   连接端口

                                   124a、124b、124c

46、74、112    易失性存储器          48、76、114非易失性存储器

60、100        显示装置              68、108    显示驱动电路

70             多工选择器            72、110        扩充端口

78、122        扩充型桥接电路

具体实施方式

请参阅图2为本发明第一种单芯片应用于嵌入式系统的示意图。嵌入式系统80包括一单芯片52，一输入装置54，一输入/输出连接端口56，一存储装置58，一显示装置60，一扩充型桥接电路78，以及多个输入/输出连接端口79a、79b、79c。单芯片52包括一中央处理器62，一高速桥接电路64，一低速桥接电路66，一显示驱动电路68，一多工选择器70，一扩充端口72。另外，存储装置58中设置有一易失性存储器74以及一非易失性存储器76。嵌入式系统80与图1嵌入式系统30中，同名元件对应相同功能，因此于此不再重复叙述。不同处在于嵌入式系统80利用另一扩充型桥接电路78来扩充可使用的输入/输出连接端口79a、79b、79c。而扩充型桥接电路78则透过为封装体上的多个接脚(pinout or ballout)的扩充端口72连接到单芯片52，扩充端口72再经由一多工选择器70控制，以选择端点C连接到单芯片52内部的低速桥接电路66，或者选择端点B连接到单芯片52内部的高速桥接电路64，来进行进行数据与控制信号的传输。由于嵌入式系统80可经由输入/输出连接端口79a、79b、79c来连接多个外接装置以扩充其功能。举例来说，若嵌入式系统80应用于一个人数字助理(或例如数字相机)，且使用者同时需其他总线连接端口来连接外接装置(例如一印表机)，因此单芯片52的多工选择器70则被驱动以电连接端点A与端点B，同时其扩充端口72则电连接到扩充型桥接电路78，因此经由扩充型桥接电路78来提供三个总线连接端口。若单芯片52控制多工选择器70电连接端点A与端点C，则单芯片52本身的低速桥接电路66可控制外接的扩充型桥接电路78所提供需要的额外输入/输出连接端口79a、79b、79c。因此，单芯片52可依需要选择性地使用内建的低速桥接电路66或外接的扩充型桥接电路78。

此外，图2所示的扩充型桥接电路78可应用x86结构中的南桥电路，一般而言，南桥电路会支持多个输入/输出连接端口，举例来说，南桥电路16支持一个串行端口(serial port)，一个并行端口(parallel port)，六个通用串行总线连接端口，以及二个IEEE1394连接端口。扩充型桥接电路78与单芯片52的高速桥接电路64之间可利用任何总线结构来连接以传输数据，例如使用常规PCI总线或常规V-link总线，均属本发明的范畴。

请注意，为了便于说明，低速桥接电路66仅支持一输入/输出连接端口56，而扩充型桥接电路78仅支持三输入/输出连接端口79a、79b、79c。然而，若本发明单芯片52所内建的低速桥接电路66可支持m个输入/输出连接端口，则外接的扩充型桥接电路78可支持n个输入/输出连接端口，其中n大于m，所以当外接的扩充型桥接电路78辅助内建的低速桥接电路66时，便使可应用的输入/输出连接端口的数目大于原先可应用的输入/输出连接端口的数目。请注意，本实施例中，单芯片52设置有显示驱动电路68，然而，显示驱动电路68亦可集成于高速桥接电路64或中央处理器62中，或是独立为一显示芯片而外接到单芯片52，亦即单芯片52不含显示驱动电路68。

请参阅图3为本发明第二种单芯片应用于嵌入式系统的示意图。嵌入式系统120包括一单芯片92，一输入装置94，一输入/输出连接端口96，一存储装置98，一显示装置100，一扩充型桥接电路122，以及多个输入/输出连接端口124a、124b、124c。单芯片92包括一中央处理器102，一高速桥接电路104，一低速桥接电路106，一显示驱动电路108，以及一扩充端口110。嵌入式系统120与第二图中嵌入式系统80中，同名元件对应相同功能，因此于此不再重复叙述。唯一的不同处在于嵌入式系统120不使用多工选择器，而直接将扩充端口110连接到高速桥接电路104与扩充型桥接电路122。

此时，扩充端口110电连接到高速桥接电路104，因此扩充型桥接电路122便可连接到高速桥接电路104，换句话说，扩充型桥接电路122与高速桥接电路104之间便可进行数据与控制信号的传输。由于扩充型桥接电路122支持多个输入/输出连接端口124a、124b、124c，而单芯片92内建的低速桥接电路106亦支持输入/输出连接端口96，所以，嵌入式系统120可经由外接的扩充型桥接电路122的辅助而使嵌入式系统120依据其规划设计所需的多个输入/输出连接端口96、124a、124b、124c，可用于连接多个外接装置以扩充其功能。举例来说，若嵌入式系统120应用于一个人数字助理，且该个人数字助理需提供四个通用总线连接端口以便使用者可依据其需求而利用该通用总线连接端口来连接外接装置(例如一印表机)，因此对于单芯片92而言，其扩充端口110便电连接到扩充型桥接电路122，因此经由低速桥接电路106、122来提供所需设置的四个通用总线连接端口，亦即输入/输出连接端口96、124a、124b、124c均作为通用总线连接端口。

对于嵌入式系统而言，由于其低速桥接电路依据设计而仅支持一输入/输出连接端口96，因此当单芯片92使用于需设置一输入/输出连接端口96的嵌入式系统90时，单芯片92本身的低速桥接电路106即可控制连接到输入/输出连接端口106的外接装置。然而需同时支持多个输入/输出连接端口，则可利用一外接的扩充型桥接电路122来提供所需的输入/输出连接端口124a、124b、124c。此外扩充型桥接电路122可应用x86结构中的南桥电路，扩充型桥接电路122与单芯片92的高速桥接电路104之间可利用任何总线结构来连接以传输数据，例如使用常规PCI总线或常规V-link总线，均属本发明的范畴。为了便于说明，低速桥接电路106仅支持一输入/输出连接端口96，而扩充型桥接电路122仅支持三输入/输出连接端口124a、124b、124c，然而若本发明单芯片92所内建的低速桥接电路106可支持m个输入/输出连接端口，而外接的扩充型桥接电路122可支持n个输入/输出连接端口，所以当外接的扩充型桥接电路122辅助内建的低速桥接电路106时，便使可应用的输入/输出连接端口的数目m+n而大于原先可应用的输入/输出连接端口的数目m，因此达到使用同一单芯片92于不同输入/输出连接端口需求的嵌入式系统90、120的目的。请注意，单芯片92设置有显示驱动电路108，而显示驱动电路108可集成于高速桥接电路1 04或中央处理器102中，或是独立为一显示芯片而外接到单芯片92，亦即单芯片92本身不含显示驱动电路102。

与常规技术相比较，本发明单芯片包括一对应精简指令集结构的中央处理器，一高速桥接电路，一低速桥接电路，以及一扩充端口。依据该嵌入式系统的设计需求，该扩充端口可用于选择性地连接一外接的扩充型桥接电路以扩充内建于该单芯片的低速桥接电路的功能，其中该外接的扩充型桥接电路可经由常规PCI总线或V-link总线而连接到该单芯片。所以，可依据该嵌入式系统的需求来决定是否使用外接的扩充型桥接电路，亦即该单芯片可应用于不同硬件要求的嵌入式系统中，由于不需更动原本单芯片中任何的电路，因此不需重新设计支持新硬件规格的单芯片，亦即原本的单芯片可继续使用于不同的嵌入式系统，所以不用重新制造对应新硬件规格的单芯片，换句话说，可大幅地降低单芯片的生产成本。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等效变化与修改，皆应属本发明的涵盖范围。

Claims (11)

1.一种单芯片，其包括：

一处理器，用于控制该单芯片的运作；

一高速桥接电路，电连接到该处理器，用于控制连接到该高速桥接电路的高速外围设备与该处理器之间的信号传输；

一低速桥接电路，电连接到该高速桥接电路，用于控制连接到该低速桥接电路的第一低速外围设备与该高速桥接电路之间的信号传输；以及

一扩充端口，电连接到该高速桥接电路，用于连接一扩充型桥接电路，该扩充型桥接电路外接到该单芯片，用于控制连接到该扩充型桥接电路的多个第二低速外围设备与该高速桥接电路之间的信号传输。

2.如权利要求1所述的单芯片，其另包括：

一多工选择器，其包括：

一输入端，电连接到该扩充端口；

一第一输出端，电连接到该高速桥接电路；以及

一第二输出端，电连接到该低速桥接电路。

3.如权利要求2所述的单芯片，其中当该扩充型桥接电路连接该扩充啇、端口时，该多工选择器会连接该输入端与该第一输出端。

4.如权利要求2所述的单芯片，其中该扩充端口选择性地用于连接一输入/输出连接端口或该扩充型桥接电路。

5.如权利要求4所述的单芯片，其中当该扩充端口连接该输入/输出连接端口时，该多工选择器会连接该输入端与该第二输出端。

6.如权利要求1所述的单芯片，其中该低速桥接电路连接一第一输入/输出连接端口，该第一输入/输出连接端口用于连接该第一低速外围设备，以及该扩充型桥接电路连接一第二输入/输出连接端口，该第二输入/输出连接端口用于连接该些第二低速外围设备。

7.如权利要求1所述的单芯片，其中该扩充端口使用一预定总线来连接该扩充型桥接电路。

8.如权利要求7所述的单芯片，其中该预定总线为一V-link总线。

9.如权利要求7所述的单芯片，其中该预定总线为一PCI总线。

10.如权利要求1所述的单芯片，其中该扩充型桥接电路为x86结构的南桥电路。

11.如权利要求1所述的单芯片，其中该单芯片设置于一封装体中，以及该扩充端口为该封装体的多个接脚。

Images