JPH05258081A

JPH05258081A - シングルチップ・マイクロコンピュータ及びそれを内蔵した電子機器

Info

Publication number: JPH05258081A
Application number: JP3258896A
Authority: JP
Inventors: Hideaki Yokouchi; 秀明横内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-11-16
Filing date: 1991-10-07
Publication date: 1993-10-08
Also published as: KR0180041B1; KR920010468A; US5517661A

Abstract

(57)【要約】【目的】端子数の増加を抑えて、電子手帳や電子辞書
などに最適なシングルチップ・マイクロコンピュータ及
びそれを内蔵した電子機器を提供する。【構成】メモリ・アドレス信号を出力させる第１のモ
ード又は出力レジスタに格納された演算出力を出力させ
る第２のモードのいずれか一方のモード設定信号が、マ
イクロ命令発生回路からの制御信号により設定されるモ
ード設定レジスタと、モード設定信号に基づいてメモリ
・アドレス信号及び演算出力のいずれか一方の信号をア
ドレス信号用の端子に出力する選択回路とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシングルチップ・マイク
ロコンピュータ、特にそのメモリ・アクセス信号用の端
子に関する。

【０００２】

【従来の技術】従来のシングルチップ・マイクロコンピ
ュータは、メモリアクセスのためのメモリ・アドレス信
号をその専用端子を介して外部に出力していた。従っ
て、メモリ・アドレス信号用の端子は、外部メモリを制
御するためにだけ使用されており、例えば、入力端子と
出力端子とをマトリック状に組み合わせてキーボードを
構成したようなシステムでは、メモリ・アドレス信号用
の端子とは別の出力端子を設けてそれをキーマトリック
スのために使用していた。

【０００３】

【発明が解決しようとする課題】しかし、このような従
来のシングルチップ・マイクロコンピュータでは、外部
メモリの記憶容量が増大するにつれて多くの信号端子を
必要とする。特に、電子手帳や電子辞書等にシングルチ
ップ・マイクロコンピュータが使用される場合は、次の
ような理由で特にＩＣの端子数が多くなってしまう。

【０００４】１）外部に大容量のＲＡＭやＲＯＭなどの
メモリデバイスを接続するために、多数のメモリ・アド
レス信号、データ入出力信号及び読み出し・書き込みな
どのための制御信号を必要とする。

【０００５】２）ドットマトリックス表示など大容量の
液晶表示パネルを用いることが多く、シングルチップ・
マイクロコンピュータに液晶駆動回路を内蔵させる場合
は多数の液晶駆動用の端子を必要とする。具体的には、
１／１６デューティで５×７のドットマトリックの文字
を２４文字表示する場合でも、コモン端子１６とセグメ
ント用端子６０の計７６端子が必要となる。

【０００６】３）電子手帳・電子辞書の操作にキーボー
ドを用いることが一般的であり、キーマトリックスを構
成するための入力端子及び出力端子が必要となる。

【０００７】このように、従来のシングルチップ・マイ
クロコンピュータを上記の応用分野に用いると非常に端
子数が多くなり、ファインピッチの多ピンのパッケージ
が必要となったり、シングルチップ・マイクロコンピュ
ータのチップサイズが大きくなったりして、シングルチ
ップ・マイクロコンピュータの高価格化を招いていた。
また、実装基板においても配線数が増大し、ファインピ
ッチのＩＣパッケージ実装が必要となっていた。このた
め、より高度な実装技術が必要となり、ＩＣの高価格化
と併せて完成体の高価格化を招いていた。

【０００８】本発明は、上述の課題を解決するためにな
されたものであり、端子数の増加を抑えて、電子手帳や
電子辞書などに最適なシングルチップ・マイクロコンピ
ュータ及びそれを内蔵した電子機器を提供することを目
的とする。

【０００９】

【課題を解決するための手段及び作用】本発明の一つの
態様によるシングルチップ・マイクロコンピュータは、
算術論理演算ユニットの所定の演算出力が格納される出
力レジスタと、メモリ・アドレス信号を出力させる第１
のモード又は出力レジスタに格納された前記演算出力を
出力させる第２のモードのいずれか一方のモード設定信
号が設定されるモード設定レジスタと、モード設定信号
に基づいてメモリ・アドレス信号及び算術論理演算ユニ
ットの演算出力のいずれか一方の信号をアドレス信号用
の端子に出力する選択回路とを有する。モード設定レジ
スタに第１のモード又は第２のモードのモード設定信号
を設定することにより、アドレス信号用の端子からはメ
モリ・アドレス信号又は算術論理演算ユニット所定の演
算出力が適宜選択して取り出される。

【００１０】また、本発明の他の態様によるシングルチ
ップ・マイクロコンピュータは、そのマトリックス状の
キーボードがアドレス信号用の端子及び入力用端子にそ
れぞれ接続される。モード設定レジスタに第２のモード
のモード設定信号が設定されると、アドレス信号用の端
子から出力レジスタに格納された所定の演算出力が出力
する。この演算出力によりキーボードを走査し、キー入
力を入力用端子を介して取り込むことにより、キーボー
ドが稼動状態になる。

【００１１】また、本発明の他の態様によるシングルチ
ップ・マイクロコンピュータは、メモリ・アドレス信号
の上位ビット及びモード設定信号を入力し、モード設定
信号が第１のモードに設定されているときは、内部メモ
リアクセス信号及びチップセレクト信号のいずれかをア
クティブにして出力し、モード設定信号が第２のモード
に設定されているときは、チップセレクト信号をノン・
アクティブにして出力すると共に外部記憶素子に対する
メモリ・リード信号及びメモリ・ライト信号を阻止させ
るゲート制御信号を出力するアドレス・デコーダを有す
る。

【００１２】従って、モード設定信号が第１のモードに
設定されているときは外部記憶素子に対するアクセスが
可能であるが、第２のモードに設定されているときは外
部記憶素子に対するアクセスが禁止される。このように
両者を区別することによりメモリ・アドレス信号用の端
子に現れるデータが誤って用いられないようにしてい
る。即ち、第２のモードに設定されているときはメモリ
・アドレス信号用の端子に現れるデータはメモリ・アド
レス信号ではないので、外部記憶素子に対するアクセス
を禁止することにより、その誤動作が防止される。

【００１３】また、本発明の他の態様によるシングルチ
ップ・マイクロコンピュータは、メモリ・リード信号と
ゲート制御信号とを入力し、出力信号をメモリ・リード
信号用の端子に出力する第１のゲート回路と、メモリ・
ライト信号とゲート制御信号を入力し、出力信号をメモ
リ・ライト信号用の端子に出力する第２のゲート回路と
を有する。ここでも、モード設定信号が第２のモードに
設定されているときは、メモリ・リード信号及びメモリ
・ライト信号がそれぞれの端子に現れないように阻止さ
れ、外部記憶素子に対するアクセスが禁止される。

【００１４】また、本発明の他の態様によるシングルチ
ップ・マイクロコンピュータにおいては、モード設定手
段は第１のモードと第２のモードとが交互にサイクリッ
クに設定される。従って、外部記憶素子及びキーボード
に対するアクセスが並列して行われる。

【００１５】また、本発明の他の態様によるシングルチ
ップ・マイクロコンピュータにおいては、プログラム命
令を記憶するプログラム命令記憶手段と、プログラム命
令記憶手段からの出力であるプログラム命令を一時記憶
する命令記憶手段と、命令記憶記憶手段に一時記憶され
たプログラム命令に基づき制御信号を順次出力するマイ
クロ命令発生回路と、制御信号に基づきデータの論理演
算を行う論理演算ユニットと、制御信号に基づき前記算
術論理演算ユニットからの出力を一時記憶し、或いは算
術論理演算ユニットへデータを出力するデータ一時記憶
手段と、データ一時記憶手段に格納されているデータの
番地をアドレス指定信号によって指定するアドレス指定
手段と、出力レジスタ、モード設定レジスタ、前記選択
回路、前記アドレス・デコーダ、第１のゲート回路及び
第２のゲート回路とを単一半導体基板上に具備してい
る。なお、出力レジスタは、データ一時記憶手段に含ま
れるる。

【００１６】また、本発明の他の態様による電子機器
は、上述のシングルチップ・マイクロコンピュータを内
蔵しており、シングルチップ・マイクロコンピュータの
端子数の減少により装置が小形化されている。

【００１７】

【実施例】図１は本発明の一実施例のシングルチップ・
マイクロコンピュータの基本構成を示したブロック図で
ある。このシングルチップ・マイクロコンピュータの基
本的な動作シーケンスは次のとおりである。

【００１８】まず、ＲＯＭで構成されたプログラ命令記
憶手段６に格納されたプログラム命令がフェッチされて
命令レジスタ７に書き込まれる。命令レジスタ７に書き
込まれたプログラム命令は命令デコーダ８でデコードさ
れ、制御信号である各種のマイクロ命令９として出力さ
れ、シングルチップ・マイクロコンピュータの各回路ブ
ロックを制御する。命令デコーダ８は、ＰＬＡ（プログ
ラマブル・ロジック・アレイ）で構成されたり、或いは
マイクロＲＯＭで構成されたりする。

【００１９】プログラム命令が演算命令である場合は、
ＲＡＭで構成されるデータ記憶手段１０からアドレスバ
ス１４で指定されるアドレスのデータを一時レジスタ１
にデータバス５を介してロードし、また、アキュムレー
タ４のデータを同様にデータバス５を介して一時レジス
タ２にロードする。２つの一時レジスタ１，２にロード
されたデータは算術論理演算ユニット３で演算処理をさ
れ、アキュムレータ４に返される。

【００２０】プログラム記憶手段６のアドレスは、プロ
グラムカウンタ１１で指定され、データ記憶手段１０の
アドレスはインデックスレジスタ１２で指定される。ア
ドレスバス１４にプログラムカウンタ１１及びインデッ
クスレジスタ１２のうちどちらのデータを出力するか
は、マイクロ命令とタイミングによってアドレス発生回
路１３により選択される。

【００２１】このシングルチップ・マイクロコンピュー
タの例は、簡単のために非常に単純な構成で説明した
が、実際のシングルチップ・マイクロコンピュータでは
複数種のデータバスを有し、また、入力ポート用レジス
タ等の多数のレジスタ類、入力端子等の多数の端子類、
スタックポインタ等を備えていることは言うまでもな
い。次にこの実施例の特有な構成を説明する。

【００２２】データバス５にはモード設定レジスタ１６
が接続されており、プログラム命令に従ってモード設定
信号“１”又は“０”が設定される。モード設定信号１
８が“１”の場合には、選択回路１９，２０，２１によ
りアドレスバス１４が選択され、出力ドライバ２２，２
３，２４を介してメモリ・アドレス信号が出力端子２
５，２６，２７に出力される。

【００２３】また、モード信号１８が“０”の場合に
は、選択回路１９，２０，２１によりデータバス１７が
選択され、出力ドライバ２２，２３，２４を介して出力
レジスタ１５のデータが出力端子２５，２６，２７に出
力される。なお、出力レジスタ１５には算術論理演算ユ
ニット３の所定の演算結果が格納され、そのデータはプ
ログラム命令に従って任意に書き換えられる。また、出
力レジスタ１５とデータ記憶手段１０とを別体のものと
して図示してあるが、実際には出力レジスタ１５はデー
タ記憶手段１０の一部として構成してもよい。

【００２４】図２は図１のシングルチップ・マイクロコ
ンピュータの応用例を示すブロック図である。この実施
例においては、図１のシングルチップ・マイクロコンピ
ュータ２８に６４Ｋビット（８Ｋバイト）のスタティッ
クＲＡＭ２９及びキーボード３０を接続した例を示して
いる。

【００２５】シングルチップ・マイクロコンピュータ２
８とスタティックＲＡＭ２９とは、データ入出力端子Ｉ
／Ｏ０〜Ｉ／Ｏ７、書き込み制御信号／ＷＥ（／ＷＲＩ
ＴＥ）、読み出し制御信号（／ＲＥＡＤ）、チップセレ
クト信号／ＣＥ１（ＯＵＴ０），ＣＥ２（ＯＵＴ１）、
メモリ・アドレス信号Ａ０〜Ａ１２等で繋がっている。
シングルチップ・マイクロコンピュータ２８がスタティ
ックＲＡＭ２９をアクセスしているときは図１のモード
設定信号が“１”となっており、図のメモリ・アドレス
信号Ａ０〜Ａ１２用の端子にはメモリ・アドレス信号が
出力される。このとき、シングルチップ・マイクロコン
ピュータ２８からスタティックＲＡＭ２９に対してチッ
プチップセレクト信号／ＣＥ１（ＯＵＴ０）、ＣＥ２
（ＯＵＴ１）が出力しており、スタティックＲＡＭ２９
はアクセス可能な状態にある。以上の使用状態は通常の
使用状態である。

【００２６】キーボード３０は、メモリ・アドレス信号
Ａ０〜Ａ７用の端子と入力端子ＩＮ０〜ＩＮ７とに接続
されたマトリックスで構成されている。このキーボード
３０の入力データをシングルチップ・マイクロコンピュ
ータ３０が取り込む場合には図１のモード設定信号を
“０”とする。そして、図１の算術論理演算ユニット３
により出力レジスタ１５にキースキャンするためのデー
タを書き込み、出力レジスタ１５のデータをメモリ・ア
ドレス信号Ａ０〜Ａ７用の端子に出力してスキャンし、
入力端子ＩＮ０〜ＩＮ７を介してキーデータを逐次読み
取る。勿論、この時には、書き込み制御信号／ＷＥ（／
ＷＲＩＴＥ）、読み出し制御信号（／ＲＥＡＤ）、チッ
プセレクト信号／ＣＥ１（ＯＵＴ０）、ＣＥ２（ＯＵＴ
１）はノンアクティブになっており、スタティックＲＡ
Ｍ２９に対するアクセスは禁止される。この点について
は後述する実施例において詳細に説明する。

【００２７】ところで、通常の応用では、外部メモリを
アクセスする時間は短いが、人間がキーを押す時間はシ
ングルチップ・マイクロコンピュータ２８の処理能力の
上では十分長いため、図１のモード設定信号を“１”又
は“０”にサイクリックに切り換えてメモリアクセスと
キー処理とを並列処理をしても、実用上まったく問題な
く実現できる。

【００２８】図３及び図４はシングルチップ・マイクロ
コンピュータの他の構成例を示したブロック図である。

【００２９】シングルチップ・マイクロコンピュータ４
０の内部データバス４１には制御線を介してＤ形フリッ
プフロップ回路からなるモード設定レジスタ４２が接続
されており、このモード設定レジスタ４２のモード設定
信号はアドレスデコーダ４３，選択回路４４〜５２に出
力している。アドレスデコーダ４３にはアドレス信号Ａ
１４，Ａ１５とモード設定信号とが入力し、後述するよ
うに、内部メモリアクセス信号，チップセレクト信号
（／ＣＥ１），（／ＣＥ２），（／ＣＥ３）のいずれか
を出力し、アクセスするメモリを選択する。チップセレ
クト信号（／ＣＥ１），（／ＣＥ２），（／ＣＥ３）の
いずれかが選択された時には、その信号はドライバ５
３，５４又は５５を介してその該当する端子に送り出さ
れる。

【００３０】メモリ・リード信号はアドレスデコーダ４
３の出力信号をゲート制御信号とするアンドゲート５６
及びドライバ５７を介してその該当する端子に送り出さ
れる。メモリ・ライト信号はアドレスデコーダ４３の出
力信号をゲート制御信号とするアンドゲート５８及びド
ライバ５９を介して該当する端子に送り出される。

【００３１】出力レジスタ６０は内部データバス４１に
制御線を介して接続され各種のデータが書き込まれ、そ
の書き込まれたデータは選択回路４４〜４７に送り出さ
れる。選択回路４４〜４７には出力レジスタ６０のデー
タの他にメモリ・アドレス信号Ａ１３〜Ａ０が入力し、
モード設定レジスタ４２にマクロ命令に従って設定され
たモード設定信号によりいずれか一方が選択されて、ド
ライバ６１〜６３を介して外部に出力する。

【００３２】内部データバス４１には制御線を介してＤ
形フリップフロップ回路からなる入出力切換レジスタ６
４が接続されており、この入出力切換レジスタ６４の切
換信号は例えば“１”のときには入出力ポートは出力モ
ードに設定され、“０”のときには入出力ポートは入力
モードに設定される。入出力切換レジスタ６４の切換信
号は、モード設定信号及びＩ／Ｏリード信号と共に選択
回路４８に入力し、また、モード設定信号及びメモリ・
アクセス信号と共に選択回路４９に入力する。選択回路
４８はその出力により入力バッファ６５〜６７を制御
し、選択回路４９はその出力により出力バッファ６８〜
７０を制御している。入力バッファ６５と出力バッファ
６８とは同一のデータ端子に接続されており、これらは
双方向バッファを構成している。他の入力バッファ６
６，６７と出力バッファ６９，７０においても同様であ
る。

【００３３】内部データバス４１には制御線を介して入
出力ポート用出力レジスタ７１が接続されており、各種
のデータが書き込まれ、その書き込まれたデータは選択
回路７２〜７４に送り出される。選択回路７２〜７４に
は入出力ポート用出力レジスタ７１のデータの他に入力
バッファ６５〜６７の出力及びモード設定信号が入力し
ており、適宜切り換えられて入出力ポート用出力レジス
タ７１のデータが出力バッファ６８〜７０に送り出され
る。なお、この実施例においても説明の必要な最小限の
構成のみを示し他は省略してある。

【００３４】このシングルチップ・マイクロコンピュー
タ４０には図示のように３個のスタティックＲＡＭ８
０，８１，８２が接続されており、更に図２の実施例と
同様なキーボード３０が接続されている。

【００３５】次に動作説明をする。まず、モード設定レ
ジスタ４２に“１”が設定されている場合について説明
する。この場合には外部メモリアクセスモードとして動
作する。この実施例においては、ＣＰＵは６４Ｋバイト
（１６ビットアドレス）のアドレス空間を有しており、
各々１６Ｋバイトの４つのアドレスグループに分かれ
る。これを次表に示す。

【００３６】

【表１】

【００３７】このように各々４つのアドレスグループに
分類され、アドレスデコーダ４３により、内部メモリア
クセス信号、チップセレクト信号／ＣＥ１、／ＣＥ２及
び／ＣＥ３のいずれかかがアクティブになる。但し、チ
ップセレクト信号／ＣＥ１、／ＣＥ２及び／ＣＥ３のい
ずれかかがアクティブになるのは、モード設定信号が
“１”のときに限られる。チップセレクト信号／ＣＥ
１、／ＣＥ２及び／ＣＥ３のいずれかかがアクティブに
なったとき、ＣＰＵから出力されるメモリ・リード信号
又はメモリ・ライト信号はそれぞれアンドゲート５６，
５８及び出力バッファ５７，５９を介して該当する信号
／ＲＤ又は／ＷＲが端子に出力し、スタティックＲＡＭ
８０〜８２のデータを読み込み、或いはＲＡＭ８０〜８
２にデータを書き込む。

【００３８】スタティックＲＡＭ８０〜８２のデータを
読み込む際には、入力切換レジスタに“０”を設定して
選択回路４８により入力バッファ６５〜６７をアクティ
ブにして、アドレス信号Ａ０〜Ａ１２に従って、スタテ
ィックＲＡＭ８０〜８２からのデータを内部データバス
４１を介して取り込む。

【００３９】スタティックＲＡＭ８０〜８２にデータを
書き込む際には、入力切換レジスタに“１”を設定して
選択回路４８により出力バッファ６８〜７０をアクティ
ブにして入出力ポート用出力レジスタ７１のデータを選
択回路７２〜７４を介して出力バッファ６８〜７０に送
り出し、メモリ・アドレス信号Ａ０〜Ａ１３に従って、
スタティックＲＡＭ８０〜８２の該当するアドレスに書
き込む。

【００４０】図５は上述の動作を示したタイミングチャ
ートである。図の例は１マシンサイクルが２クロックで
構成されている場合である。図のＴ１のサイクルはメモ
リ・アドレス信号が内部メモリ（図示せず）に該当する
アドレスの場合であり、アドレスレコーダ４３からの内
部メモリアクセス信号と、メモリ・リード信号とが出力
し、メモリ・アドレス信号Ａ０〜Ａ１３に従って該当す
る内部メモリのデータが読み出される。Ｔ２のサイクル
ではメモリ・リード信号とチップセレクト信号／ＣＥｎ
とが出力し、メモリ・アドレス信号Ａ０〜Ａ１３に従っ
て該当するスタティックＲＡＭ８０〜８１のデータが読
み出され、出力端子Ｄ０〜Ｄ７を介してＣＰＵに取り込
まれる。Ｔ４のサイクルではメモリ・ライト信号とメモ
リアクセス信号と内部メモリアクセス信号とが出力し、
ＣＰＵからのデータがアドレス信号Ａ０〜Ａ１３に従っ
て内部メモリに書き込まれる。なお、図示のようにメモ
リアクセス信号はメモリ・ライト信号と波形の一部が重
複するようなタイミングで出力される。Ｔ５のサイクル
ではメモリ・ライト信号とメモリアクセス信号とチップ
セレクト信号／ＣＥｎとが出力し、入出力ポート用出力
レジスタ７１のデータが出力端子Ｄ０〜Ｄ７を介して出
力し、該当するスタティックＲＡＭ８０〜８１のメモリ
・アドレス信号Ａ０〜Ａ１３により特定されたアドレス
に書き込まれる。

【００４１】次に、モード設定レジスタ４２に“０”が
設定された場合について説明する。モード設定レジスタ
４２に“０”が設定されると、アドレスデコーダ４３に
よりチップセレクタ信号／ＣＥ１〜／ＣＥ３及びメモリ
・リード信号／ＲＤ，メモリ・ライト信号／ＷＲは全て
ハイレベルの信号となりノンン・アクティブとなり、ス
タティックＲＡＭ８０〜８２に対するアクセスは禁止さ
れる。また、選択回路４４〜４７により出力レジスタ６
０のデータが選択され、メモリ・アドレス信号Ａ７〜Ａ
０用の端子にはそのデータが現れる。このデータはキー
ボート３０に対する走査信号として供給される。また、
このとき入出力切換レジスタ６５には“０”が設定され
ており、キーボード３０からのキー入力が入力バッファ
６５〜６７及び内部データバス４１を介してＣＰＵに取
り込まれる。

【００４２】ところで、このモード設定レジスタ４２は
メモリマップＩ／Ｏで構成された周辺回路によって構成
されている。従って、書き込み信号はレジスタ選択信号
とＣＰＵ内部のライト信号とのアンド論理によって得ら
れた信号から構成されている。つまり、図６に示される
ように、モード設定レジスタ４２のアドレスがアドレス
ＸＸＸＸに指定されていると、アドレスＸＸＸＸがアク
セスされたときにデコードされてモード設定レジスタ４
２のレジスタ選択信号が発生してモード設定レジスタ４
２が選択されかつライト信号が発生したタイミングで、
プログラムの実行によりモード設定レジスタ４２に所望
の値が書き込まれる。図３及び図４の例では、モード設
定レジスタ４２が“０”のときは、Ａ０〜Ａ１３の出力
は出力レジスタ６０のデータが出力され、プログラムの
実行によってモード設定レジスタを“１”に書き換える
と、Ａ０〜Ａ１３はアドレス出力となり、機能が切り換
わる。モード設定レジスタ４２はメモリマップドＩ／０
で構成されているため、メモリ操作命令によって容易に
書き換えることはできる。

【００４３】例えば電子電話帳の応用例では、電子電話
帳の電源をＯＮしたときは、キー入力受け付け待ち状態
になっており、モード設定レジスタ４２は“０”に設定
されており、Ａ０〜Ａ７はキースキャン用の出力データ
すなわち出力レジスタ６０のデータが出力されている。

【００４４】キーが入力され、プログラムによってキー
入力処理がされ、例えば人名などが入力された後は、プ
ログラムは人名に対応する電話番号の検索処理に入る。
このときは、電話番号が格納されている外付メモリをア
クセスすべく、モード設定レジスタは“１”に書き換え
られる必要がある。モード設定レジスタ４２が“１”に
書き換えられた後は、外部メモリに対するアクセスが可
能となり、データの検索の他、登録処理、ソート等の処
理をすることができる。このときは、キーボードからの
入力データを受けつけることはできないが、人の手によ
るキー入力は通常３０msec〜５０msecに１回サンプリン
グすれば、入力を受け付け損ねることはない。従って、
外部メモリデータを処理している場合であっても、３０
msec〜５０msec毎に、モード設定レジスタを“０”に
し、キー入力処理をすることによって、キー入力を読み
落すことなく処理を継続できる。また、このようなサン
プリング、キー処理は、通常シングルチップ、マイコン
に内蔵されているタイマ割込機能を使用すれば、容易に
実現できることである。

【００４５】モード設定レジスタ４２のデータをＣＰＵ
が読み出す必要がある場合は、図７に示すように、トラ
イステートバッファ８３を介して内部データバス４１に
読み出すことができる。この場合には、アドレス選択信
号ＡとＣＰＵ内部のリード信号Ｂとの論理積をアンド回
路８４で求め、その論理積によりトライステートバッフ
ァ８３を駆動することによりモード設定レジスタ４２の
データが読み出される。図７の実施例において、モード
設定レジスタ４２にデータを書き込むときは、レジスタ
選択信号ＡとＣＰＵ内部のライト信号Ｃとの論理積がア
ンド回路８４で求められ、その論理積が書き込み信号と
して、モード設定レジスタ４２に出力したタイミング
で、プログラムの実行によりモード設定レジスタ４２に
所望の値が書き込まれる。この書き込みの処理は図３及
び図４の実施例においても図示を省力したが同様であ
る。

【００４６】なお、上述の実施例においてはキーボード
３０をメモリ・アドレス信号Ａ７〜Ａ０用の端子と出力
端子Ｄ７〜Ｄ０とに接続した例を示したが、例えば液晶
表示装置を接続してもよい。その場合には出力端子Ｄ７
〜Ｄ０を介してデータを出力することになる。

【００４７】図８は上述のワンチップマイクロコンピュ
ータを内蔵した電子手帳の斜視図である。図のキーボー
ド９０は図１又は図４のキーボード３０から構成されて
いる。

【００４８】

【発明の効果】以上の説明から明らかなように、本発明
によればアドレス信号用の端子とデータ出力用の端子と
を兼用したので、電子手帳・電子辞書などに応用される
シングルチップ・マイクロコンピュータの出力端子数を
少なくすることができ、ＩＣおよび実装品のコストダウ
ンをはかることができる。図１の実施例における例では
８本の出力端子を削減できたが、より多くのキーを必要
とする応用では、本発明の効果はより顕著になる。ま
た、キーボード以外にダイアラＩＣなど他のＩＣを接続
する場合でも従来アドレス出力にしか使用していなかっ
た出力端子をダイアラＩＣなどの制御に使用することが
できるため、より複雑なシステム構成ほど本発明を適用
することによりその効果は顕著になる。

【００４９】また、通常ＩＣのパッケージは例えば８０
ピン、１００ピン、１２８ピン、１４４ピン、１６０ピ
ンのように段階を経てピン数が多くなり、また、ボディ
サイズが大きくなり、コストも高くなる。しかし、本発
明を適用することにより総端子数が減り、１ランク下の
ピン数のパッケージで仕様を満たした場合にはチップコ
ストの削減に加えて、パッケージコストも削減できる。
パッケージのボデイサイズが小さくなる場合は、完成品
の小型化、薄型化が実現でき電子手帳・電子辞書などに
は特に有効である。

【図面の簡単な説明】

【図１】本発明の一実施例のワンチップマイックロコン
ピュータの概念図を示すブロック図である。

【図２】図１のワンチップマイックロコンピュータの応
用例を示す結線図である。

【図３】本発明の他の実施例のワンチップマイックロコ
ンピュータの回路構成の一部をを示すブロック図であ
る。

【図４】本発明の他の実施例のワンチップマイックロコ
ンピュータの回路構成の残りの部分を示すブロック図で
ある。

【図５】図３及び図４に示されているワンチップマイッ
クロコンピュータの動作を示すタイミングチャートであ
る。

【図６】メモリマップの説明図である。

【図７】モード設定レジスタ４２のデータをＣＰＵが読
み出す必要がある場合の回路図である。

【図８】上述のワンチップマイクロコンピュータを内蔵
した電子手帳の斜視図である。

【符号の説明】

１，２一時レジスタ３算術論理演算ユニット４アキュムレータ５データバス６プログラム命令記憶手段７命令レジスタ８命令デコーダ９マイクロ命令１０データ記憶手段１１プログラムカウンタ１２インデックレジスタ１３アドレス発生回路１４アドレスバス１５出力レジスタ１６モード設定レジスタ１７出力信号１８モード設定信号１９，２０，２１選択回路２２，２３，２４出力ドライバ２５，２６，２７出力端子２８本発明のシングルチップ・マイクロコンピュータ２９６４ＫスタティックＲＡＭ３０キーボード

Claims

【特許請求の範囲】

【請求項１】算術論理演算ユニットの所定の演算出力
が格納される出力レジスタと、メモリ・アドレス信号を出力させる第１のモード又は前
記出力レジスタに格納された前記演算出力を出力させる
第２のモードのいずれか一方のモード設定信号が設定さ
れるモード設定レジスタと、前記モード設定信号に基づいてメモリ・アドレス信号及
び前記演算出力のいずれか一方の信号をアドレス信号用
の端子に出力する選択回路とを有するシングルチップ・
マイクロコンピュータ。
【請求項２】マトリックス状のキーボードが前記アド
レス信号用の端子及び入力用端子にそれぞれ接続された
請求項１記載のシングルチップ・マイクロコンピュー
タ。
【請求項３】メモリ・アドレス信号の上位ビット及び
前記モード設定信号を入力し、前記モード設定信号が第
１のモードに設定されているときは、内部メモリアクセ
ス信号及びチップセレクト信号のいずれかをアクティブ
にして出力し、前記モード設定信号が第２のモードに設
定されているときは、チップセレクト信号をノン・アク
ティブにすると共に外部記憶素子に対するメモリ・リー
ド信号及びメモリ・ライト信号を阻止させるゲート制御
信号を出力するアドレス・デコーダを有する請求項１記
載のシングルチップ・マイクロコンピュータ。
【請求項４】メモリ・リード信号と前記ゲート制御信
号とを入力し、出力信号をメモリ・リード信号用の端子
に出力する第１のゲート回路と、メモリ・ライト信号と前記ゲート制御信号とを入力し、
出力信号をメモリ・ライト信号用の端子に出力する第２
のゲート回路とを有する請求項３記載のシングルチップ
・マイクロコンピュータ。
【請求項５】モード設定手段は第１のモードと第２の
モードとが交互にサイクリックに設定される請求項４記
載のシングルチップ・マイクロコンピュータ。
【請求項６】プログラム命令を記憶するプログラム命
令記憶手段と、前記プログラム命令記憶手段からの出力であるプログラ
ム命令を一時記憶する命令記憶手段と、前記命令記憶記憶手段に一時記憶されたプログラム命令
に基づき制御信号を順次出力するマイクロ命令発生回路
と、前記制御信号に基づきデータの論理演算を行う算術論理
演算ユニットと、前記制御信号に基づき前記算術論理演算ユニットからの
出力を一時記憶し、又は前記算術論理演算ユニットへデ
ータを出力するデータ一時記憶手段と、前記データ一時記憶手段に格納されているデータの番地
をアドレス指定信号によって指定するアドレス指定手段
と、前記出力レジスタ、前記モード設定レジスタ、前記選択
回路、前記アドレス・デコーダ、前記第１のゲート回路
及び前記第２のゲート回路とを単一半導体基板上に具備
した請求項５記載のシングルチップ・マイクロコンピュ
ータ。
【請求項７】算術論理演算ユニットの所定の演算出力
が格納される出力レジスタと、メモリ・アドレス信号を
出力させる第１のモード又は前記出力レジスタに格納さ
れた前記演算出力を出力させる第２のモードのいずれか
一方のモード設定信号が、マイクロ命令発生回路からの
制御信号により設定されるモード設定レジスタと、前記
モード設定信号に基づいてメモリ・アドレス信号及び前
記演算出力のいずれか一方の信号をアドレス信号用の端
子に出力する選択回路とを有するシングルチップ・マイ
クロコンピュータを内蔵した電子機器。