CN112817893A - 具备扩充外部装置功能的桥接芯片以及扩充方法 - Google Patents
具备扩充外部装置功能的桥接芯片以及扩充方法 Download PDFInfo
- Publication number
- CN112817893A CN112817893A CN201911119524.1A CN201911119524A CN112817893A CN 112817893 A CN112817893 A CN 112817893A CN 201911119524 A CN201911119524 A CN 201911119524A CN 112817893 A CN112817893 A CN 112817893A
- Authority
- CN
- China
- Prior art keywords
- bridge chip
- external device
- chip
- bridge
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 70
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 230000006870 function Effects 0.000 claims description 26
- 238000004891 communication Methods 0.000 claims description 25
- 230000007774 longterm Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Abstract
本发明提供一种具备扩充外部装置功能的桥接芯片以及扩充方法，其中该桥接芯片可包含至少一传输接口、一桥接控制单元以及一连接端口。所述至少一传输接口可用来将该桥接芯片外部的至少一外部装置耦接至该桥接芯片；该桥接控制单元耦接至所述至少一传输接口，并且可用来控制所述至少一外部装置进行数据传输的优先权；以及该连接端口耦接至该桥接控制单元，并且可用来将该桥接芯片耦接至一主机，以容许该主机通过该桥接芯片与所述至少一外部装置进行数据传输。尤其，耦接至该桥接芯片的所述至少一外部装置的数量是可扩充的。
Description
技术领域
本发明涉及桥接芯片，特别涉及一种具备扩充外部装置功能的桥接芯片以及扩充方法。
背景技术
现今对于各种无线通信应用的需求日益增加，例如针对近距离传输的蓝牙(Bluetooth)以及针对中/远距离的Wi-Fi、紫蜂(ZigBee)、长期演进技术(Long TermEvolution,LTE)等等，因此支持单一主机(host device)同时操作多种无线通信功能的需求也开始出现。然而，上述同时操作多种无线通信功能的实施方式容易造成硬件成本大幅地增加，或者在硬件实现之后即无法进行变更或新增装置(例如扩充/新增其他的无线通信功能)。
因此，需要一种新颖的桥接芯片架构以及相关方法，得以在不会大幅增加硬件成本的情况下实现扩充外部装置的功能。
发明内容
本发明的一目的在于提供一种具备扩充外部装置功能的桥接芯片以及扩充方法，以在没有副作用或较不会带来副作用的情况下实现扩充外部装置(例如分别用来进行不同类型的无线通信的模块或芯片)的功能。
本发明至少一实施例提供一种具备扩充外部装置功能的桥接芯片，其中该桥接芯片可包含至少一传输接口、一桥接控制单元以及一连接端口。上述至少一传输接口可用来将该桥接芯片外部的至少一外部装置耦接至该桥接芯片；该桥接控制单元耦接至上述至少一传输接口，并且可用来控制上述至少一外部装置进行数据传输的优先权；以及该连接端口是耦接至该桥接控制单元，并且可用来将该桥接芯片耦接至一主机(host device)，以容许该主机通过该桥接芯片与上述至少一外部装置进行数据传输。尤其，耦接至该桥接芯片的上述至少一外部装置的数量是可扩充的(expandable)。
本发明至少一实施例提供一种外部装置的扩充方法，其中该扩充方法可应用于(applicable to)一桥接芯片，且该扩充方法包含：利用该桥接芯片中的至少一传输接口将该桥接芯片外部的至少一外部装置耦接至该桥接芯片；利用该桥接芯片中的一桥接控制单元控制上述至少一外部装置进行数据传输的优先权；以及利用该桥接芯片中的一连接端口将该桥接芯片耦接至一主机，以容许该主机通过该桥接芯片与上述至少一外部装置进行数据传输。尤其，耦接至该桥接芯片的上述至少一外部装置的数量是可扩充的。
本发明的桥接芯片以及对应的外部装置的扩充方法能容许制造商在制作产品时能有足够的弹性来因应不同的需求与应用。另外，相较于相关技术，本发明的实施例不会大幅增加额外成本。因此，本发明能在没有副作用或较不会带来副作用的情况下实现扩充外部装置的功能。
附图说明
图1为依据本发明一实施例的一桥接芯片的示意图。
图2为依据本发明一实施例的一桥接芯片的示意图。
图3为依据本发明一实施例的一桥接芯片的示意图。
图4为依据本发明一实施例的一桥接芯片的示意图。
图5为依据本发明一实施例的一种外部装置的扩充方法的示意图。
符号说明
50 主机
52 处理电路
54、160 连接端口
56、180 接口
100、200、300、400 桥接芯片
110-1、110-2、…、110-N、
210-1、210-2、…、210-M 外部装置
120、220-1、220-2、…、220-M 传输接口
140 桥接控制单元
310-1、410-1、410-2、…、410-M 内部装置
510、520、530 步骤
具体实施方式
图1为依据本发明一实施例的一桥接芯片100的示意图。桥接芯片100可耦接(例如电性连接或直接连接)至一主机(host device)50。主机50可包含一处理电路52以及耦接至处理电路50的连接端口54，其中处理电路52可执行一程序码来控制主机50的运行，而连接端口54通过符合快捷外设组件互连(Peripheral Component Interconnect Express,PCIe)通信协定、通用序列总线(Universal Serial Bus,USB)通信协定或安全数字输入输出(Secure Digital Input/output,SDIO)通信协定的接口56耦接至处理电路52。桥接芯片100包含至少一传输接口、一桥接控制单元140以及一连接端口160，其中桥接控制单元140耦接至上述至少一传输接口诸如传输接口120，而连接端口160通过符合快捷外设组件互连通信协定、通用序列总线通信协定或安全数字输入输出通信协定的接口180耦接至处理电路52。
在本实施例中，上述至少一传输接口可用来将桥接芯片100外部的至少一外部装置耦接至桥接芯片100，而连接端口160可用来将桥接芯片100耦接至主机50，以容许主机50通过桥接芯片100与上述至少一外部装置进行数据传输，其中桥接控制单元140可用来控制上述至少一外部装置进行数据传输的优先权。例如，在同时有多个外部装置进行数据传输时，桥接控制单元140具备仲裁(arbitration)功能以控制该多个外部装置中的每一者进行数据传输的顺序及/或可用的时期。如图1所示，所述至少一传输接口可包含一单一传输接口诸如传输接口120，以及上述至少一外部装置可包含一或多个外部装置诸如外部装置110-1、110-2、…及110-N，其中外部装置110-1、110-2、…及110-N均可耦接至传输接口120。在某些实施例中，传输接口120可通过一集成电路总线(Inter-Integrated Circuit Bus；内部集成电路总线，可简称为I2C)来实施，但本发明不限于此。需注意的是，耦接至桥接芯片100的上述至少一外部装置的数量是可扩充的(expandable)及/或可调整的，其中N可为正整数，而制造商可自行决定耦接至桥接芯片100的外部装置的数量。在一实施例中，桥接控制单元140于开机时通过存取内部暂存器(register)或外部存储器(例如：可擦拭可编程式只读存储器(Erasable Programmable Read Only Memory，EPROM))(图未示出)的预先设定(configuration)，来决定已耦接的外部装置的数量，以满足特定传输功能。亦或者是，通过主机50存取桥接控制单元140的内部暂存器，来设定已耦接的外部装置的数量。
在某些实施例中，上述至少一外部装置可包含至少一无线通信芯片(例如一或多个无线通信芯片)，其中上述至少一无线通信芯片可包含Wi-Fi芯片、蓝牙(Bluetooth)芯片、Wi-Fi与蓝牙整合芯片(combo)、长期演进技术(Long Term Evolution,LTE)芯片以及紫蜂(ZigBee)芯片中的一或多者，且各个无线通信芯片可为相同或相异类型的无线通信芯片。在某些实施例中，上述至少一外部装置可包含至少一存储装置(例如一或多个存储装置)，且各个存储装置可为相同或相异类型的存储装置，但本发明不限于此。
图2为依据本发明一实施例的一桥接芯片200的示意图，其中桥接芯片200可通过修改图1所示的桥接芯片100的架构产生，且可耦接至主机50。相较于桥接芯片100使用单一的传输接口，于本实施例中，上述至少一传输接口可包含多个传输接口诸如传输接口220-1、220-2、…及220-M，以及上述至少一外部装置可包含多个外部装置诸如外部装置210-1、210-2、…及210-M，其中M可为正整数，且外部装置210-1、210-2、…及210-M可分别耦接至传输接口220-1、220-2、…及220-M。在某些实施例中，传输接口220-1、220-2、…及220-M的类型可依据其对应的外部装置的需求(例如传输速率)来决定，但本发明不限于此。需注意的是，耦接至桥接芯片200的上述至少一外部装置的数量是可扩充的及/或可调整的，其中制造商可自行决定耦接至桥接芯片200的外部装置的数量。例如，制造商可依据对各自产品的需求选择性地使用传输接口220-1、220-2、…及220-M中的一部分或全部来与对应的外部装置作耦接，但本发明不限于此。
图3为依据本发明一实施例的一桥接芯片300的示意图，其中桥接芯片300可通过结合图1所示的桥接芯片100的架构与图2所示的桥接芯片200的架构来产生，且可耦接至主机50。如图3所示，上述至少一传输接口可包含适用于多种类型的外部装置的传输接口，诸如同时适用于外部装置110-1、110-2、…及110-N的传输接口120，且可还包含分别专用于一或多个外部装置的传输接口，诸如分别专用于外部装置210-1、210-2、…及210-M的传输接口220-1、220-2、…及220-M，但本发明不限于此。需注意的是，耦接至桥接芯片300的上述至少一外部装置的数量是可扩充的及/或可调整的。例如，制造商可依据对各自产品的需求选择性地使用传输接口120来与一或多个外部装置作耦接及/或使用传输接口220-1、220-2、…及220-M中的一部分或全部来与对应的外部装置作耦接，但本发明不限于此。
图4为依据本发明一实施例的一桥接芯片400的示意图。桥接芯片400可耦接至主机50。相较于图1至图3的实施例，某些外部装置亦可内建于桥接芯片400中。在本实施例中，内部装置310-1依据电路特性的观点可被视为外部装置110-1的例子，而内部装置410-1、410-2、…、410-M依据电路特性的观点可被分别视为外部装置210-1、210-2、…及210-M的例子。相较于外部装置110-1与外部装置210-1、210-2、…及210-M，内部装置310-1与内部装置410-1、410-2、…、410-M是被内建于桥接芯片400中，且其互相耦接的方式与外部装置110-1和外部装置210-1、210-2、…及210-M类似(如图4所示，内部装置310-1是耦接至传输接口120，而内部装置410-1、410-2、…、410-M是分别耦接至传输接口220-1、220-2、…及220-M)。举例来说，大部分的制造商的产品均需要某些功能(例如Wi-Fi、蓝牙等无线通信功能)，因此相关芯片例如Wi-Fi芯片及/或蓝牙芯片可直接内建于桥接芯片400中，其中此Wi-Fi芯片以及蓝牙芯片的任一者即可作为内部装置410-1、410-2、…及410-M中的任一者的例子，但本发明不限于此。需注意的是，图4所示的实施例只是为了说明的目的，并非对本发明的限制。例如，耦接至传输接口120的可扩充的外部装置的数量以及耦接至传输接口120的内建在桥接芯片400内的内部装置的数量均并非本发明的限制；而传输接口220-1、220-2、…及220-M中用来耦接可扩充的外部装置的传输接口的数量以及用来耦接内建在桥接芯片400内的内部装置的传输接口的数量亦并非本发明的限制。为简明起见，与以上实施例类似的内容在此不重复赘述。
另外，桥接控制单元140控制上述至少一外部装置进行数据传输的优先权并不限于特定的方式，凡是能在多个装置(多个外部装置、多个内部装置、或至少一外部装置及至少一内部装置)同时进行数据传输时管理该多个装置传输数据的顺序及/或分配到的可用时间者，均隶属于本发明的范围。在某些实施例中，桥接控制单元140可依据对应于上述至少一传输接口的至少一权重值来控制上述至少一外部装置在进行数据传输时分配到的时槽(time slot)数量；此外，当上述至少一外部装置以及另一装置同时需要进行数据传输时，桥接控制单元140依据上述至少一外部装置以及该另一装置的预定优先权设定来决定上述至少一外部装置以及该另一装置进行数据传输的顺序，其中该另一装置可代表耦接至本发明的桥接芯片(诸如桥接芯片100、200、300以及400)的另一外部装置(例如前述实施例中的外部装置110-1、110-2、…及110-N、以及外部装置210-1、210-2、…及210-M中的任一外部装置)或内建于该桥接芯片内的一内部装置(例如前述实施例中的内部装置310-1、以及内部装置410-1、410-2、…、410-M中的任一内部装置)。例如，各无线通信功能(例如Wi-Fi、蓝牙芯片、Wi-Fi与蓝牙整合芯片、长期演进技术以及紫蜂等无线通信功能)可被设定具有各自的权重值，并且桥接控制单元140可依照这些权重值的比例在时间轴上按序地询问对应于各无线通信功能的模块是否有数据需要进行传输，其中在需要传输数据的模块中，其功能的权重值较高者可具有较多的时间(例如较多的时槽数量)来传输数据，但本发明不限于此。又例如，各无线通信功能(例如Wi-Fi、蓝牙芯片、长期演进技术以及紫蜂等无线通信功能)可被设定具有各自的权重值，且当任一无线通信功能对应的模块需要进行数据传输前可主动通知桥接控制单元140，其中若同时有两个以上的无线通信功能对应的模块需要传输数据(例如桥接控制单元140同时接收到来自两个以上的模块发出的通知)，桥接控制单元140则依据这些模块各自的优先权来决定传输数据的顺序，但本发明不限于此。
图5为依据本发明一实施例的一种外部装置的扩充方法的示意图，其中该扩充方法可应用于本发明的桥接芯片，诸如上述实施例中所述的桥接芯片100、200、300以及400。需注意的是，只要不影响整体结果，图5所示的一或多个步骤可于该扩充方法中被新增、删除及/或修改，且该一或多个步骤并非必须依照图5所示的顺序执行。
在步骤510中，该桥接芯片利用其内的至少一传输接口将该桥接芯片外部的至少一外部装置耦接至该桥接芯片，其中耦接至该桥接芯片的外部装置的数量是可扩充的。
在步骤520中，该桥接芯片利用其内的一桥接控制单元控制上述至少一外部装置进行数据传输的优先权。
在步骤530中，该桥接芯片利用其内的一连接端口将该桥接芯片耦接至一主机，以容许该主机通过该桥接芯片与上述至少一外部装置进行数据传输。
总结来说，本发明的桥接芯片以及对应的外部装置的扩充方法能容许制造商在制作产品时能有足够的弹性来因应不同的需求与应用，例如可选择性地扩充各种类型的无线通信功能诸如Wi-Fi、蓝牙芯片、Wi-Fi与蓝牙整合芯片、长期演进技术以及紫蜂。另外，相较于相关技术，本发明的实施例不会大幅增加额外成本。因此，本发明能在没有副作用或较不会带来副作用的情况下实现扩充外部装置(例如分别用来执行不同类型的无线通信功能的模块或芯片)的功能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (10)
1.一种具备扩充外部装置功能的桥接芯片，包含：
至少一传输接口，用来将该桥接芯片外部的至少一外部装置耦接至该桥接芯片；
一桥接控制单元，耦接至该至少一传输接口，用来控制该至少一外部装置进行数据传输的优先权；以及
一连接端口，耦接至该桥接控制单元，用来将该桥接芯片耦接至一主机，以容许该主机通过该桥接芯片与该至少一外部装置进行数据传输；
其中耦接至该桥接芯片的该至少一外部装置的数量是能扩充的。
2.如权利要求1所述的桥接芯片，其中该连接端口通过符合一快捷外设组件互连通信协定、一通用序列总线通信协定或一安全数字输入输出通信协定的接口耦接至该桥接控制单元。
3.如权利要求1所述的桥接芯片，其中该至少一传输接口包含一单一传输接口，该至少一外部装置包含多个外部装置，以及所述多个外部装置均耦接至该单一传输接口。
4.如权利要求1所述的桥接芯片，其中该至少一传输接口包含多个传输接口，该至少一外部装置包含多个外部装置，以及所述多个外部装置分别耦接至所述多个传输接口。
5.如权利要求1所述的桥接芯片，其中该桥接控制单元依据对应于该至少一传输接口的至少一权重值来控制该至少一外部装置在进行数据传输时分配到的时槽数量。
6.如权利要求1所述的桥接芯片，其中当该至少一外部装置以及另一装置同时需要进行数据传输时，该桥接控制单元依据该至少一外部装置以及该另一装置的预定优先权设定来决定该至少一外部装置以及该另一装置进行数据传输的顺序，其中该另一装置代表耦接至该桥接芯片的另一外部装置或内建于该桥接芯片内的一内部装置。
7.如权利要求1所述的桥接芯片，其中耦接至该桥接芯片的该至少一外部装置包含至少一无线通信芯片。
8.如权利要求7所述的桥接芯片，其中该至少一无线通信芯片包含Wi-Fi芯片、蓝牙芯片、Wi-Fi与蓝牙整合芯片、长期演进技术芯片以及紫蜂芯片中的一或多者。
9.如权利要求1所述的桥接芯片，其中耦接至该桥接芯片的该至少一外部装置包含至少一存储装置。
10.一种外部装置的扩充方法，能应用于一桥接芯片，该扩充方法包含：
利用该桥接芯片中的至少一传输接口将该桥接芯片外部的至少一外部装置耦接至该桥接芯片；
利用该桥接芯片中的一桥接控制单元控制所述至少一外部装置进行数据传输的优先权；以及
利用该桥接芯片中的一连接端口将该桥接芯片耦接至一主机，以容许该主机通过该桥接芯片与该至少一外部装置进行数据传输；
其中耦接至该桥接芯片的该至少一外部装置的数量是能扩充的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911119524.1A CN112817893A (zh) | 2019-11-15 | 2019-11-15 | 具备扩充外部装置功能的桥接芯片以及扩充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911119524.1A CN112817893A (zh) | 2019-11-15 | 2019-11-15 | 具备扩充外部装置功能的桥接芯片以及扩充方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112817893A true CN112817893A (zh) | 2021-05-18 |
Family
ID=75851640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911119524.1A Pending CN112817893A (zh) | 2019-11-15 | 2019-11-15 | 具备扩充外部装置功能的桥接芯片以及扩充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112817893A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230027611A1 (en) * | 2021-07-26 | 2023-01-26 | Realtek Semiconductor Corporation | Power supply device, power supply system and non-transitory computer-readable recording medium |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875310A (en) * | 1996-05-24 | 1999-02-23 | International Business Machines Corporation | Secondary I/O bus with expanded slot capacity and hot plugging capability |
| CN1487427A (zh) * | 2003-09-04 | 2004-04-07 | 威盛电子股份有限公司 | 可外接桥接电路以扩充功能的单芯片 |
| CN1584861A (zh) * | 2003-08-20 | 2005-02-23 | 威达电股份有限公司 | 总线接口扩充装置及方法 |
| CN1977254A (zh) * | 2004-06-30 | 2007-06-06 | 英特尔公司 | 多协议网桥 |
| US20070214299A1 (en) * | 2006-03-08 | 2007-09-13 | Chi-Jung Lo | Computing system and i/o board thereof |
| CN101046780A (zh) * | 2006-03-28 | 2007-10-03 | 泰安电脑科技（上海）有限公司 | 计算机系统及其输入输出机板 |
-
2019
- 2019-11-15 CN CN201911119524.1A patent/CN112817893A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875310A (en) * | 1996-05-24 | 1999-02-23 | International Business Machines Corporation | Secondary I/O bus with expanded slot capacity and hot plugging capability |
| CN1584861A (zh) * | 2003-08-20 | 2005-02-23 | 威达电股份有限公司 | 总线接口扩充装置及方法 |
| CN1487427A (zh) * | 2003-09-04 | 2004-04-07 | 威盛电子股份有限公司 | 可外接桥接电路以扩充功能的单芯片 |
| CN1977254A (zh) * | 2004-06-30 | 2007-06-06 | 英特尔公司 | 多协议网桥 |
| US20070214299A1 (en) * | 2006-03-08 | 2007-09-13 | Chi-Jung Lo | Computing system and i/o board thereof |
| CN101046780A (zh) * | 2006-03-28 | 2007-10-03 | 泰安电脑科技（上海）有限公司 | 计算机系统及其输入输出机板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230027611A1 (en) * | 2021-07-26 | 2023-01-26 | Realtek Semiconductor Corporation | Power supply device, power supply system and non-transitory computer-readable recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7249209B2 (en) | System and method for dynamically allocating inter integrated circuits addresses to multiple slaves | |
| US9910806B2 (en) | Universal serial bus (USB) hub for switching downstream ports between host mode and slave mode | |
| KR102445344B1 (ko) | 시리얼 버스를 위한 수신 클록 캘리브레이션 | |
| JP2019508915A (ja) | メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン | |
| US11176075B2 (en) | Hybrid bus hub circuit and related apparatus | |
| US20180357199A1 (en) | Slave-to-slave communication in i3c bus topology | |
| CN106462526B (zh) | 用于多主总线协议的方法及装置 | |
| JP2017520053A (ja) | マルチプロトコルデバイスによって共有される動的調整可能なマルチラインバス | |
| JP2017510006A (ja) | インバンド割込みを用いたカメラ制御インターフェース拡張 | |
| US20220335002A1 (en) | Control Method and Apparatus | |
| US10120827B2 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
| WO2005106689A1 (en) | Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore | |
| CN100383544C (zh) | 一种电平信号的实时监测方法及装置 | |
| CN107622032B (zh) | 一种i2c总线的三线扩展方法及电路 | |
| US11921652B2 (en) | Method, apparatus and system for device transparent grouping of devices on a bus | |
| US11288223B2 (en) | Bridge chip with function of expanding external devices and associated expansion method | |
| US9830280B2 (en) | Multiple access single SDIO interface with multiple SDIO units | |
| CN112817893A (zh) | 具备扩充外部装置功能的桥接芯片以及扩充方法 | |
| EP2817723A1 (en) | Electrically configurable option board interface | |
| KR20210075878A (ko) | I2c와의 하위 호환성을 촉진하는 i3c 허브 | |
| WO2012171582A1 (en) | Resolving address conflicts in a bus system | |
| US10496582B1 (en) | Flexible multi-domain GPIO expansion | |
| EP4120073A1 (en) | Configuration method for logical address space of hardware single board, device, and storage medium | |
| EP3182295A1 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
| CN111913904A (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |