CN1485811A - 输出控制电路、驱动电路、电光装置和电子设备 - Google Patents

Abstract

本发明的目的在于消除采样信号的重复。数据线驱动电路200具有将各移位寄存器单位电路Ua1～Uan+2串联连接的移位寄存器部210和由各运算单位电路Ub1～Ubn+1构成的输出信号控制部220。“与非”电路514根据下一级的运算单位电路的“与非”电路511的输出信号限制负采样信号的有效期间。

Description

输出控制电路、驱动电路、电光装置和电子设备

技术领域

本发明涉及和将与时钟信号同步地使开始脉冲顺序移位的多个单位电路串联连接的传输装置一起使用的输出控制电路、驱动电路、电光装置和电子设备。

背景技术

以往的电光装置，例如液晶装置的驱动电路，由用于以指定定时将数据线信号、扫描信号等供给在图像显示区域布线的数据线、扫描线等的数据线驱动电路、扫描线驱动电路等构成。并且，在数据线驱动电路的后级，设置有采样电路。采样电路根据从数据线驱动电路供给的各采样信号对图像信号进行采样，并供给各数据线。

以往的数据线驱动电路，通常具有使开始脉冲移位的移位寄存器和根据移位寄存器的各级的输出信号生成采样信号的输出控制电路。

各采样信号，理想的是排他地顺序激活(アクテイブ)，但是，由于构成数据线驱动电路的逻辑电路的延迟，有时，某一采样信号与下一采样信号的有效期间重复。

为了解决这样的问题，可以考虑供给使从输出控制电路输出的采样信号有效的允许(イネ一ブル)信号或使之无效的禁止(インヒビット)信号，限制采样信号的脉冲宽度。

但是，在数据线驱动电路的工作频率高时，为了缩短使相邻的采样信号无效的期间，允许信号、禁止信号包含非常高的频率成分。另一方面，在用于供给允许信号、禁止信号的布线中存在杂散电容，所以，通过这样的布线传输高频信号有一定的界限。因此，在数据线驱动电路的工作频率高时不能充分传输允许信号、禁止信号，存在相邻的采样信号重叠的问题。

另外，即使可以传输允许信号、禁止信号限制采样信号的脉冲宽度，由于采样信号的脉冲宽度变窄，将发生以下的问题。即，图像信号在采样信号的激活期间供给数据线，但是，由于数据线具有自身电容，所以，如果采样信号的激活期间缩短，就不能将图像信号充分写入数据线。数据线驱动电路的工作频率越高，这一问题越严重。

发明内容

本发明就是鉴于上述情况而提出的，目的旨在提供将采样信号的激活期间的重复消除的输出信号控制电路和使用该输出信号控制电路的驱动电路等。

为了解决上述问题，本发明的输出控制电路，是和将与时钟信号同步地使开始脉冲顺序移位的多个单位电路串联连接的传输装置一起使用的、根据上述各单位电路的输出信号生成正逻辑输出信号与将其反相(反転)的负逻辑输出信号的组的输出控制电路，其特征在于，具备：根据某一单位电路的输出信号和下一级的单位电路的输出信号，在两单位电路的输出信号同时成为有效的期间生成成为有效的输出信号的第1逻辑运算部；和根据上述第1逻辑运算部的输出信号，生成上述正逻辑输出信号和上述负逻辑输出信号，同时根据下一级的输出控制电路中第1逻辑运算部的输出信号，限制上述正逻辑输出信号或上述负逻辑输出信号的有效期间的第2逻辑运算部。

按照本发明，根据下一级的输出控制电路中第1逻辑运算部的输出信号，限制正逻辑输出信号或负逻辑输出信号的有效期间，所以，可以调整使得相邻的输出控制电路的输出信号间的有效期间不重复。

这里，优选地，上述第2逻辑运算部具有根据上述第1逻辑运算部的输出信号生成上述正逻辑输出信号的第1系统和根据上述第1逻辑运算部的输出信号生成上述负逻辑输出信号的第2系统；上述第1系统和上述第2系统中延迟时间大的一方的系统，具备根据下一级的输出控制电路中第1逻辑运算部的输出信号限制上述正逻辑输出信号和上述负逻辑输出信号中应由该系统生成的信号的有效期间的逻辑电路。在本发明中，将定时调整用的逻辑电路组装到了延迟时间大的系统中，所以，可以防止相邻的输出控制电路的输出信号间的有效期间重复(重叠)。

另外，优选地，如果上述第1逻辑运算部的输出信号在低电平下是有效的，则上述第2逻辑运算部的上述逻辑电路就是包含在上述第2系统中的、根据下一级的输出控制电路中第1逻辑运算部的输出信号限制上述负逻辑输出信号的有效期间的“与非”(NAND)电路。

更具体而言，优选地，上述单位电路的输出信号在高电平下有效；上述第1逻辑运算部具有“与非”电路；上述第2逻辑运算部的第1系统具有将上述第1逻辑运算部的“与非”电路的输出信号反相后作为上述正逻辑输出信号进行输出的第1反相电路；上述第2逻辑运算部的第2系统具有：将上述第1逻辑运算部的“与非”电路的输出信号反相进行输出的第2反相电路，和运算上述第2反相电路的输出信号与上述下一级的输出控制电路中第1逻辑运算部的输出信号的逻辑积(“与”)的反相、作为上述负逻辑输出信号进行输出的上述逻辑电路。

另一方面，优选地，如果上述第1逻辑运算部的输出信号在高电平下是有效的，则上述第2逻辑运算部的上述逻辑电路就是包含在上述第1系统中的、根据下一级的输出控制电路中第1逻辑运算部的输出信号限制上述正逻辑输出信号的有效期间的“或非”(NOR)电路。

更具体而言，优选地，上述单位电路的输出信号在低电平下有效；上述第1逻辑运算部具有“或非”电路；上述第2逻辑运算部的第2系统具有将上述第1逻辑运算部的“或非”电路的输出信号反相后作为上述负逻辑输出信号进行输出的第1反相电路；上述第2逻辑运算部的第1系统具有：将上述第1逻辑运算部的“或非”电路的输出信号反相进行输出的第2反相电路，和运算上述第2反相电路的输出信号与上述下一级的输出控制电路中第1逻辑运算部的输出信号的逻辑和的反相并作为上述正逻辑输出信号进行输出的上述逻辑电路。

另外，在上述输出控制电路中，也可以在上述逻辑电路的前级设置变换信号的振幅的电平(レベル)变换电路。例如，在根据输出控制电路的正逻辑输出信号和负逻辑输出信号对大振幅的信号进行采样时，为了驱动采样电路，需要大振幅的正逻辑输出信号和负逻辑输出信号。这时，就需要电平变换电路，但是，在电平变换电路中也会发生延迟。因此，本发明通过在限制有效期间的逻辑电路的前级设置电平变换电路，包含在电平变换电路中发生的延迟，进行定时调整使得有效期间不重复。

更具体而言，优选地，如果上述单位电路的输出信号在高电平下是有效的，则上述第1逻辑运算部具有“与非”电路；上述第2逻辑运算部具有：将上述第1逻辑运算部的“与非”电路的输出信号反相的第2反相电路，将上述第1逻辑运算部的“与非”电路的输出信号和上述第2反相电路的输出信号的信号振幅分别变换进行输出的上述电平变换电路，将进行了电平变换的上述第1逻辑运算部的“与非”电路的输出信号反相后作为上述正逻辑输出信号进行输出的第1反相电路，以及运算进行了电平变换的上述第2反相电路的输出信号与上述下一级的输出控制电路中进行了电平变换的第1逻辑运算部的输出信号的逻辑积的反相并作为上述负逻辑输出信号进行输出的上述逻辑电路。

另一方面，优选地，如果上述单位电路的输出信号在低电平下是有效的，则上述第1逻辑运算部具有“或非”电路；上述第2逻辑运算部具有：将上述第1逻辑运算部的“或非”电路的输出信号反相的第2反相电路，将上述第1逻辑运算部的“或非”电路的输出信号和上述第2反相电路的输出信号的信号振幅分别变换进行输出的上述电平变换电路，将进行了电平变换的上述第1逻辑运算部的“或非”电路的输出信号反相后作为上述负逻辑输出信号进行输出的第1反相电路，和运算进行了电平变换的上述第2反相电路的输出信号与上述下一级的输出控制电路中进行了电平变换的第1逻辑运算部的输出信号的逻辑和的反相并作为上述正逻辑输出信号进行输出的上述逻辑电路。

其次，本发明的输出控制电路也可以具有设置在上述笫2逻辑运算部的后级的、放大上述第2逻辑运算部的各输出信号的电流作为上述正逻辑输出信号和上述负逻辑输出信号进行输出的电流放大部。这时，可以通过1组正逻辑输出信号和负逻辑输出信号驱动多个开关电路等。

另外，本发明的输出控制电路也可以具有设置在上述第2逻辑运算部的后级的、将上述第2逻辑运算部的各输出信号双方向保持的保持部，将上述保持部的各输出信号作为上述正逻辑输出信号和上述负逻辑输出信号进行输出。这时，可以使正逻辑输出信号和负逻辑输出信号的有效期间一致。

其次，本发明的驱动电路是驱动具有多个扫描线、多个数据线、与上述扫描线和上述数据线的交叉对应地配置成矩阵状的像素电极和开关元件的电光装置的驱动电路，其特征在于：具有将与时钟信号同步地使开始脉冲顺序移位的单位电路串联连接的传输装置和包括多个上述输出控制电路的输出控制装置。按照该驱动电路，可以得到有效期间相互不重叠的输出信号。另外，不使用允许信号、禁止信号，所以，可以进行高频驱动，加之不为了驱动允许信号、禁止信号而消耗电力，所以，可以实现降低电力消耗。

其次，本发明的电光装置的特征在于，具备：多个扫描线；多个数据线；与上述扫描线和上述数据线的交叉对应地配置成矩阵状的像素电极和开关元件；供给图像信号的图像信号线；与上述各数据线对应地设置的、通过在高电平下有效的控制信号与在低电平下有效的控制信号的组进行通·断(ON·OFF)控制的、一边的端子与上述数据线连接而另一边的端子与上述图像信号线连接的多个开关电路；以及作为上述控制信号组而将上述正逻辑输出信号和上述负逻辑输出信号供给上述各开关电路的驱动电路。按照该电光装置，可以提高驱动电路的驱动频率，同时，各控制信号的有效期间不重复，所以，可以高清晰地显示鲜明的图像。

其次，本发明的电子设备的特征在于：具有上述电光装置。例如，摄像机中使用的取景器、便携电话机、笔记本型计算机、视频投影机等。

符图说明

图1是表示本发明的液晶面板AA的整体结构的方框图。

图2是表示该装置的数据线驱动电路200和采样电路240的详细结构的电路图。

图3是数据线驱动电路200的定时图。

图4是用于说明该液晶面板的结构的透视图。

图5是用于说明该液晶面板的结构的一部分剖视图。

图6是与负逻辑对应的数据线驱动电路200’的电路图。

图7是数据线驱动电路200’的定时图。

图8是包含电平移位器的数据线驱动电路200的方框图。

图9是包含电平移位器的运算单位电路Ub2的电路图。

图10是包含缓冲电路的数据线驱动电路200的方框图。

图11是包含锁存电路的数据线驱动电路200的方框图。

图12是应用该液晶装置的电子设备的一例的视频投影机的剖视图。

图13是表示应用该液晶装置的电子设备的一例的个人计算机的结构的透视图。

图14是表示应用该液晶装置的电子设备的一例的便携电话的结构的透视图。

符号说明

2扫描线

3数据线

6像素电极

50TFT(开关元件)

Sa1-San正采样信号

Sb1-Sbn负采样信号

200、200’数据线驱动电路

210移位寄存器

220输出信号控制部

LS1-LSn电平移位器

Ua1-Uan+2移位寄存器单位电路

Ub1-Ubn+1运算单位电路

具体实施方式

下面，参照附图说明本发明的实施例。

1：液晶装置的整体结构

首先，作为本发明的电光装置(电气光学装置)，以作为电光材料使用液晶的液晶装置为一例进行说明。液晶装置，作为主要部分，具有液晶面板AA。液晶面板AA使作为开关元件形成薄膜晶体管(Thin FilmTransistor：以下，称为“TFT”)的元件基板和对置基板相互以电极形成面相对，并且保持一定的间隙进行粘贴，将液晶保持在该间隙中。

图1是表示实施例的液晶装置的整体结构的方框图。该液晶装置具有液晶面板AA、定时发生电路300和图象处理电路400。液晶面板AA在其元件基板上具有图像显示区域A、扫描线驱动电路100、数据线驱动电路200、采样电路240和图像信号供给线L1。

供给该液晶装置的输入图像数据D是例如3位并行的形式。定时发生电路300与输入图像数据D同步地生成Y时钟信号YCK、反相Y时钟信号YCKB、X时钟信号XCK、反相X时钟信号XCKB、Y传输开始脉冲DY、X传输开始脉冲DX，供给扫描线驱动电路100和数据线驱动电路200。另外，定时发生电路300生成并输出控制图象处理电路400的各种定时信号。

这里，Y时钟信号YCK是确定选择扫描线2的期间的信号。反相Y时钟信号YCKB是将Y时钟信号YCK的逻辑电平反相后的信号。X时钟信号XCK是确定选择数据线3的期间的信号。反相X时钟信号XCKB是将X时钟信号XCK的逻辑电平反相后的信号。另外，Y传输开始脉冲DY是指示扫描线2的选择开始的脉冲，另一方面，X传输开始脉冲DX是指示数据线3的选择开始的脉冲。

图象处理电路400对输入图像数据D进行考虑了液晶面板的光透过特性的伽马(ガンマ)修正等后，将图像数据进行D/A变换，生成图像信号40，供给液晶面板AA。在本例中，为了简化说明，设置为表示图像信号40的黑白的灰度，但是，本发明不限定此种情况，可以由与RGB各色对应的R信号、G信号、B信号构成图像信号40。这时，可以设置3条图像信号供给线。

其次，扫描线驱动电路100具有移位寄存器、电平移位器和缓冲器(バッファ)等。移位寄存器与Y时钟信号YCK和反相Y时钟信号YCKB同步，传输Y传输开始脉冲DY，生成顺序激活的信号。并且，移位寄存器的各输出信号由电平移位器进行电平变换，使得可以控制TFT50的ON·OFF(通·断)，同时，由缓冲器进行电流放大，并作为各扫描信号Y1～Ym供给各扫描线2。

1-2：图像显示区域

其次，在图像显示区域A，如图1所示，沿X方向平行地排列形成m(m是2或以上的自然数)条扫描线2，沿Y方向平行地排列形成n(n是2或以上的自然数)条数据线3。并且，在扫描线2与数据线3的交叉附近，TFT50的栅极与扫描线2连接，TFT50的源极与数据线3连接，同时，TFT50的漏极与像素电极6连接。并且，各像素由像素电极6、在对置基板上形成的对置电极(后面说明)和夹在这两电极间的液晶构成。结果，像素就与扫描线2和数据线3的各交叉对应地排列成矩阵状。

另外，扫描信号Y1、Y2、...、Ym脉冲式地按线顺序施加到连接TFT50的栅极的各扫描线2上。因此，如果扫描信号供给某一扫描线2，与该扫描线连接的TFT50就导通(ON)，所以，从数据线3以指定的定时供给的数据线信号X1、X2、...、Xn顺序写入对应的像素后，被保持指定的期间。

液晶分子的取向、秩序随施加到各像素上的电压电平而变换，所以，可以进行光调制的灰度显示。例如，如果是常白模式，则通过液晶的光量就随施加电压的升高而受到限制，另一方面，如果是常黑模式，则随着电压的升高而缓和，所以，在液晶装置整体，具有与图像信号对应的对比度的光对每个像素出射。因此，可以进行指定的显示。

另外，为了防止被保持的图像信号泄漏，存储电容51与在像素电极6和对置电极间形成的液晶电容并联附加。例如，像素电极6的电压由存储电容51保持比施加源极电压的时间长3个量级的时间，所以，改善了保持特性，结果，可以实现高的对比度。

1-3：数据线驱动电路和采样电路

其次，数据线驱动电路200与X时钟信号XCK同步地生成顺序激活的采样信号。采样信号是2个为1组的信号，某一组的采样信号由在高电平下激活(有效)的正采样信号和将其反相的在低电平下激活的负采样信号构成。并且，各组的正采样信号Sa1～San排他地激活，各组的负采样信号Sb1～Sbn排他地激活。具体而言，采样信号按Sa1、Sb1→Sa2，Sb2→...San，Sbn的顺序激活。

其次，图2是表示数据线驱动电路200和采样电路240的详细结构的电路图。如图所示，数据线驱动电路200包含移位寄存部210和输出信号控制部220。

首先，移位寄存部210包含串联(级联)连接的移位寄存器单位电路Ua1～Uan+2。各移位寄存器单位电路Ua1～Uan+2具有时钟控制式倒相器(クロックドインバ一タ)501及502和倒相器(インバ一タ)503。

时钟控制式倒相器501及502，在控制端子电压为高电平时将各输入信号反相输出，在控制端子电压为低电平时使输出端子成为高阻抗状态。在指定期间激活的时钟信号XCK和反相X时钟信号XCKB被供给时钟控制式倒相器501及502的各控制端子。另外，时钟控制式倒相器501的输出信号被供给倒相器503的输入端子。

并且，在奇数级的移位寄存器单位电路Ua1、Ua3、…中，时钟信号XCK被供给时钟控制式倒相器501，同时，反相时钟信号XCKB被供给时钟控制式倒相器502。另外，在偶数级的移位寄存器单位电路Ua2、Ua4、…中，时钟信号XCK被供给时钟控制式倒相器502，同时，反相时钟信号XCKB被供给时钟控制式倒相器501。

在移位寄存器单位电路Ua1中，时钟信号XCK为高电平时，时钟控制式倒相器501将X传输开始脉冲DX反相输出。

这时，因为反相时钟信号XCKB成为高电平，所以，时钟控制式倒相器502的输出端子成为高阻抗状态。这时，X传输开始脉冲DX通过时钟控制式倒相器501和倒相器503被输出。另一方面，反相时钟信号XCKB为高电平时，时钟控制式倒相器502将X传输开始脉冲DX反相输出。这时，因为时钟信号XCK成为低电平，所以，时钟控制式倒相器501的输出端子成为高阻抗状态。这时，由时钟控制式倒相器502和倒相器503构成锁存电路。

输出信号控制部220具有n+1个运算单位电路Ub1～Ubn+1。运算单位电路Ub1～Ubn+1分别与移位寄存器单位电路Ua2～Uan+2对应地设置，输出正采样信号Sa1～San和负采样信号Sb1～Sbn。各运算单位电路Ub1～Ubn具有“与非”电路511、倒相器512及513、“与非”电路513。另外，运算单位电路Ubn+1具有“与非”电路513。

各运算单位电路Ub1～Ubn可以考虑分为第1运算部和第2运算部。第1运算部由“与非”电路511构成，根据某一移位寄存器单位电路的输出信号和下一级的移位寄存器单位电路的输出信号，生成在两移位寄存器单位电路的输出信号同时有效的期间有效的信号。

第2运算部具有根据第1运算部的输出信号生成正采样信号和负采样信号的功能，具备生成正采样信号的第1系统和生成负采样信号的第2系统。

倒相器512被包含在第1系统中，将“与非”电路511的输出信号反相而生成正采样信号Sa1～San。另外，倒相器513和“与非”电路514被包含在第2系统中。“与非”电路514根据从下一级的运算单位电路的“与非”电路输出的输出信号，作为限制负采样信号的有效期间的逻辑电路起作用。

其次，采样电路240具有n个传输门SW1～SWn。各传输门SW1～SWn由互补型的TFT构成，由正采样信号Sa1～San和负采样信号Sb1～Sbn控制。并且，各采样信号Sa1～San和Sb1～Sbn顺序激活时，各传输门SW1～SWn顺序成为ON(导通)状态。于是，对通过图像信号供给线L1供给的图像信号40进行采样，并顺序供给各数据线3。

1-4：数据线驱动电路200的动作

下面，参照图3说明数据线驱动电路200的动作。图3是表示数据线驱动电路200的动作的定时图。

首先，说明第1个移位寄存器单位电路Ua1的动作。如果到达时刻T1，X时钟信号XCK成为高电平，时钟控制式倒相器501激活。因此，信号P1在时刻T1从高电平下降为低电平。

其次，在到达时刻T2时，X时钟信号XCK成为低电平，另一方面，反相X时钟信号XCKB成为高电平，所以，时钟控制式倒相器501成为非激活状态，另一方面，时钟控制式倒相器502激活。时钟控制式倒相器502和倒相器503构成锁存电路，所以，信号P1维持低电平不变。

此后，在时刻T3，X时钟信号XCK成为高电平，另一方面，如果反相X时钟信号XCKB成为低电平，信号P1从低电平转移为高电平。并且，信号P2、P3成为将时钟信号XCK延迟1/2周期后的信号。

并且，运算单位电路Ub1的“与非”电路511，根据信号P1和信号P2运算它们的逻辑积的反相，生成输出信号Q1，运算单位电路Ub2的“与非”电路511，根据信号P2和信号P3运算它们的逻辑积的反相，生成输出信号Q2。因此，输出信号Q1和Q2的信号波形成为图3所示的波形。

这里，如果设倒相器512和513的延迟时间为Δt1，则从输出信号Q1的逻辑电平由高电平向低电平转移的时刻t1开始延迟时间Δt1，正采样信号Sa1的逻辑电平从低电平向高电平转移。另外，从输出信号Q1的逻辑电平由低电平向高电平转移的时刻t2开始延迟时间Δt1，正采样信号Sa1的逻辑电平从高电平向低电平转移。

其次，如果设倒相器512的延迟时间为Δt1，则从输出信号Q1的逻辑电平由高电平向低电平转移的时刻t1开始延迟时间Δt1，正采样信号Sa1的逻辑电平从低电平向高电平转移。另外，从输出信号Q1的逻辑电平由低电平向高电平转移的时刻t2开始延迟时间Δt1，正采样信号Sa1的逻辑电平从高电平向低电平转移。

另外，如果设“与非”电路514的延迟时间为Δt2，则从时刻t1延迟时间Δt1+Δt2，负采样信号Sb1的逻辑电平从高电平向低电平转移。这里，如果“与非”电路514仅仅是倒相器，则负采样信号Sb1的上升边就如图3中的虚线所示的那样，从输出信号Q1的下降时刻t2开始延迟时间Δt1+Δt2。

但是，因为从下一级的运算单位电路Ub2的“与非”电路511输出的信号Q2被供给“与非”电路514的一方的输入端子，所以，负采样信号Sb1的上升边UE受到信号Q2的影响。

即，负采样信号Sb1有效的期间根据输出信号Q2被限制，负采样信号Sb1的上升边UE，从输出信号Q2的下降时刻t2延迟时间Δt2发生。这样，就可以使正采样信号Sa1的有效期间结束的时刻与负采样信号Sb1的有效期间结束的时刻基本上一致。

另外，正采样信号Sa2是使输出信号Q1延迟时间Δt1后反相的信号，所以，正采样信号Sa2的上升边UE2和负采样信号Sb1的上升边UE1基本上同时发生。这样，就可以使负采样信号Sb1成为有效的期间与正采样信号Sa2成为有效的期间重复的期间几乎消失。特别是如果确定各逻辑电路的晶体管大小使得“与非”电路514的延迟时间Δt2和倒相器512及513的延迟时间Δt1成为Δt2＜Δt1，则可使有效期间的重复完全消失。

这样，图2所示的传输门SW1～SWn就排他地成为导通状态。结果，图像信号40就以指定的定时被采样，并作为数据线信号X1～Xn供给各数据线3，所以，可以防止应供给某一数据线3的数据线信号被供给相邻的数据线3的情况。因此，按照该液晶面板AA，可以防止发生所谓的重影(ゴ一スト)，可以显示没有图像的污点的鲜明的图像。

另外，按照本实施例，因为不使用允许信号、禁止信号限制采样信号的脉冲宽度，所以，即使数据线驱动电路200的工作频率高，也可以防止各采样信号的有效期间重复。

另外，使用允许信号、禁止信号时，需要引导这些信号的配线，进而在这样的配线上将发生杂散电容(浮遊容量)，所以，在供给允许信号、禁止信号的供给电路中将消耗大的电力，但是，按照本实施例，不需要配线、供给电路，所以，是简单的结构，并且可以减少电力消耗。这对于作为便携电话等用电池驱动的便携式电子设备的显示部应用液晶面板AA的情况特别重要。

1-5：液晶面板的结构例

下面，参照图4和图5说明上述电气结构的液晶面板的整体结构。这里，图4是表示液晶面板AA的结构的透视图，图5是沿图4的Z-Z’线的剖视图。

如这些图所示，液晶面板AA是由混入了隔离物(スペ一サ)153的密封材料154将形成有像素电极6等的玻璃、半导体等的元件基板151与形成有共同电极158等的玻璃等透明的对置基板152保持一定的间隙、使电极形成面相互相对那样粘贴同时将作为电光材料的液晶155封入该间隙而构成的。进而，密封材料154沿对置基板152的基板周边形成，但是，为了封入液晶155而一部分形成开口。因此，在液晶155封入之后，利用封堵材料156将该开口部分封堵。

这里，在作为元件基板151的对向面，密封材料154的外侧一边，形成上述数据线驱动电路200，成为驱动沿Y方向延伸的数据线3的结构。此外，在这一边形成多个连接电极157，成为输入来自定时发生电路300的各种信号、图像信号40R、40G、40B的结构。另外，在与该一边相邻的一边，形成扫描线驱动电路100，成为分别从两侧驱动沿X方向延伸的扫描线2的结构。

另一方面，对置基板152的共同电极158，通过在与元件基板151的粘贴部分的4个角中至少1个地方设置的导通材料，实现与元件基板151的电气导通。除此之外，在对置基板152上，根据液晶面板AA的用途，例如，第1，设置排列成条状、镶嵌状、三角状等的彩色滤光器；第2，设置例如将铬、镍等金属材料，碳、钛等分散到光致抗蚀剂中的树脂黑等黑矩阵(黑底)；第3，设置向液晶面板AA照射光的背光。特别是在色光调制的用途的情况下，不形成彩色滤光器，而在对置基板152上设置黑矩阵。

此外，在元件基板151和对置基板152的对向面上，设置分别沿指定的方向进行摩擦处理的取向膜等，另一方面，在各背面一侧分别设置与取向方向相应的偏振板(图中未示出)。但是，作为液晶155，如果使用作为微小粒分散到高分子中的高分子分散型液晶，就不需要上述取向膜、偏振片等，结果，可以提高光利用效率，所以，在高亮度化、低电力消耗化等方面是有利的。

此外，可以采用通过设置在元件基板151的指定位置的各向异性导电膜而与使用例如TAB(Tape Automated Bonding，带式自动键合)技术装配在薄膜上的驱动用IC芯片进行电气的和机械的连接的结构，取代在元件基板151上形成数据线驱动电路200、扫描线驱动电路100等周边电路的一部分或全部，也可以采用使用COG(Chip On Grass)技术通过各向异性导电膜将驱动用IC芯片本身电气地和机械地连接在元件基板151的指定位置上的结构。

1-6：数据线驱动电路的其他结构例

1-6-1：负逻辑的结构例

上述数据线驱动电路200是与X传输开始脉冲DX在高电平下激活的正逻辑对应的电路。本变形例的数据线驱动电路200’是与X传输开始脉冲DX在低电平下激活的负逻辑对应的电路。

图6是表示数据线驱动电路200的详细结构的电路图，图7是其定时图。数据线驱动电路200’除了在运算单位电路Ub1～Ubn中将“与非”电路511置换为“或非”电路515和将“与非”电路514置换为“或非”电路516外，与上述数据线驱动电路200一样。

如图7所示，因为X传输开始脉冲DX在低电平下激活，所以，信号P1、P2、…在低电平下激活，而“或非”电路515的输出信号Q1、Q2、…则在高电平下激活。

因此，正采样信号Sa1、Sa2、…通过使输出信号Q1、Q2、…2次反相而生成。另一方面，负采样信号Sb1、Sb2、…通过使输出信号Q1、Q2、…1次反相而生成。

因此，在本例中，生成正采样信号Sa1、Sa2、…的系统一方与生成负采样信号Sb1、Sb2、…的系统比较，延迟时间长。因此，在生成正采样信号Sa1、Sa2、…的系统中使用“或非”电路516，通过下一级的“或非”电路515的输出信号限制正采样信号Sa1、Sa2、…的有效期间。

这样，就可以几乎消除正采样信号Sa1有效的期间与负采样信号Sb2有效的期间重复的期间。特别是如果决定各逻辑电路的晶体管大小使得“或非”电路516的延迟时间Δt2与倒相器512和513的延迟时间Δt1成为Δt2＜Δt1，则可以完全消除有效期间的重复。

1-6-2：包含电平移位器的结构例

上述数据线驱动电路200和200’也可以是包含电平移位器的结构。图8表示包含电平移位器的数据线驱动电路200的结构例。如图所示，构成输出信号控制部220的各运算单位电路Ub1～Ubn+1具有电平移位器LS1～LSn+1。各电平移位器进行输入信号的电平变换，生成输出信号。

图9(A)是在数据线驱动电路200中使用的运算单位电路Ub2的电路图。电平移位器LS2，根据“与非”电路511的输出信号IN1和倒相器513的输出信号IN2，对各信号IN1和IN2的电压电平进行变换，输出输出信号OUT1和OUT2。例如，在电位Vss、Vdd、Vhh之间有Vss＜Vdd＜Vhh的关系、而信号IN1和IN2在电位Vss与电位Vdd之间波动时，则信号OUT1和OUT2在电位Vss与电位Vhh之间波动。

在电平移位时，信号波形的边缘的倾斜缓和，有时有效期间重叠，所以，这样在“与非”电路514之前设置电平移位器LS2，是为了对电平移位后的信号进行定时调整。

因此，电平移位器只要是在“与非”电路514之前就可以，不论设置在什么位置都可以，例如，可以设置在移位寄存器单位电路Ua1的前级，对X传输开始脉冲DX的信号振幅进行变换，也可以设置在运算单位电路Ub2之前。进而，与负逻辑对应的数据线驱动电路200’中运算单位电路Ub2，同样也可以纳入电平移位器。图9(B)表示该电路图。

1-6-3：包含缓冲电路的结构例

上述数据线驱动电路200和200’也可以包含缓冲电路。图10是表示包含缓冲电路的数据线驱动电路200的一部分及其周边结构的电路图。在本例中，假设正采样信号Sa和负采样信号Sb驱动3个传输门。这时，与驱动1个传输门的情况相比，消耗电流大，所以，最好具有如图所示的缓冲电路BUF。

缓冲电路BUF由4个倒相器221～224构成。并且，通过增大构成倒相器221～224的晶体管的大小，可以增大输出电流。

1-6-4：包含锁存电路的结构例

上述数据线驱动电路200和200’也可以包含锁存电路。图11是表示包含锁存电路的数据线驱动电路200的一部分及其周边结构的电路图。锁存电路LAT由倒相器225～228构成。并且，通过连接成环状的倒相器225和226可以使正采样信号Sa与负采样信号Sb的脉冲宽度一致，此外，可以进一步减少相邻的采样信号的重叠。

2.应用例

2-1：元件基板的结构等

在上述各实施例中，虽然说明了由玻璃等透明的绝缘性基板构成液晶面板的元件基板151，在该基板上形成硅薄膜，同时，由在该薄膜上形成源极、漏极、沟道的TFT构成像素的开关元件(TFT50)、数据线驱动电路200和扫描线驱动电路100的元件，但是，本发明不限于此种情况。

例如，也可以由半导体基板构成元件基板151，由在该半导体基板的表面形成源极、漏极、沟道的绝缘栅极型场效应晶体管构成像素的开关元件、各种电路的元件。这样，由半导体基板构成元件基板151时，因为不能作为透过型的显示面板使用，所以，用铝等形成像素电极6，作为反射型使用。另外，也可以简单地将元件基板151作为透明基板，而将像素电极6作为反射型。

此外，在上述实施例中，虽然将像素的开关元件作为以TFT代表的3端子元件进行说明，但是，也可以用二极管等2端子元件构成。但是，作为像素的开关元件使用2端子元件时，在一方的基板上形成扫描线2，而在另一方的基板上形成数据线3，同时，必须在扫描线2或数据线3的任意一方与像素电极之间形成2端子元件。这时，像素由在扫描线2与数据线3之间串联连接的2端子元件和液晶构成。

另外，虽然本发明作为有源矩阵型液晶显示装置进行了说明，但是，本发明不限于此，也可以应用于使用STN(Super Twisted Nematic)液晶等的无源型。此外，作为电光材料，除了液晶外，也可以使用场致发光元件等，可以应用于利用其电光效应进行显示的显示装置。即，本发明可以应用于具有与上述液晶装置类似的结构的所有的电光装置。

2-2：电子设备

下面，说明将上述液晶装置应用于各种电子设备的情况。

2-2-1：投影机

首先，说明将该液晶装置作为光阀使用的投影机。图12是表示投影机的结构例的平面图。

如图所示，在投影机1100内部，设置有由卤素灯等白色光源构成的灯单元1102。从该灯单元1102射出的投射光由配置在光导向体(ライトガイド)1104内的4块反射镜1106和2块分色镜1108分离为RGB的3原色，入射到作为与各原色对应的光阀的液晶面板1110R、1110B和1110G上。

液晶面板1110R、1110B会110G的结构，与上述液晶面板AA相同，分别由从图像信号处理电路(图中未示出)供给的R、G、B的原色信号所驱动。并且，由这些液晶面板调制的光从3个方向入射到分色棱镜1112上。在该分色棱镜1112中，R和B光反射90度，而G的光直线前进。因此，各色的图像合成的结果，通过投射镜头1114将彩色图像投影到屏幕等上。

这里，若考虑各液晶面板1110R、1110B和1110G的显示像，则液晶面板1110G的显示像必须相对于液晶面板110R、110B的显示像进行左右反转。

与R、G、B的各原色对应的光由分色镜1108入射到液晶面板1110R、1110B和1110G上，所以，不必设置彩色滤光器。

2-2-2：移动式计算机

下面，说明将液晶面板应用于移动式计算机的例子。图13是表示该个人计算机的结构的透视图。图中，计算机1200由包括键盘1202的主体部1204和液晶显示单元1206构成。该液晶显示单元1206通过在上述液晶面板1005的背面附加背光而构成。

2-2-3：便携电话

下面，说明将液晶面板应用于便携电话的例子。图14是表示便携电话的结构的透视图。图中，便携电话1300具有多个操作按钮1302和反射型的液晶面板1005。在该反射型的液晶面板1005中，根据需要，在其前面设置前光(フロントライト)。

除了参照图11～图14说明的电子设备外，还可以列举液晶电视、取景器式及监视器直视型的摄像机、汽车导航装置、寻呼机、电子记事簿、计算器、文字处理器、工作站、电视电话、POS终端、具有触摸屏的装置等。并且，都可以适用于这些各种电子设备。

如上所述，按照本发明，可以大幅度地减少某一正逻辑输出信号和负逻辑输出信号的组成为有效的期间与下一个正逻辑输出信号和负逻辑输出信号的组成有效的期间重复的期间。并且，应用本发明的电光装置可以以高清晰度显示鲜明的图像，

Claims (14)

1.一种输出控制电路，是和将与时钟信号同步地使开始脉冲顺序移位的多个单位电路串联连接的传输装置一起使用的、根据上述各单位电路的输出信号生成正逻辑输出信号与将其反相的负逻辑输出信号的组的输出控制电路，其特征在于，具有：

根据某单位电路的输出信号和下一级的单位电路的输出信号，生成在两单位电路的输出信号同时成为有效的期间有效的输出信号的第1逻辑运算部；以及

根据上述第1逻辑运算部的输出信号，生成上述正逻辑输出信号和上述负逻辑输出信号，同时根据下一级的输出控制电路中第1逻辑运算部的输出信号，限制上述正逻辑输出信号或上述负逻辑输出信号的有效期间的第2逻辑运算部。

2.根据权利要求1所述的输出控制电路，其特征在于：上述第2逻辑运算部具有根据上述第1逻辑运算部的输出信号生成上述正逻辑输出信号的第1系统和根据上述第1逻辑运算部的输出信号生成上述负逻辑输出信号的第2系统，上述第1系统和上述第2系统中延迟时间大的一方的系统，根据下一级的输出控制电路中第1逻辑运算部的输出信号，限制上述正逻辑输出信号和上述负逻辑输出信号中应由该系统生成的信号的有效期间的逻辑电路。

3.根据权利要求2所述的输出控制电路，其特征在于：上述第1逻辑运算部的输出信号在低电平下是有效的；

上述第2逻辑运算部的上述逻辑电路是包含在上述第2系统中的、根据下一级的输出控制电路中第1逻辑运算部的输出信号限制上述负逻辑输出信号的有效期间的“与非”电路。

4.根据权利要求3所述的输出控制电路，其特征在于：上述单位电路的输出信号在高电平下是有效的；

上述第1逻辑运算部具有“与非”电路；

上述第2逻辑运算部的第1系统具有将上述第1逻辑运算部的“与非”电路的输出信号反相，作为上述正逻辑输出信号进行输出的第1反相电路；

上述第2逻辑运算部的第2系统具有：将上述第1逻辑运算部的“与非”电路的输出信号反相进行输出的第2反相电路，和运算上述第2反相电路的输出信号与上述下一级的输出控制电路中第1逻辑运算部的输出信号的逻辑积的反相并作为上述负逻辑输出信号进行输出的上述逻辑电路。

5.根据权利要求2所述的输出控制电路，其特征在于：上述第1逻辑运算部的输出信号在高电平下是有效的；

上述第2逻辑运算部的上述逻辑电路是包含在上述第1系统中的、根据下一级的输出控制电路中第1逻辑运算部的输出信号限制上述正逻辑输出信号的有效期间的“或非”电路。

6.根据权利要求5所述的输出控制电路，其特征在于：上述单位电路的输出信号在低电平下有效；

上述第1逻辑运算部具有“或非”电路；

上述第2逻辑运算部的第2系统具有将上述第1逻辑运算部的“或非”电路的输出信号反相，作为上述负逻辑输出信号进行输出的第1反相电路；

上述第2逻辑运算部的第1系统具有：将上述第1逻辑运算部的“或非”电路的输出信号反相进行输出的第2反相电路，和运算上述第2反相电路的输出信号与上述下一级的输出控制电路中第1逻辑运算部的输出信号的逻辑和的反相并作为上述正逻辑输出信号进行输出的上述逻辑电路。

7.根据权利要求2所述的输出控制电路，其特征在于：在上述逻辑电路的前级设置变换信号的振幅的电平变换电路。

8.根据权利要求7所述的输出控制电路，其特征在于：上述单位电路的输出信号在高电平下是有效的；

上述第1逻辑运算部具有“与非”电路；

上述第2逻辑运算部，具有：将上述第1逻辑运算部的“与非”电路的输出信号反相的第2反相电路，分别变换上述第1逻辑运算部的“与非”电路的输出信号和上述第2反相电路的输出信号的信号振幅分别进行输出的上述电平变换电路，将进行了电平变换的上述第1逻辑运算部的“与非”电路的输出信号反相、作为上述正逻辑输出信号进行输出的第1反相电路，和运算进行了电平变换的上述第2反相电路的输出信号与上述下一级的输出控制电路中进行了电平变换的第1逻辑运算部的输出信号的逻辑积的反相并作为上述负逻辑输出信号进行输出的上述逻辑电路。

9.根据权利要求7所述的输出控制电路，其特征在于：上述单位电路的输出信号在低电平下是有效的；

上述第1逻辑运算部具有“或非”电路；

上述第2逻辑运算部，具有：将上述第1逻辑运算部的“或非”电路的输出信号反相的第2反相电路，分别变换上述第1逻辑运算部的“或非”电路的输出信号和上述第2反相电路的输出信号的信号振幅进行输出的上述电平变换电路，将进行了电平变换的上述第1逻辑运算部的“或非”电路的输出信号反相、作为上述负逻辑输出信号进行输出的第1反相电路，和运算进行了电平变换的上述第2反相电路的输出信号与上述下一级的输出控制电路中进行了电平变换的第1逻辑运算部的输出信号的逻辑和的反相并作为上述正逻辑输出信号进行输出的上述逻辑电路。

10.根据权利要求1～10中的任意一项所述的输出控制电路，其特征在于：具有设置在上述第2逻辑运算部的后级的、放大上述第2逻辑运算部的各输出信号的电流作为上述正逻辑输出信号和上述负逻辑输出信号进行输出的电流放大部。

11.根据权利要求1～10中的任意一项所述的输出控制电路，其特征在于：具有设置在上述第2逻辑运算部的后级的、将上述第2逻辑运算部的各输出信号双方向保持的保持部，将上述保持部的各输出信号作为上述正逻辑输出信号和上述负逻辑输出信号输出。

12.一种驱动电路，是驱动具有多个扫描线、多个数据线、与上述扫描线和上述数据线的交叉对应地配置成矩阵状的像素电极和开关元件的电光装置的驱动电路，其特征在于，具有：

将与时钟信号同步地使开始脉冲顺序移位的单位电路串联连接的传输装置；以及

包括多个权利要求1～11中的任意一项所述的输出控制电路的输出控制装置。

13.一种电光装置，其特征在于，具备：

多个扫描线；

多个数据线；

与上述扫描线和上述数据线的交叉对应地配置成矩阵状的像素电极和开关元件；

供给图像信号的图像信号线；

与上述各数据线对应地设置的、通过在高电平下有效的控制信号与在低电平下有效的控制信号的组进行通·断控制的、一方的端子与上述数据线连接而另一方的端子与上述图像信号线连接的多个开关电路；以及

作为上述控制信号组将上述正逻辑输出信号和上述负逻辑输出信号供给上述各开关电路的权利要求12所述的驱动电路。

14.一种电子设备，其特征在于：具有权利要求13所述的电光装置。

Images