CN1478323A

CN1478323A - 集成低通滤波器或集成带通滤波器

Info

Publication number: CN1478323A
Application number: CNA018197434A
Authority: CN
Inventors: 法布里斯·居顿; 3; 丘克里·卡鲁伊
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2000-11-30
Filing date: 2001-11-30
Publication date: 2004-02-25
Anticipated expiration: 2021-11-30
Also published as: US20030001693A1; CN1279693C; US6788168B2; EP1354402A1; WO2002045263A1; FR2817412A1

Abstract

本发明涉及一种滤波器，是用电阻性(R)和电容性(C11、C12、C13、C14、C21、C22、C23、C24)元件以集成电路形式制作的，并包括：芯片(69)中互相不直接连接而是设计成各自连接到外壳(70)的至少二个分立端子(71－78)、用于接地的至少二个分立焊接点。

Description

集成低通滤波器或集成带通滤波器

技术领域

本发明涉及集成滤波器的技术领域，该集成滤波器是将无源元件(电阻和电容)制作成安装在封装体内的同一集成电路。

本发明的一个应用例子涉及高频发射(例如，移动电话)。

将相对于对低通滤波器的应用描述本发明。本发明还泛泛地涉及低通滤波器、带通滤波器和复合滤波器。

背景技术

现有集成滤波器具有这样的缺点，它们的封装降低了它们的频率响应。

图1表示制成集成电路形式并安装在封装体(package)里的低通滤波器1的等效电路图的例子。图1中的例子涉及所谓的π滤波器，π滤波器包括具有共同接地的第一电极2和3以及具有彼此由电阻R连接构成滤波器输入-输出端子的第二电极4和5的二个电容元件C1和C2。电阻R以及电容C1和C2被集成在具有对应于电极4和5的两个焊接点11和12以及具有对应于电容电极2和3的一个焊接点13由图1中虚线10表示的芯片上。具有相同值C的电容C1和C2的这种π滤波器的截止频率等于1/2πRC。

在芯片10的封装(由点划线20表示)中，用金属线(例如，金线)使各个焊接点11和12与对应的端子21和22连接，金属线的寄生电感用元件L1和L2表示。在端子13侧上，通常在所谓的接地面背面上设置集成电路芯片。焊接点13到封装体20的端子23的接线具有相当于与接地端子23连接的不同寄生电感的串联的等效电感L3。这些寄生电感随封装体类型不同而异，但是始终存在。

组装封装体和使端子23接地的印刷电路线路的寄生电感Li是出现在封装体外面。这种电感是与电感L3串联。

图2表示图1中的低通滤波器的传递函数，一旦组装后，便说明其频率响应。可以认为通过使具有截止频率fc的理想低通滤波器特性曲线(虚线25)和相当于电感L3和Li总和的接地返回电感的传递函数(点划线26)叠加而获得为频率函数的滤波器的衰减(用实线27表示的曲线)。因此，从曲线25与曲线26相交处的频率f1起，滤波器衰减减弱；然后丧失低通效果。在进程中的滤波器响应状况下的频率f1位置取决于滤波器元件的调整，而更准确地说，取决于电容C1和C2以及寄生电感L3和Li的各个量值。电感L3一般是零点几毫微亨利(0.2和0.8纳亨之间)。

寄生电感的影响尤其是对将要截止的频谱延伸到大于一百兆赫左右的应用的干扰。上述情况例如是移动电话或者其他连续频谱应用的情况。

在上述的频率时，与电感L3和Li耦合的接地返回阻抗不能再被忽略(频率增高时电感的阻抗增大)。可以考虑电容C1和C2的电极2和3与地断开。然后这些电容串联在端子4和5以及短路电阻R之间(频率减低时电容阻抗增大)。

减少接地寄生电感影响的通用解决办法包括增大集成电路芯片和地之间接触表面面积。实际上是增大集成电路芯片(图1，10)的焊接点为13和接地连接端子23之间接合面的数量。

图3和4以非常简单的顶视图并且作为一种等效电路分别说明实施这种通用解决办法的集成电路的常规实例。在图3的实例中，采取把集成电路芯片10靠住其接地平面平放在引线框架31上。芯片中的焊接点11和12通过导线32、和33与组件中相应的端子21和22连接。为了接地连接，在本实例中设置连接到引线框架31的中央部分而由此连接到芯片10的接地平面的封装体中的四个端子34、35、36和37。接地接线相当于电感L3和Li(电感Li一般是相互不同的)的几个(图中是4个)串联连接的并联连接。一些电感L3的各个第一端子与芯片10中的焊接点13连接在一起。因此一些电感L3都连接到滤波器中的电容C1和C2的共用电极2和3。一些电感L3的各个第二端子一个个单独与组件中的端子34至37连接。在封装体外边，每个端子34至37通过印刷电路线路的寄生电感Li接地。

虽然在图4中没有表示出，但是芯片10中的输入-输出焊接点11和12的连接处的寄生电感L1和L2必然出现。

图5说明图3和4中的滤波器组装以后的频率响应。特性曲线的一般外观与图2中的特性曲线是一样的。总的响应(实线47表示的曲线)仍相当于理想滤波器的响应(虚线45表示的曲线)和电感的响应(点划线46表示的曲线)的叠加。当与图2比较时，所起的作用仅仅是在衰减开始减弱的频率f′1方面朝较高频率方向轻微移动。这一点由电感L3+Li的并联连接造成。对一定的封装体和组装来说，电感L3和Li比图1和2中的情况小得多是没有理由的。因此，认为端子13到端子34、35、36和37的连接线的寄生电感具有同样数值和电感Li是一样的，根据图2中的情况近似用4除最后所得到的寄生电感。频率f1则移动一个倍频程(例如，从100兆赫到200兆赫)。

倍增接地接触端子的做法通过电感的并联连接减小最后所得到的接地寄生电感。然而，上述的解决办法的益处遗留下由于所得到的不良利用率，也就是说，由于在寄生电感方面最后所得到的减量和在表面面积方面的增量(更准确地说，在封装体端子数目方面的增量)之间的低比率造成的不切实际的缺陷。另外，通过切断电容C1和C2的接地而保留电阻R的短路作用。

发明内容

本发明目的是克服制作成集成电路的大家知道的滤波器的缺点。更准确地说，本发明目的是提供最大程度减小与滤波器接地接线耦合的寄生电感的造成损害的影响的一种新型低通或带通滤波器结构。

本发明的又一目的是提供一种适合于大家熟悉的集成技术和封装技术的解决方法。

本发明进一步目的是提供一种能够实施用来集成低通或带通滤波器的任何电路图的解决方法。

为了达到这些目的，本发明提供一种用包括芯片中互相不直接连接而能够各自连接到封装体的至少二个分立端子用于接地的至少二个特殊焊接点的电阻性和电容性元件以集成电路形式构成滤波器。

根据本发明的实施例，由几个各自与芯片中的特殊焊接点连接的电容组成每个电容性元件，为了接地一些上述焊接点各自与集成电路封装体的一些特殊端子连接。

根据本发明的实施例，根据在滤波器响应中的所希望的响应频率数量选定形成每个电容性元件的电容数目。

根据本发明的实施例，滤波器包括用与构成电容性元件的各个电容串联的相应焊接点到封装体接线的寄生电感参与谐振电路建立的电感性元件。

根据本发明的实施例，滤波器包括与每个接地连接焊接点联结的一种电阻性元件。

根据本发明的实施例，电阻性元件的量值为滤波器响应所希望的最大衰减值的函数。

根据本发明的实施例，滤波器应用于连续频谱。

根据本发明的实施例，滤波器实施低通滤波功能。

根据本发明的实施例，滤波器实施带通滤波功能。

在随后的具体实施例的非限制性描述中结合附图将详细地描述本发明的上述目的和其他的目的以及特点和优点。

附图说明

在先描述的图1到5是用来说明技术状况和要解决的问题；

图6表示根据本发明的低通滤波器的第一实施例的等效电路图；

图6A表示图6中的细部的等效图；

图7完全示意地表示在封装体内装有图6的低通滤波器的集成电路的顶视图；

图8说明图6中的滤波器的频率响应；

图9表示根据本发明的低通滤波器的第二实施例的等效电路图；

图10说明图9中的滤波器的经响应；

图11表示根据本发明的低通滤波器的第三实施例的等效电路图；

图12表示根据本发明的低通滤波器结构的另一个实施例等效电路图；和

图13表示根据本发明的带通滤波器的实施例的等效电路图。

在不同的附图中用同样的标记表示同样的元件。为清楚起见，在附图表示出为理解本发明所必需的集成电路中的这些元件和封装体的这些元件并且将在下文中描述。

具体实施方式

图6到8说明根据本发明的低通滤波器的第一实施例，其中滤波器结构的最里面与接地连接无关。图6是根据本发明制作成集成电路40并安装在封装体50内的π滤波器的等效电路图。图7是根据本发明的实施例在封装以前芯片和封装体的非常简单的部分顶视图。图8表示与图1和4中的滤波器的频率响应曲线相比较的图6中的低通滤波器的频率响应曲线。

如以上所述那样，π低通滤波器包括与二个电容C1和C2联结的电阻R。电阻R的端子4、5定为连接到芯片40中的焊接点(pad)11、12的滤波器输入-输出端子。用图6中由寄生电感L1和L2表示的导电线(例如，金丝)32和33(图7)使焊接点11、12与封装体50中的端子21、22连接。

本发明的特点是电阻R对面的电容C1和C2中的各个电极2和3已不再连接到芯片的共用焊接点或接地平面，而是各自连接到准备用作各自连接到封装体50的端子51和52的焊接点41和42。在图7中，例如，通过导电线54和55使焊接点41和42连接到端子51和52。然而，本发明对通过连接球把芯片正面安置在印刷电路上的“倒装法(flip-chip)”组装有特殊意义。

在图7的实例中，芯片40的背面放置在引线框架31的中央部分上，在正面上形成接地连接焊接点，而且电极2和3与背面绝缘。因此，在芯片背面上存在不存在接地平面对滤波器运作不再有影响。甚至于，即使如图7所说明的那样，端子51连接到引线框架31的中央部分38，则等效电路还是图6中的等效电路：电感L3和L3′分别串联在每个电容和封装体的相应端子51或52之间。在封装体外面，各个端子51、52通过电感Li、Li′分别接地。

当不是公用端子而是组件中的二个特殊端子51和52连接电感L3时，如图6A所说明的那样，由于在印刷电路上的接地连接线路引起的寄生电感Lm连接端子51和52。电感Lm分隔节点51和52的电压。由于端子51和52进一步连接到芯片10中的特殊焊接点，因此滤波器输入信号和输出信号的地(ground)被分离掉。

输入和输出接地的分离避免在高频率时由于这时候寄生电感的高阻抗引起电容C1和C2在滤波器的输入端子和输出端子之间的串联连接。这相对于仅仅并联封装接地端子(图4和5)的通用解决办法是显著不同的。当然，在通用的解决办法中，由于寄生阻抗并联在端子13和地之间，因此这样就一直流传到一种电感使电容的共用电极接地的等效图。根据本发明修改这样的等效图。

根据本发明的在封装体内分离接地连接的实际做法，如图6所说明的那样，相当于在电阻R的两侧建立二个串联谐振电路LC。

图8说明图6中的滤波器的衰减-频率特性曲线。以上所述特性曲线以具有截止频率fc的低通滤波器的特性曲线开始。然后，对高频率而言，感觉到LC电路的作用。因而从比常规情况的频率f′1大得多的频率f2起衰减减小。为比较起见，用点划线36表示由于接地返回电感造成的图5的常规滤波器的响应部分。频率f′1和f2之间的间距是非常大的，频率刻度是对数的。例如，采用与图2和5中的数值L3和Li同一数量级的数值L3、L3′和Li、Li′，则频率f2移动到大约一个吉赫。

最理想的是，把分别为R1和R2低值电阻(例如，几十欧姆或者甚至更小)分别与电容C1、C2串联连接。电阻R1和R2损害接地返回电感(L3+Li和L3′+Li′)的品质因数并且减小谐振幅度。如果设置电阻R1和R2，那么最好把电阻R1和R2集成在电路40内。电阻R1和R2的数值选择取决于所希望的滤波器衰减。

本发明的一个优点是通过在封装体内构成接地连接的分离，至少引入一个高谐振频率，很显然，高谐振频率的引入推迟衰减的减小。因此改进所获得的低通滤波器的总的响应。

本发明的另一个优点是不改变低通滤波器的截止频率。当然，如在常规滤波器里的那样，截止频率仅与电容C1和C2的数值以及电阻R的数值联动。

图9表示根据本发明第二实施例的低通滤波器的等效电路图。根据本发明的另一个特点，分割串联谐振电路。因而，由一些电容C11、C12、C13和C14以及一些电容C21、C22、C23和C24分别组成低通滤波器中的各个电容性元件。电容C11到C14用第一电极一起连接到确定集成电路60的焊接点11的电阻R端子4。电容C21到C24类似有连接到确定集成电路的焊接点12的电阻R端子5的共用电极。

把各种电容器的另一电极各自连接到芯片60中准备用作各自连接到封装体70的接地端子71、72、73、74、75、76、77、78的焊接点61、62、63、64、65、66、67和68。在图9的实例中，在电阻R两侧并联连接四个串联RLC电路。分割电容而获得串联谐振电路的优点是通过合宜地选择电容C11到C14和C21到C24的各个量值、朝较高频率方向反推的不同谐振频率而达到滤波器衰减的减小。只要并联连接的电容的量值和与对截止频率所希望的电容量相吻合，则在没有改变滤波器的截止频率fc的情况下达到上述效果。

在封装体60外面，各个端子71到78通过寄生电感Li1到Li6接地。

图10表示如图9所示那样的滤波器与图4和6的滤波器的各个频率响应曲线47和57相比较的频率响应曲线87。

如图10所示，在衰减明确减小以前在滤波器响应曲线中获得四个谐振频率fr1、fr2、fr3和fr4。在滤波器的衰减-频率特性曲线中谐振频率的数量取决于并联放置的电容的数量。在不同谐振频率之间的滤波器响应曲线中振荡幅度取决于与不同电容构成最佳串联的电阻R11、R12、R13、R14、R21、R22、R23和R24的数值。各个寄生电感L11、L12、L13、L14和L21、L22、L23、L24大致是相同的。在给定的封装体组装技术方面，用相同的方法进行芯片60中的焊接点和封装体的端子之间的各个连接。引起由滤波器衰减的频率范围变宽的倍增谐振电路的效果仅取决于并联设置的电容的数目。

如与图7中的情况比较的那样，装有几个并联的具有不同谐振频率的RLC电路的做法形成具有很强衰减的“台面(mesa)。”

本发明不仅排除衰减改变的频率而且改进在衰减频率范围内的衰减。参阅图2和5的实例，最后的谐振频率fr4被推回到几吉赫。

对不同的电容来说，将最佳地选择能实现不同的谐振频率fr1、fr2、fr3和fr4之间大致上有规律的频率间距的数值。规定与不同电容串联放置的电阻具有足够低的量值，以便保持滤波效果。

根据一个没有表示出的变换实施例，不是芯片60中的所有焊接点61到68与封装体的端子71到78相对应。但是，在电阻R的两侧至少设置一个端子，以便保持滤波器的输入接地和输出接地的分离。

图11表示根据本发明第三实施例的低通滤波器的等效电路图。上述第三实施例相对于以前所述的实施例实质上有二个差异。

第一个差异是在低通滤波器中的电阻R的两侧上设置不同数目的串联谐振RLC电路。在图11的实施例中，在滤波器的焊接点11侧上设置二个电容C11和C12而在集成电路80的焊接点1 2侧上设置三个电容C21、C22和C23。电阻R11、R12、以及R21、R23和R24最好与这些不同的电容构成串联。这种在谐振电路中的不对称改变在谐振频率范围内的滤波器响应。

第二个差异是集成谐振电路中的一部分电感。如果不同的电容具有相同的数值，则通过在芯片80中集成具有不同数值的电感L80、L82、L83、L84和L85获得不同的谐振谱率。当然，焊接点61、62、65、66和67通过代表基本上由于焊接点与封装体90的端子的连接引起的寄生电感特征的寄生电感L11、L12、L21、L22、L23与各个端71、72、75、76、77保持连接。同样，虽然未表示出，但是在封装体外面，寄生电感始终存在在各个端子71、72、75、76、77和地之间。在图11中用虚线表示电感L85以说明其任选性。实际上，由于使在那里的一些电感的量值各个都互不相同，因此可以规定电容C23所属的谐振电路中的电感性元件仅仅是由寄生电感形成的。

当然，在图11的实施例中，串联集成电容、电阻和电感的各个配置是没有阻抗的。但是，在上述实施例中，由于把一些电阻集成到芯片40和60，因此这些电阻必然连接到相应的电容。然而，即使在这些实施例中，一些电阻还是可以以串联连接的方式连接到这些电容的一些端子中的一个端子或另一个端子。

作为一种替换方法，在不同的电感至少部分被集成的情况中，可以获得不同的电感的品质因数改变。从而避免使用分立电阻。

图12表示根据本发明的低通滤波器第四实施例的等效图。这个实施例意在以π滤波器说明本发明对其他形式滤波器的应用。图10的实施例说明包括串联在明确表示芯片100和滤波器中的输入-输出焊接点的二个端子11、12之间的二个电阻R1和R2的“T”滤波器。在常规T滤波器中，电阻R1和R2串联连接的中点91通过电容接地。根据本发明，设置通过其第一电极连接到中点的至少二个电容C31和C32。电容C31和C32的第二电极各自连接到芯片100中的焊接点92和93，本身各自连接到封装体110的端子94和95。寄生电感L31和L32(以及没有表示出的外部到封装体的寄生电容)与各个电容C31和C32形成串联谐振电路。与以前一样，电阻R31和R32最好是串联在谐振电路中。

根据关于π滤波器以前给出的说明能够推断在“T”滤波器的执行过程中由本发明提供的效果和优点。

图13表示本发明应用于带通滤波器的另一个实施例。在图13的实例中，带通滤波器通常包括含有电容C41和在芯片120的输入-输出焊接点11和12之间的电阻R41的串联RC电路。这些输入-输出焊接点供通过并联RC电路接地用。根据本发明，在电阻R41和电容C41的两侧设置几个并联RC电路，以把几个谐振频率引入滤波器。仍然根据本发明，这些不同的并联RC电路各自连接到封装体130的端71、72、75和76。因而，设置各自连接到不同的RC电路的末端的焊接点61、62、65和66。例如，包括电阻R11与电容C11并联的第一电路连接在焊接点11和焊接点61之间，而包括电容C12与电阻R12并联的第二电路连接在焊接点11和焊接点62之间。在焊接点12侧，第一RC电路包括电容C21与电阻R21并联而第二RC电路包括电容C22与电阻R22并联。本发明的不同的谐振电路除了RC电路外包括芯片120中的各个焊接点61、62、65和66到封装体130的各个端子71、72、75和76的连接线的寄生电感L11、L12、L21和L22。

当然，如在低通滤波器的情况中的那样，可以把低通滤波器设置成局部集成到谐振电路中的电感的芯片100部分。

在对带通滤波器的应用中，通过谐振电路中的不同电阻获得在谐振频率之间振荡的幅度限制。

当然，本发明同样具有会被精通技术的人想到的各种替换、变化和改进。特别是，本发明的滤波器中的电容、电阻和电感取决于应用和取决于所希望的滤波器类型。进一步，这些电容的量值将考虑串联连接并取决于将要装集成电路的封装体的一些电感中的最小电感。在这方面，对给定类型的封装体来说，精通技术的人能够求出这种封装体的寄生电感的量值。

Claims

1.一种滤波器，是利用电阻性(R；R；R；R1、R2；R41、R11、R12、R21、R22)和电容性(C1、C2；C11、C12、C13、C14、C21、C22、C23、C24；C11、C12、C21、C22、C23；C31、C32；C11、C12、C21、C22)元件以集成电路形式形成的，其特征在于包括：芯片(40、60、80、100、120)中用于接地的至少二个焊接点(41、42；61、62、63、64、65、66、67、68；61、62、65、66、67；92、93；61、62、65、66)，不直接互相连接而能够各自连接封装体(50；70；90；110；130)的至少二个分立端子(51，52；71、72、73、74、75、76、77、78；71、72、75、76、77；94、95；71、72、75、76)。

2.根据权利要求1的滤波器，其特征在于滤波器中的每个电容性元件由各自连接到芯片(60、80、1 00、120)中的特殊焊接点(61、62、63、64；65、66、67、68；61、62；65、66、67、92、93；61、62；65、66)的数个电容(C11、C12、C13、C14；C21、C22、C23、C24；C11、C12；C21、C22、C23；C31、C32；C11、C12；C21、C22)组成，所述焊接点各自连接集成电路封装(70、90、110、130)的各端子，用于接地。

3.根据权利要求2的滤波器，其特征在于形成每个电容性元件的电容(C11、C12、C13、C14；C21、C22、C23、C24；C11、C12；C21、C22、C23、C31、C32；C11、C12；C21、C22)的数目是根据在滤波器响应中所希望的谐振频率数目选择出的。

4.根据权利要求2或3的滤波器，其特征在于包括：电感性元件(L81、L82、L83、L84、L85)，与构成电容性元件的各电容(C11、C12、C21、C22、C23)串联连接，并参与形成谐振电路，具有对应于相应焊接点(61、62、65、66、67)到封装体(90)连接的寄生电感。

5.根据权利要求1到4中的任一权利要求的滤波器，其特征在于包括：与各个接地焊接点(41、42；61、62、63、64、65、66、67、68；61、62、65、66、67；92、93；61、62、65、66)相关连的电阻性元件(R1、R2；R11、R12、R13、R14、R21、R22、R23、R24；R11、R12、R21、R22、R23；R31、R32；R11、R12、R21、R22)。

6.根据权利要求5的滤波器，其特征在于电阻性元件(R1、R2；R11、R12、R13、R14、R21、R22、R23、R24；R11、R12、R21、R22、R23；R31、R32、R11、R12、R21、R22)的数值是为滤波器响应所需的最大衰减值的函数。

7.根据权利要求1到6中的任一权利要求所述的滤波器，应用于连续频谱。

8.根据权利要求1到7中的任一权利要求所述的滤波器，执行低通滤波功能。

9.根据权利要求1到7中的任一权利要求所述的滤波器，执行带通滤波功能。