CN1471148A - 栅极结构与主动区的重叠偏移量的测量方法 - Google Patents

栅极结构与主动区的重叠偏移量的测量方法 Download PDF

Info

Publication number
CN1471148A
CN1471148A CNA021271410A CN02127141A CN1471148A CN 1471148 A CN1471148 A CN 1471148A CN A021271410 A CNA021271410 A CN A021271410A CN 02127141 A CN02127141 A CN 02127141A CN 1471148 A CN1471148 A CN 1471148A
Authority
CN
China
Prior art keywords
gate structure
active region
voltage
nth
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021271410A
Other languages
English (en)
Other versions
CN1217397C (zh
Inventor
张明成
林正平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN 02127141 priority Critical patent/CN1217397C/zh
Publication of CN1471148A publication Critical patent/CN1471148A/zh
Application granted granted Critical
Publication of CN1217397C publication Critical patent/CN1217397C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种栅极结构与主动区的重叠偏移量的测量方法,其中主动区具有第一、第二侧边,第一至第N栅极结构互距一既定间隔地设置该主动区上,且上述第一、第N栅极结构与上述第一、第二侧边皆预定要重叠一既定宽度,该方法包括:提供一矩形掺杂区,设置于上述第一至第N栅极结构的下方,且具有一第一、第二测试边,分别对齐于上述主动区的第一、第二侧边;施加一第一电压至第一测试边上方的第一栅极结构,并且将位于第二测试边上的第N栅极结构接地;测量第一电压在掺杂区上的分压;根据分压,判断上述第一及第N栅极结构与上述第一测试边及第二测试边是否有偏移及产生的重叠偏移量ΔW。

Description

栅极结构与主动区的重叠偏移量的测量方法
技术领域
本发明涉及一种测量方法,特别是指一种测量栅极结构(Gate Structure)与主动区(Active Area)的重叠偏移量的方法。
背景技术
现在的集成电路含有为数众多的结构及一般尺寸为几个微米的元件(feature),导电性、非导电性以及半导电性的任一者的元件均被设置于局部区域中,公知技术中使用微影成像(photolithorgraphy)来定出上述元件。
无论形成什么,都需要适当的对准以避免跨在集成电路上的元件产生错误。举例来说,若内连线结构未适当地设置于接触孔(via)上,则需要与其它元件电连接的元件,便会与其它元件电绝缘。或者是说,内连线与接触孔有些微的误对准,则会导致该元件所接收的电压或电流少于预设值。
有鉴于此,需要一个测试方法不仅可以快速地判定元件间的重叠是否有偏移,亦可以量化重叠的偏移量以及得知偏移的方向。然而,量化重叠的偏移量以及偏移的方向,可作为后续处理中,处理人员必要调整重叠偏移的指标。
发明内容
本发明的目的是为了提供一种测量栅极结构与主动区的重叠偏移量的方法,以便快速地判定元件间的重叠是否有偏移,亦可以量化重叠的偏移量以及得知偏移的方向。
根据上述目的,本发明提供一种测量栅极结构与主动区的重叠偏移量的方法,其中一主动区具有一第一、第二侧边,第一至第N栅极结构互距一既定间隔地设置于该主动区上,上述第一栅极结构位于上述主动区的第一侧边之上,而上述第N栅极结构位于上述主动区的第二侧边之上,并且上述第一、第N栅极结构与上述第一、第二侧边皆预定要重叠一既定宽度,该方法包括下列步骤。首先,提供一掺杂区,设置于上述第一至第N栅极结构的下方,且具有一第一、第二测试边,分别对齐于上述主动区的第一、第二侧边,其中上述第一测试边以及上述主动区的第一侧边同样与上述第一栅极结构重叠上述既定宽度,并且上述第二测试边以及上述主动区的第二侧边同样与上述第N栅极结构重叠上述既定宽度。
接著,施加一第一电压至位于上述第一测试边上的第一栅极结构,并且将位于上述第二测试边上的第N栅极结构接地。然后,测量上述第一电压在上述掺杂区上的分压。之后,根据上述分压,判断上述第一及第N栅极结构与上述第一测试边及第二测试边是否有偏移。若产生偏移时,根据上述分压、上述第电压以及既定宽度,以计算出上述第一及第N栅极结构与上述主动区的第一、第二侧边的重叠偏移量(ΔW)。
其中当上述分压不等于上述第一电压的二分之一时,则表示上述第一及第N栅极结构与上述主动区的第一、第二侧边的重叠产生偏移。另外,上述重叠偏移量是依照下列数学式而求得:
      ΔW=2W×(V1/Vs)-W;
其中,ΔW表示上述第一及第二栅极结构与上述主动区的重叠偏移量;W表示上述既定宽度;V1表示上述第一电压;以及Vs表示上述第一电压在掺杂区上的分压。
本发明的优点在于:本发明提供一种测量栅极结构与主动区的重叠偏移量的方法,该方法可以快速地判定元件间的重叠是否有偏移,以及可以量化重叠的偏移量以及得知偏移的方向,作为后续处理中,处理人员调整重叠偏移的必要指标。
附图说明
图1是本发明中栅极结构与主动区的位置对应关系示意图;
图2a-图2d为本发明的测量方法的示意图。具体的实施方式
为让本发明的上述目的、特征及优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下。
实施例
本发明提供一种测量栅极结构与主动区的重叠偏移量的方法。如图1中所示,在半导体晶体的一元件区A中,一主动区AA具有一第一、第二侧边Sd1、Sd2,第一至第N栅极结构GC1-GCN互距一既定间隔地设置该主动区AA上,上述第一栅极结构GC1位于上述主动区AA的第一侧边Sd1之上,而上述第N栅极结构GCN位于上述主动区AA的第二侧边Sd2之上,并且上述第一、第N栅极结构GC1、GCN与上述第一、第二侧边Sd1、Sd2皆预定要重叠一既定宽度W。
由于半导体的微程处理中,若第一栅极结构GC1往第N栅极结构GC1方向偏移时,则晶体上同一处理中,所形成的所有的栅极结构,皆会往第N栅极结构GCN方向等量偏移。同样地,若第N栅极结构GCN往第一栅极结构GC1的方向偏移时,则晶体上同一制程中,所形成的所有的栅极结构,皆会往第一栅极结构GC1方向等量偏移。
本发明,首先在上述半导体晶体的切割道区B中,提供一掺杂区TA,设置于上述第一至第N栅极结构GC1-GCN的下方,且具有一第一、第二测试边TSd1、TSd2,分别与上述主动区AA的第一、第二侧边Sd1、Sd2对齐。
其中上述掺杂区为一矩形,故第一测试边TSd1与第二测试边TSd2等长。并且由于掺杂区TA的第一测试边TSd1对齐于主动区AA的第一侧边Sd1,且栅极结构GC1由元件区A往元件区C方向水平延伸。因此,第一测试边TSd1以及主动区AA的第一侧边Sd1同样与第一栅极结构GC1重叠上述既定宽度W。同样地,由于掺杂区TA的第二测试边TSd2对齐于主动区AA的第二侧边Sd2,且栅极结构GCN是由元件区A往元件区C方向平行地延伸、因此,第二测试边TSd2以及主动区AA的第二侧边Sd2同样与第N栅极结构GCN重叠上述既定宽度W。由此可知,当跨在主动区AA与掺杂区TA上的栅极结构GC1-GCN往第一栅极结构GC1方向偏移时,或是往第N栅极结构GCN方向偏移时,都会具有相同的偏移量,故只要能测得栅极结构GC1-GCN在掺杂区上的偏移量,即可得知栅极结构GC1-GCN与主动区的偏移量。
接著,如图2a中所示,为本发明中栅极结构GC1-GCN与掺杂区TA的立体示意图。其中,一第一电压V1被施加至位于第一测试边TSd1上方的第一栅极结构GC1上,并且将位于第二测试边TSd2上方的第N栅极结构GCN接地。
如图2b中所示,为图2a中,掺杂区TA与栅极结构GC1-GCN的剖面图。本发明接著测量第一电压V1在掺杂区TA上的分压V1,由于每一个栅极结构GC1-GCN皆由一栅极导电层11及一栅极绝缘层12所构成,且掺杂区TA是掺杂N型载子而形成的掺杂区。
因此,当第一电压V1施加在栅极结构GC1,且栅极结构GCN接地时,可等效看成两个串联的电容CGC1及CGCN,而且第一电压V1在掺杂区TA上的分压V1,可视作跨在电容CGCN上的电压,如图2c中所示。
即符合数学式Vs=V1×CGC1/(CGC1+CGCN);         式(1)
又由于电容器电容量大小与两极板的极板的截面积成正比,与距离成反比,与充填介质系数成正比,即
C=E×A/d=E0×Er×A/d;                       式(2)
其中E表示介质系数;E0表示真空或空气介质系数;Er表示相对介质系数;A表示两极板的截面积;d表示两极板间的距离。
如图2b中所示,在本实施例中,由于电容CGC1与CGCN的两极板间皆隔著相同材料、厚度的栅极绝缘层12。因此在本实施例中,电容CGC1与CGCN的电容量大小只与两极板的截面板成正比。
接著,请参考图2d,由于本实施列中,矩形掺杂区TA的第一测试边TSd1与第二测试边TSd2的边长皆为L,故电容CGC1的电容量大小正比于第一测试边TSd1与第一栅极结构GC1重叠既定宽度W。同样地,电容CGCN的电容量大小正比于第二测试边TSd2与第N栅极结构GCN重叠的既定宽度W。在此假设第一测试边TSd1与第一栅极结构GC1重叠的既定宽度会等于W-ΔW,而第二测试边TSd2与第N栅极结构GCN重叠的既定宽度W+ΔW时。上述式(1)可改写成
Vs=V1×(W+ΔW)/(2W);                 式(3)
由此可知,当第一及第N栅极结构GC1、GCN与掺杂区的第一、第二测试边TSd1、TSd2的重叠没有产生偏移时,即ΔW=0,则第一电压V1于掺杂区TA上的分压Vs会等于第一电压V1的二分之一。反过来说,就是当第一电压V1于掺杂区TA上的分压Vs不等于第一电压V1的二分之一时,则表示上述第一及第N栅极结构GC1、GCN与掺杂区TA的第一、第二测试边TSd1、TSd2的重叠有产生偏移。换句话说,即表示上述第一及第N栅极结构GC1、GCN与上述主动区AA的第一、第二侧边Sd1、Sd2的重叠有产生对等的偏移。
然而,重叠的偏移量可借由将上述式(3)改写成
ΔW=2W×(Vs/V1)-W;                   式(4)
并代入已知的第一电压V1、重叠既定宽度W、测量到的掺杂区TA上的分压Vs,而求得偏移量ΔW。
并且当求出的偏移量ΔW为正值时,表示栅极结构GC1-GCN往第一栅极结构GC1的方向偏移,反过来说,若求出的偏移量ΔW为负值时,表示栅极结构GC1-GCN皆往第N栅极结构GCN的方向偏移。
虽然本发明已以较佳实施例揭露如上,然其并非用以限制本发明,任何熟习此项技艺者,在不脱离木发明的精神和范围内,当可做更动与润饰,因此本发明的保护范围权利要求书所界定者为准。

Claims (6)

1.一种栅极结构与主动区的重叠偏移量的测量方法,其中一主动区具有一第一、第二侧边,一第一至第N栅极结构互距一既定间隔地设置在该主动区上,上述第一栅极结构位于上述主动区的第一侧边之上,而上述第N栅极结构位于上述主动区的第二侧边之上,并且上述第一、第N栅极结构与上述第一、第二侧边皆预定要重叠一既定宽度,该方法包括:
提供一矩形掺杂区,设置于上述第一至第N栅极结构的下方,且具有一第一、第二测试边,分别对齐于上述主动区的第一、第二侧边,其中上述第一测试边以及上述主动区的第一侧边同样与上述第一栅极结构重叠上述既定宽度,并且上述第二测试边以及上述主动区的第二侧边同样与上述第N栅极结构重叠上述既定宽度;
施加一第一电压至位于上述第一测试边上方的第一栅极结构,并且将位于上述第二测试边上的第N栅极结构接地;
测量上述第一电压于上述掺杂区上的分压;
根据上述分压,判断上述第一及第N栅极结构与上述第一测试边及第二测试边是否有偏移;
若产生偏移时,根据上述分压、上述第一电压以及既定宽度,以计算出上述第一及第N栅极结构与上述主动区的第一、第二侧边的重叠偏移量ΔW。
2.如权利要求1所述的栅极结构与主动区的重叠偏移量的测量方法,其特征在于当上述第一电压在掺杂区分压不等于上述第一电压的二分之一时,则表示上述第一及第N栅极结构与上述主动区的第一、第二侧边的重叠有产生偏移ΔW。
3.如权利要求1所述的栅极结构与主动区的重叠偏移量的测量方法,其特征在于所述的上述重叠偏移量是依照下列数学式而求得:
ΔW=2W×(Vs/V1)-W;
其中,
ΔW表示上述第一及第二栅极结构与上述主动区的重叠偏移量;
W表示上述第一栅极结构与掺杂区第一测试边重叠的上述既定宽度、上述第N栅极结构与掺杂区第二测试边重叠的上述既定宽度、上述第一栅极结构与主动区第一侧边重叠的上述既定宽度,以及上述第N栅极结构与主动区第二侧边重叠的上述既定宽度;
V1表示上述第一电压;以及
Vs表示上述第一电压在掺杂区上的分压。
4.如权利要求1所述的栅极结构与主动区的重叠偏移量的测量方法,其特征在于所述的每个栅极结构由一栅极绝缘层以及一栅极导电层所构成。
5.如权利要求1所述的栅极结构与主动区的重叠偏移量的测量方法,其特征在于所述的掺杂区是以掺杂N型杂质而形成。
6.如权利要求5所述的栅极结构与主动区的重叠偏移量的测量方法,其特征在于所述的掺杂区形成于半导体晶体上的切割道中。
CN 02127141 2002-07-25 2002-07-25 栅极结构与有源区的重叠偏移量的测量方法 Expired - Lifetime CN1217397C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02127141 CN1217397C (zh) 2002-07-25 2002-07-25 栅极结构与有源区的重叠偏移量的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02127141 CN1217397C (zh) 2002-07-25 2002-07-25 栅极结构与有源区的重叠偏移量的测量方法

Publications (2)

Publication Number Publication Date
CN1471148A true CN1471148A (zh) 2004-01-28
CN1217397C CN1217397C (zh) 2005-08-31

Family

ID=34143477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02127141 Expired - Lifetime CN1217397C (zh) 2002-07-25 2002-07-25 栅极结构与有源区的重叠偏移量的测量方法

Country Status (1)

Country Link
CN (1) CN1217397C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362642C (zh) * 2004-06-28 2008-01-16 中芯国际集成电路制造(上海)有限公司 同时测多个金属-氧化物-半导体器件热载流子的测试结构
CN100452391C (zh) * 2005-12-22 2009-01-14 上海华虹Nec电子有限公司 半导体对准测试结构
CN109192674A (zh) * 2018-09-04 2019-01-11 深圳市南硕明泰科技有限公司 一种测量注入层光刻对准偏差的方法
CN109979843A (zh) * 2019-04-09 2019-07-05 德淮半导体有限公司 用于校验版图中的图案偏移的装置和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362642C (zh) * 2004-06-28 2008-01-16 中芯国际集成电路制造(上海)有限公司 同时测多个金属-氧化物-半导体器件热载流子的测试结构
CN100452391C (zh) * 2005-12-22 2009-01-14 上海华虹Nec电子有限公司 半导体对准测试结构
CN109192674A (zh) * 2018-09-04 2019-01-11 深圳市南硕明泰科技有限公司 一种测量注入层光刻对准偏差的方法
CN109979843A (zh) * 2019-04-09 2019-07-05 德淮半导体有限公司 用于校验版图中的图案偏移的装置和方法

Also Published As

Publication number Publication date
CN1217397C (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
DE10322523B4 (de) Halbleiterdrucksensor mit einer Membran
US7411216B2 (en) Thin film array panel and manufacturing method thereof
CN106932984B (zh) 薄膜晶体管基板及其制造方法
CN1118869C (zh) 具有固定桁条的集成电路触点
US20030218211A1 (en) SOI-LDMOS device with integral voltage sense electrodes
US20220413038A1 (en) Test element group and test device including the same
CN100335961C (zh) 水平电场型薄膜晶体管基板及使其中缺陷像素变暗的方法
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
CN1471148A (zh) 栅极结构与主动区的重叠偏移量的测量方法
US20060128041A1 (en) Misalignment test structure and method thereof
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
US7626402B2 (en) Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof
KR20070111299A (ko) 반도체 장치의 구조 및 그 제조 방법
KR20120045178A (ko) 박막 트랜지스터 및 이의 제조 방법
CN110364447B (zh) 半导体工艺的关键尺寸的监测结构及监测方法
TWI567998B (zh) 灰階式光罩、薄膜電晶體及主動元件陣列基板
CN101068032A (zh) 半导体变形测量仪及其制造方法
JP2004527011A (ja) アクティブ・プレート
CN111952285B (zh) 阵列基板母板和检测刻蚀残留的方法
CN1231972C (zh) 具有系统静电防护的静电充电封环
CN1226779C (zh) 可靠度测试装置及其测试方法
US8987905B2 (en) Semiconductor package and method for manufacturing the same
TW548770B (en) Method of measuring amount of overlap deviation between gate structure and active region
CN114695317A (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
JP3818903B2 (ja) 半導体装置のアライメント誤差の測定用素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050831

CX01 Expiry of patent term