CN109979843A - 用于校验版图中的图案偏移的装置和方法 - Google Patents

用于校验版图中的图案偏移的装置和方法 Download PDF

Info

Publication number
CN109979843A
CN109979843A CN201910278042.4A CN201910278042A CN109979843A CN 109979843 A CN109979843 A CN 109979843A CN 201910278042 A CN201910278042 A CN 201910278042A CN 109979843 A CN109979843 A CN 109979843A
Authority
CN
China
Prior art keywords
mosfet
drain current
polycrystalline grid
active area
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910278042.4A
Other languages
English (en)
Other versions
CN109979843B (zh
Inventor
汤茂亮
柯天麒
王阳阳
刘少东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Xide Industrial Design Co ltd
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910278042.4A priority Critical patent/CN109979843B/zh
Publication of CN109979843A publication Critical patent/CN109979843A/zh
Application granted granted Critical
Publication of CN109979843B publication Critical patent/CN109979843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及校验版图中的图案偏移的方法和装置。本公开提供了一种校验版图中的图案偏移的方法，包括：测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流；比较每一对MOSFET中的两个MOSFET中的漏极电流；以及基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。

Description

用于校验版图中的图案偏移的装置和方法
技术领域
本公开涉及半导体领域，具体而言，涉及校验版图中的图案偏移的装置和方法。
背景技术
在半导体领域，随着互补金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)设备尺寸不断减小，CMOS设备内部集成密度不断增大。为了避免集成度增大而导致CMOS设备内部元件互相干扰，通常采用浅沟槽隔离(Shallow TrenchIsolation，STI)技术来进行有源区隔离处理。然而，STI技术会向金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)引入机械应力，并且这是MOSFET沟道中的机械应力的主要来源，会导致MOSFET中迁移率发生变化。通常，STI所引起的机械应力会随着MOSFET几何结构的变化(比如，有源区内栅极的位置、有源区的尺寸，等等)而变化。非专利文献1中公开了STI所引起的机械应力与MOSFET几何结构的关系。因此，MOSFET几何结构中的版图偏移会导致MOSFET中的迁移率变化的不利后果。
随着工艺的持续发展，STI技术应用日益广泛，其对迁移率的影响不容小视。因此，存在校验MOSFET版图中的图案偏移以便补偿迁移率变化的需要。
引文列表
非专利文献
非专利文献1：Bianchi,R.A."Accurate modeling of trench isolationinduced mechanical stress effects on MOS-FET electrical performance."International Electron Devices Meeting IEEE,2003.
发明内容
本公开的目的之一是提供一种新颖的用于校验版图中的图案偏移的装置和方法。
根据本公开的第一方面，提供了一种校验版图中的图案偏移的方法，其特征在于，包括：测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流；比较每一对MOSFET中的两个MOSFET中的漏极电流；以及基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
根据本公开的第二方面，提供了一种用于校验版图中的图案偏移的装置，其特征在于，包括：测量单元，所述测量单元测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流；比较单元，所述比较单元比较每一对MOSFET中的两个MOSFET中的漏极电流；以及判定单元，所述判定单元基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A例示了MOSFET的平面结构示意图。
图1B例示了MOSFET的电路结构示意图。
图2例示了MOSFET的版图的平面结构示意图。
图3例示了根据本公开的一些示例性实施例的校验版图中的图案偏移的方法的流程图。
图4例示了根据本公开的一些示例性实施例的MOSFET的版图结构示意图。
图5例示了根据本公开的一些示例性实施例的用于校验版图中的图案偏移的结构示意图。
图6例示了根据本公开的另外一些示例性实施例的MOSFET的版图结构示意图。
图7例示了根据本公开的另外一些示例性实施例的用于校验版图中的图案偏移的结构的示意图。
图8例示了根据本公开的另外一些示例性实施例的MOSFET的版图结构示意图。
图9例示了根据本公开的一些示例性实施例的用于校验版图中的图案偏移的装置的结构图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。在图中，为了便于说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确地反映出器件的实际尺寸，但是它们还是完整地反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本发明的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
为了更全面、清楚地理解本发明，下面将结合附图来阐述根据本公开的新颖的技术。
通常，CMOS设备中包含有多个MOSFET。MOSFET中的几何结构与用于有源区隔离的STI引起的机械应力存在一定关系。图1例示了MOSFET的平面结构示意图。如图1中所示，MOSFET包括有源区110、120和多晶栅极130。有源区110、120可以分别为漏极有源区和源极有源区，也可以分别为源极有源区和漏极有源区。作为示例，在图1中，有源区110的长度为SA，有源区120的长度为SB，有源区110和120的宽度都为W。多晶栅极130的长度为L，宽度为W。
在图1中，多晶栅极130至有源区110、120的边缘(也即，浅沟槽隔离边缘)的总等效距离po2act可以用公式1来表示。
[公式1]
图1B例示了MOSFET的电路结构示意图。如图1B所示，D、G、S分别对应于MOSFET的漏极、栅极和源极。该MOSFET中的漏极电流ID可以用公式2来表示。
[公式2]
其中，u表示MOSFET的载流子迁移率，W表示多晶栅极宽度，L表示多晶栅极长度。Coxe表示每单位面积的栅极氧化物电容，Coxe＝εoxe/toxe，εoxe表示二氧化硅的介电常数，toxe表示栅极氧化物的厚度。Vgs表示栅极-源极电压，Vds表示漏极-源极电压。Vth表示阈值电压，也即形成反型层的栅极-源级电压。
尽管图1B中仅示出了N沟道增强型MOSFET的电路结构示例，但是应当理解，本公开中的MOSFET也可以包括其他类型的MOSFET，例如，P沟道增强型MOSFET、N沟道耗尽型MOSFET、P沟道耗尽型MOSFET，等等。
MOSFET中载流子迁移率u与多晶栅极130至有源区110、120的边缘的总等效距离po2act成反比，二者之间的关系可以用公式3来表示。
[公式3]
其中，K(L,W)代表栅极长度L和栅极宽度W的函数。
根据公式2和公式3可以推导得出漏极电流ID与多晶栅极130至有源区110、120的边缘的总等效距离po2act之间的关系，如公式4所示。
[公式4]
其中，根据公式4，当栅极长度L和栅极宽度W为常量时，K‘也为常量。
根据上述公式，本申请的发明人发现，当MOSFET中多晶栅极的位置相对于有源区发生偏移时，该偏移与漏极电流ID之间存在特定关系。为了校验出MOSFET中多晶栅极的位置相对于有源区的偏移，进而有利于之后对载流子迁移率进行补偿，本申请的发明人提出了用于校验版图中的图案偏移的装置和方法。
接下来，将结合图2描述根据本公开的实施例的校验版图中的图案偏移的原理。图2例示了MOSFET的版图的平面结构示意图。如图2所示，MOSFET的版图包括有源区、多晶栅极PO以及接触孔CO。多晶栅极PO可以由多晶硅或者其它难溶硅化物制备而成。接触孔CO用于将有源区与金属相连接。有源区包括漏极有源区P1和源极有源区P2。漏极有源区P1的长度为s1，宽度为s3，源极有源区P2的长度为s2，宽度为s4。作为示例，假定MOSFET版图对称布置，s1＝s2＝SL，s3＝s4＝SW。那么，当多晶栅极PO未偏移时，根据公式1，多晶栅极PO至有源区P1和P2的边缘的总等效距离po2act即为SL，则该MOSFET的漏极电流可以利用公式5表示。
[公式5]
接着，如图2中所示，当多晶栅极PO的版图图案相对于有源区向右偏移DL时，MOSFET中的漏极电流会发生变化。具体地，在向右偏移DL的情况下，结合公式1和公式4，并且考虑到SL远大于偏移DL，漏极电流ID可以利用公式6表示。
[公式6]
根据公式6可知，当同一MOSFET的漏极有源区与源极有源区中间的多晶栅极偏移时，对该MOSFET的漏极电流并无影响。然而，当位于同一MOSFET的漏极有源区与源极有源区同一侧的多晶栅极偏移时，则会影响K‘中的多晶栅极宽度W的大小，进而影响漏极电流ID。因此，本公开利用该原理来校验多晶栅极对应的版图相对于有源区的偏移。
图3例示了根据本公开的一些示例性实施例的校验版图中的图案偏移的方法的流程图300。如图3所示，在步骤310中，测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流。在一些实施例中，电路版图中包括至少一对相邻的MOSFET。在一些实施例中，每一个MOSFET包含有源区和多晶栅极，有源区包含源极有源区和漏极有源区。在一些实施例中，每个MOSFET中的漏极有源区和源极有源区可以互换使用。在一些实施例中，多晶栅极包括水平多晶栅极和垂直多晶栅极。在这里，“水平”和“垂直”指的是俯视版图的视角下的平面结构图中的方向。
接下来，在步骤320中，比较每一对MOSFET中的两个MOSFET中的漏极电流。在本公开的实施例中，MOSFET的漏极电流与该MOSFET的漏极有源区和源极有源区之间的多晶栅极的宽度成正比，而与该多晶栅极至有源区边缘的距离成反比。具体地，在一些实施例中，通过将电源电压施加到漏极有源区和多晶栅极，并且将源极有源区接地，来测量漏极电流。
在一些实施例中，成对的相邻MOSFET中的两个MOSFET可以为共用水平多晶栅极的相邻MOSFET，也可以为共用垂直多晶栅极的相邻MOSFET。
接下来，在步骤330中，基于成对的相邻MOSFET中的两个MOSFET的漏极电流的比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
在一些实施例中，至少一对相邻MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，其中第一MOSFET和第二MOSFET的版图关于水平多晶栅极对称。
在一些实施例中，对于共用水平多晶栅极的第一MOSFET和第二MOSFET，当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移，而当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移。
在一些实施例中，对于共用水平多晶栅极的第一MOSFET和第二MOSFET，当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移，而当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移。其中，第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。也即，第一方向与第二方向是相反的方向。
在一些实施例中，至少一对相邻MOSFET包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，其中第三MOSFET和第四MOSFET的版图关于垂直多晶栅极对称。
在一些实施例中，对于共用垂直多晶栅极的第三MOSFET和第四MOSFET，当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移，而当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
在一些实施例中，对于共用垂直多晶栅极的第三MOSFET和第四MOSFET，当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移，而当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移。其中，第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。也即，第三方向与第四方向是相反的方向。
在另外一些实施例中，至少一对相邻MOSFET可以既包括共用水平多晶栅极的第一MOSFET和第二MOSFET，也包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，其中第一MOSFET和第二MOSFET的版图关于水平多晶栅极对称，而第三MOSFET和第四MOSFET的版图关于垂直多晶栅极对称。
在一些实施例中，当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移，而当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移。同时，当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移，当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
在一些实施例中，当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移，而当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移。其中，第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
在一些实施例中，当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移，而当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移。其中，第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
如上所述，上面已经描述了根据本公开的实施例的校验版图中的图案偏移的方法的流程。下面，将参考图4至图8，对根据本公开的实施例的校验版图中的图案偏移的具体细节进行描述。
图4例示了根据本公开的一些示例性实施例的MOSFET的版图结构示意图。如图4所示，MOS1为第一MOSFET，MOS2为第二MOSFET。作为示例，MOS1和MOS2为相邻的一对MOSFET，二者共用水平多晶栅极PO1。
如图4所示，MOS1包括漏极有源区P1、源极有源区P2、接触孔CO以及垂直多晶栅极PO2的上半部分。垂直多晶栅极PO2的上半部分位于漏极有源区P1和源极有源区P2之间，接触孔CO位于漏极有源区P1和源极有源区P2内。MOS1的漏极有源区P1的长度为s1，宽度为s3，源极有源区P2的长度为s2，宽度为s4。
此外，如图4所示，MOS2包括源极有源区P3、漏极有源区P4、接触孔CO以及垂直多晶栅极PO2的下半部分。垂直多晶栅极PO2的下半部分位于源极有源区P3和漏极有源区P4之间，接触孔CO位于源极有源区P3和漏极有源区P4内。MOS2的源极有源区P3的长度为s5，宽度为s7，漏极有源区P4的长度为s6，宽度为s8。
注意，为便于说明，根据本公开的实施例中的长和宽均为在俯视版图的视角下而定义的长和宽。
在一些实施例中，MOS1和MOS2的版图关于水平多晶栅极PO1上下对称。在一些实施例中，为便于说明，假定s1＝s2＝s3＝s4＝s5＝s6＝s7＝s8＝SH，水平多晶栅极PO1和垂直多晶栅极PO2的长度均为PL。另外，如图4中所示，水平多晶栅极PO1相对于有源区垂直向上偏移DL1。在这种情况下，MOS1的垂直多晶栅极宽度W则变为SH-DL1，MOS2的垂直多晶栅极宽度W则变为SH+DL1。
图5例示了根据本公开的一些示例性实施例的用于校验版图中的图案偏移的结构示意图。请注意，图5中与图4中相同的部分在此省略其描述。如图5所示，MOS1的漏极有源区P1与焊盘Pad1相连，源极有源区P2与焊盘Pad2相连，MOS2的源极有源区P3与焊盘Pad3相连，漏极有源区P4与焊盘Pad4相连，多晶栅极与焊盘Pad5相连。
为了校验版图中的图案偏移DL1，首先，测量版图中的相邻的MOS1和MOS2中的漏极电流。具体而言，将电源电压施加到Pad1、Pad4和Pad5，使得电源电压被施加到漏极有源区P1和P4以及多晶栅极，并且将Pad2和Pad3接地，使得源极有源区P2和P3被接地，从而测量得到MOS1和MOS2中的漏极电流。
在上述电压下，当水平多晶栅极PO1不存在偏移时，MOS1和MOS2的漏极电流相等，而当水平多晶栅极PO1存在偏移时，由于MOS1和MOS2的垂直多晶栅极宽度不相等，MOS1和MOS2的漏极电流也不相等。MOS1的漏极电流与垂直多晶栅极PO2上半部分的宽度(即，有源区P1、P2的宽度s3、s4)成正比，而与垂直多晶栅极PO2的上半部分至有源区边缘的距离s1、s2成反比，MOS2的漏极电流与垂直多晶栅极PO2下半部分的宽度(即，有源区P3、P4的宽度s7、s8)成正比，而与垂直多晶栅极PO2的下半部分至有源区边缘的距离s5、s6成反比。
接下来，比较MOS1和MOS2中测量得到的漏极电流，并且基于比较结果，判定MOS1和MOS2共用的水平多晶栅极PO1对应的版图图案相对于有源区是否存在垂直偏移。
具体而言，当MOS1的漏极电流不等于MOS2的漏极电流时，判定MOS1和MOS2共用的水平多晶栅极PO1对应的版图图案相对于有源区存在垂直偏移。当MOS1的漏极电流大于MOS2的漏极电流时，判定MOS1和MOS2共用的水平多晶栅极PO1对应的版图图案相对于有源区沿第一方向偏移，所述第一方向是使得MOS1的垂直多晶栅极宽度增大而MOS2的垂直多晶栅极宽度减小的方向，也即图5中垂直向下的方向。当MOS1的漏极电流小于MOS2的漏极电流时，判定MOS1和MOS2共用的水平多晶栅极PO1对应的版图图案相对于有源区沿第二方向偏移，所述第二方向是使得MOS1的垂直多晶栅极宽度减小而MOS2的垂直多晶栅极宽度增大的方向，也即图5中垂直向上的方向。另外，当MOS1的漏极电流等于MOS2的漏极电流时，判定MOS1和MOS2共用的水平多晶栅极PO1对应的版图图案相对于有源区不存在垂直偏移。
在图5中水平多晶栅极PO1向上偏移DL1的情况下，测量得到的MOS1的漏极电流应当小于MOS2的漏极电流。尽管图5中仅示出了水平多晶栅极PO1向上偏移DL1的示例，但是应当理解，水平多晶栅极PO1也可能向下偏移，并且偏移量也可能为除DL1之外的任意值。
图6例示了根据本公开的另外一些示例性实施例的MOSFET的版图结构示意图。如图6所示，MOS3为第三MOSFET，MOS4为第四MOSFET。在一些实施例中，MOS3和MOS4可以为相邻的一对MOSFET，二者共用垂直多晶栅极PO2。
如图所示，MOS3包括漏极有源区P1、源极有源区P3、接触孔CO以及水平多晶栅极PO1的左半部分。水平多晶栅极PO1的左半部分位于漏极有源区P1和源极有源区P3之间，接触孔CO位于漏极有源区P1和源极有源区P3内。MOS3的漏极有源区P1的长度为s3，宽度为s1，源极有源区P3的长度为s7，宽度为s5。
如图所示，MOS4包括源极有源区P2、漏极有源区P4、接触孔CO以及水平多晶栅极PO1的右半部分。水平多晶栅极PO1的右半部分位于源极有源区P2和漏极有源区P4之间，接触孔CO位于源极有源区P2和漏极有源区P4内。MOS4的源极有源区P2的长度为s4，宽度为s2，漏极有源区P4的长度为s8，宽度为s6。
在一些实施例中，MOS3和MOS4的版图关于垂直多晶栅极PO2左右对称。在一些实施例中，为便于说明，假定s1＝s2＝s3＝s4＝s5＝s6＝s7＝s8＝SH，水平多晶栅极PO1和垂直多晶栅极PO2的长度均为SL。另外，如图6中所示，垂直多晶栅极PO2相对于有源区水平向右偏移DL2。在这种情况下，MOS3的多晶栅极宽度W则变为SH+DL2，MOS2的多晶栅极宽度W则变为SH-DL2。
图7例示了根据本公开的一些示例性实施例的用于校验版图中的图案偏移的结构示意图。请注意，图7中与图6中相同的部分在此省略其描述。如图7所示，MOS3的漏极有源区P1与焊盘Pad1相连，源极有源区P3与焊盘Pad3相连，MOS4的源极有源区P2与焊盘Pad2相连，漏极有源区P4与焊盘Pad4相连，多晶栅极与焊盘Pad5相连。
为了校验版图中的图案偏移DL2，首先，测量版图中的相邻的MOS3和MOS4中的漏极电流。具体而言，将电源电压施加到Pad1、Pad4和Pad5，使得电源电压被施加到漏极有源区P1和P4以及多晶栅极，并且将Pad2和Pad3接地，使得源极有源区P2和P3被接地，从而测量得到MOS3和MOS4中的漏极电流。
在上述电压下，当垂直多晶栅极PO2不存在偏移时，MOS3和MOS4的漏极电流相等，而当垂直多晶栅极PO2存在偏移时，由于MOS3和MOS4的水平多晶栅极宽度不相等，MOS3和MOS4的漏极电流也不相等。如上所述，MOS3的漏极电流与水平多晶栅极PO1的左半部分的宽度(即，有源区P1、P3的宽度s1、s5)成正比，而与水平多晶栅极PO1的左半部分至有源区边缘的距离s3、s7成反比，MOS4的漏极电流与水平多晶栅极PO1右半部分的宽度(即，有源区P2、P4的宽度s2、s6)成正比，而与水平多晶栅极PO1的右半部分至有源区边缘的距离s4、s8成反比。
接下来，比较MOS3和MOS4中测量得到的漏极电流，并且基于比较结果，判定MOS3和MOS4共用的垂直多晶栅极PO2对应的版图图案相对于有源区是否存在偏移。
具体而言，当MOS3的漏极电流不等于MOS4的漏极电流时，判定MOS3和MOS4共用的垂直多晶栅极PO2对应的版图图案相对于有源区存在垂直偏移。当MOS3的漏极电流大于MOS4的漏极电流时，判定MOS3和MOS4共用的垂直多晶栅极PO2对应的版图图案相对于有源区沿第三方向偏移，所述第三方向是使得MOS3的水平多晶栅极宽度增大而MOS4的水平多晶栅极宽度减小的方向，也即图7中水平向右的方向。当MOS3的漏极电流小于MOS4的漏极电流时，判定MOS3和MOS4共用的垂直多晶栅极PO2对应的版图图案相对于有源区沿第四方向偏移，所述第四方向是使得MOS3的水平多晶栅极宽度减小而MOS4的水平多晶栅极宽度增大的方向，也即图7中水平向左的方向。另外，当MOS3的漏极电流等于MOS4的漏极电流时，判定MOS3和MOS4共用的垂直多晶栅极PO2对应的版图图案相对于有源区不存在水平偏移。
在图7中垂直多晶栅极PO2向右偏移DL2的情况下，测量得到的MOS3的漏极电流应当大于MOS4的漏极电流。尽管图7中仅示出了垂直多晶栅极PO2向右偏移DL2的示例，但是应当理解，垂直多晶栅极PO2也可能向左偏移，并且偏移量也可能为除DL2之外的任意值。
上面已经描述了版图中的多晶栅极对应的版图相对于有源区分别存在垂直偏移和水平偏移的情况，应当理解，版图中也可能存在多晶栅极对应的版图相对于有源区同时存在垂直偏移和水平偏移的情况。如图8所示，水平多晶栅极PO1相对于有源区向上偏移DL1，同时垂直多晶栅极PO2相对于有源区向右偏移DL2。图8中既包括共用水平多晶栅极PO1的MOS1和MOS2(如实线圆角矩形框所指示)，还包括共用垂直多晶栅极PO2的MOS3和MOS4(如虚线圆角矩形框所指示)。如图所示，MOS1和MOS2的版图关于水平多晶栅极PO1上下对称，MOS3和MOS4的版图关于垂直多晶栅极PO2左右对称。
在图8的情况下，测量成对的MOS1和MOS2，以及成对的MOS3和MOS4的漏极电流。然后，分别比较成对的MOS1和MOS2中的漏极电流，以及成对的MOS3和MOS4中的漏极电流。接下来，基于比较结果，分别判定MOS1和MOS2共用的水平多晶栅极PO1对应的版图图案相对于有源区是否存在垂直偏移，以及MOS3和MOS4共用的垂直多晶栅极PO2对应的版图图案相对于有源区是否存在水平偏移。
具体的校验偏移的过程与上面已经描述的校验多晶栅极相对于有源区的垂直偏移和水平偏移的过程类似，在此省略其说明。
另外，MOS1-MOS4中的漏极有源区和源极有源区可以互换使用，只要每个MOSFET中包含一个漏极有源区和一个源极有源区即可。例如，MOS1的漏极有源区P1也可以充当源极有源区，源极有源区P2也可以充当漏极有源区，MOS2的源极有源区P3也可以充当漏极有源区，漏极有源区P4也可以充当源极有源区。
另外，可以根据成对的MOSFET之间漏极电流之差的大小，判定成对的MOSFET共用的多晶栅极相对于有源区的偏移量的大小。例如，成对的MOSFET之间漏极电流之差越大，多晶栅极相对于有源区的偏移量越大。
上面已经描述了根据本公开的实施例的校验版图中的图案偏移的具体细节。图9例示了根据本公开的一些示例性实施例的用于校验版图中的图案偏移的装置900的结构图。
如图9所示，用于校验版图中的图案偏移的装置900可以包括可能经由一个或多个接口与总线950连接或通信的一个或多个元件。
装置900可以包括例如一个或多个处理器910。一个或多个处理器910可以是任何种类的处理器，并且可以包括但不限于一个或多个通用处理器或专用处理器(诸如专用处理芯片)，例如中央处理器、控制器、微控制器、微处理器或其他数据处理芯片。
处理器910包括测量单元911，测量单元911可以测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流。其中，每一个MOSFET可以包含有源区和多晶栅极，所述有源区包含源极有源区和漏极有源区，所述多晶栅极包括水平多晶栅极和垂直多晶栅极。在一些实施例中，测量单元911可以通过将电源电压施加到漏极有源区和多晶栅极，并且将源极有源区接地，来测量漏极电流。其中，MOSFET的漏极电流与该MOSFET的漏极有源区和源极有源区之间的多晶栅极的宽度成正比，而与该多晶栅极至有源区边缘的距离成反比。在一些实施例中，每个MOSFET中的漏极有源区和源极有源区可以互换使用。
处理器910还包括比较单元912，比较单元912比较每一对MOSFET中的两个MOSFET中的漏极电流。处理器910还包括判定单元913，判定单元913基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
在一些实施例中，至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，其中第一MOSFET和第二MOSFET的版图关于水平多晶栅极对称。当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移，而当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移。当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移，而当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移。其中，所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
在一些实施例中，至少一对MOSFET包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第三MOSFET和第四MOSFET的版图关于垂直多晶栅极对称。当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移，而当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移，而当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移。其中，第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
在一些实施例中，至少一对MOSFET既包括共用水平多晶栅极的第一MOSFET和第二MOSFET，还包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，第一MOSFET和第二MOSFET的版图关于水平多晶栅极对称，第三MOSFET和第四MOSFET的版图关于垂直多晶栅极对称。当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移，而当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移；当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移，而当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移，而当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定单元913判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移。其中，所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移，而当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定单元913判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移。其中，所述第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，所述第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
装置900还可以包括或被连接至一个或多个存储器920，存储器920可以是任何可以实现数据存储的存储设备，并且可以包括但不限于盘驱动器、光存储设备、固态存储器、软盘、柔性盘、硬盘、磁带或任何其他磁性介质、压缩盘或任何其他光学介质、缓存存储器和/或任何其他存储芯片或模块、和/或计算机可以从其中读取数据、指令和/或代码的其他任何介质。装置900还可以包括随机存取存储器(RAM)和只读存储器(ROM)。ROM可以以非易失性方式存储待执行的程序、实用程序或进程。RAM可提供易失性数据存储，并存储与装置900的操作相关的指令。存储器920可以存储有MOSFET的有源区和多晶栅极的相关参数、电压、电流等。
装置900还可以包括一个或多个输入端口930和输出端口940。输入端口930可以用来输入电压等，输出端口940可以用来输出漏极电流等。
综上所述，根据本发明的实施例，可以校验版图中的多晶栅极对应的版图图案相对于有源区的图案偏移，从而有利于之后弥补图案偏移所引起的迁移率变化，提高芯片的良率，这在集成尺寸不断减小的半导体电路中尤为重要。
可单独地或以任何组合方式来使用前述实施方案的各个方面、实施方案、具体实施或特征。可由软件、硬件或硬件与软件的组合来实现前述实施方案的各个方面。
例如，前述实施方案可采用硬件电路的形式。硬件电路可以包括组合式逻辑电路、时钟存储设备(诸如软盘、触发器、锁存器等)、有限状态机、诸如静态随机存取存储器或嵌入式动态随机存取存储器的存储器、定制设计电路、可编程逻辑阵列等的任意组合。
在一个实施方案中，可以通过用诸如Verilog或VHDL的硬件描述语言(HDL)编码电路描述来实现根据本公开的硬件电路。可以针对给定集成电路制造技术设计的单元库合成HDL描述，并可以出于定时、功率和其他原因修改，以获得最终的设计数据库，可以将最终的设计数据库传输到工厂以通过半导体制造系统生产集成电路。半导体制造系统可通过(例如在可包括掩膜的晶片上)沉积半导体材料、移除材料、改变所沉积材料的形状、(例如通过掺杂材料或利用紫外处理修改介电常数)对材料改性等等来生产集成电路。集成电路可以包括晶体管并还可以包括其他电路元件(例如，诸如电容器、电阻器、电感器等无源元件)以及晶体管和电路元件之间的互连。一些实施方案可以实现耦接在一起的多个集成电路，以实现硬件电路，和/或可以在一些实施方案中使用离散元件。
在说明书及权利要求中的词语“上”、“下”、“左”、“右”、“水平”、“垂直”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
应当理解的是，所公开的本发明的实施例不限于本文所公开的特定结构、处理步骤或材料，而是如相关领域的普通技术人员将认识到的那样扩展到其等同物。还应当理解的是，本文采用的术语仅用于描述特定实施例的目的，而不旨在限制。
此外，所描述的特征、结构或特点可以以任何合适的方式在一个或多个实施例中组合。在以上描述中，提供了众多具体细节以及示例，以提供对本发明实施例的透彻理解。但是，相关领域技术人员将认识到的是，本发明可以在没有具体细节中的一个或多个的情况下实践，或者可以用其它方法、部件、材料等来实践。在其它情况下，众所周知的结构、材料或操作未被示出或详细描述，以避免模糊本发明的各方面。
另外，本公开的实施方式还可以包括以下示例：
(1)一种校验版图中的图案偏移的方法，包括：
测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流；
比较每一对MOSFET中的两个MOSFET中的漏极电流；以及
基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
(2)根据(1)所述的方法，其中，
每一个MOSFET包含有源区和多晶栅极，所述有源区包含源极有源区和漏极有源区，所述多晶栅极包括水平多晶栅极和垂直多晶栅极。
(3)根据(2)所述的方法，其中，
至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET的版图关于所述水平多晶栅极对称。
(4)根据(3)所述的方法，还包括：
当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移；以及
当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移。
(5)根据(4)所述的方法，还包括：
当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移；以及
当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移，
所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
(6)根据(2)所述的方法，其中，
至少一对MOSFET包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第三MOSFET和第四MOSFET的版图关于所述垂直多晶栅极对称。
(7)根据(6)所述的方法，还包括：
当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移；以及
当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
(8)根据(7)所述的方法，还包括：
当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移；以及
当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移，
所述第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，所述第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
(9)根据(2)所述的方法，其中，
至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，以及共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第一MOSFET和第二MOSFET的版图关于所述水平多晶栅极对称，所述第三MOSFET和第四MOSFET的版图关于所述垂直多晶栅极对称。
(10)根据(9)所述的方法，还包括：
当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移；
当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移；
当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移；以及
当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
(11)根据(10)所述的方法，还包括：
当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移；以及
当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移，
所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
(12)根据(10)所述的方法，还包括：
当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移；以及
当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移，
所述第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，所述第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
(13)根据(2)-(12)中任一项所述的方法，其中，
MOSFET的漏极电流与该MOSFET的漏极有源区和源极有源区之间的多晶栅极的宽度成正比，而与该多晶栅极至有源区边缘的距离成反比。
(14)根据(2)-(12)任一项所述的方法，还包括：
通过将电源电压施加到漏极有源区和多晶栅极，并且将源极有源区接地，来测量所述漏极电流。
(15)根据(2)-(12)中任一项所述的方法，其中，
每个MOSFET中的漏极有源区和源极有源区可以互换使用。
(16)一种用于校验版图中的图案偏移的装置，包括：
测量单元，所述测量单元测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流；
比较单元，所述比较单元比较每一对MOSFET中的两个MOSFET中的漏极电流；以及
判定单元，所述判定单元基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
(17)根据(16)所述的装置，其中，
每一个MOSFET包含有源区和多晶栅极，所述有源区包含源极有源区和漏极有源区，所述多晶栅极包括水平多晶栅极和垂直多晶栅极。
(18)根据(17)所述的装置，其中，
至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET的版图关于所述水平多晶栅极对称。
(19)根据(18)所述的装置，其中，
当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移；以及
当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移。
(20)根据(19)所述的装置，其中，
当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移；以及
当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移，
所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
(21)根据(17)所述的装置，其中，
至少一对MOSFET包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第三MOSFET和第四MOSFET的版图关于所述垂直多晶栅极对称。
(22)根据(21)所述的装置，其中，
当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移；以及
当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
(23)根据(22)所述的装置，其中，
当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移；以及
当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移，
所述第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，所述第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
(24)根据(17)所述的装置，其中，
至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，以及共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第一MOSFET和第二MOSFET的版图关于所述水平多晶栅极对称，所述第三MOSFET和第四MOSFET的版图关于所述垂直多晶栅极对称。
(25)根据(24)所述的装置，其中，
当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移；
当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移；
当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移；以及
当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
(26)根据(25)所述的装置，其中，
当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移；以及
当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，所述判定单元判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移，
所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
(27)根据(25)所述的装置，其中，
当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移；以及
当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，所述判定单元判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移，
所述第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，所述第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
(28)根据(17)-(27)中任一项所述的装置，其中，
MOSFET的漏极电流与该MOSFET的漏极有源区和源极有源区之间的多晶栅极的宽度成正比，而与该多晶栅极至有源区边缘的距离成反比。
(29)根据(17)-(27)任一项所述的装置，其中，
所述测量单元通过将电源电压施加到漏极有源区和多晶栅极，并且将源极有源区接地，来测量所述漏极电流。
(30)根据(17)-(27)中任一项所述的装置，其中，
每个MOSFET中的漏极有源区和源极有源区可以互换使用。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种校验版图中的图案偏移的方法，其特征在于，包括：
测量版图中的至少一对相邻金属氧化物半导体场效应管MOSFET中的漏极电流；
比较每一对MOSFET中的两个MOSFET中的漏极电流；以及
基于比较结果，判定该对MOSFET共用的多晶栅极对应的版图图案相对于该对MOSFET的有源区是否存在偏移。
2.根据权利要求1所述的方法，其特征在于：
每一个MOSFET包含有源区和多晶栅极，所述有源区包含源极有源区和漏极有源区，所述多晶栅极包括水平多晶栅极和垂直多晶栅极。
3.根据权利要求2所述的方法，其特征在于：
至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET的版图关于所述水平多晶栅极对称。
4.根据权利要求3所述的方法，其特征在于，还包括：
当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移；以及
当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移。
5.根据权利要求4所述的方法，其特征在于，还包括：
当第一MOSFET的漏极电流大于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第一方向偏移；以及
当第一MOSFET的漏极电流小于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区沿第二方向偏移，
所述第一方向是使得第一MOSFET的垂直多晶栅极宽度增大而第二MOSFET的垂直多晶栅极宽度减小的方向，所述第二方向是使得第一MOSFET的垂直多晶栅极宽度减小而第二MOSFET的垂直多晶栅极宽度增大的方向。
6.根据权利要求2所述的方法，其特征在于：
至少一对MOSFET包括共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第三MOSFET和第四MOSFET的版图关于所述垂直多晶栅极对称。
7.根据权利要求6所述的方法，其特征在于，还包括：
当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移；以及
当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
8.根据权利要求7所述的方法，其特征在于，还包括：
当第三MOSFET的漏极电流大于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第三方向偏移；以及
当第三MOSFET的漏极电流小于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区沿第四方向偏移，
所述第三方向是使得第三MOSFET的水平多晶栅极宽度增大而第四MOSFET的水平多晶栅极宽度减小的方向，所述第四方向是使得第三MOSFET的水平多晶栅极宽度减小而第四MOSFET的水平多晶栅极宽度增大的方向。
9.根据权利要求2所述的方法，其特征在于：
至少一对MOSFET包括共用水平多晶栅极的第一MOSFET和第二MOSFET，以及共用垂直多晶栅极的第三MOSFET和第四MOSFET，所述第一MOSFET和第二MOSFET的版图关于所述水平多晶栅极对称，所述第三MOSFET和第四MOSFET的版图关于所述垂直多晶栅极对称。
10.根据权利要求9所述的方法，其特征在于，还包括：
当第一MOSFET的漏极电流不等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区存在垂直偏移；
当第一MOSFET的漏极电流等于第二MOSFET的漏极电流时，判定第一MOSFET和第二MOSFET共用的水平多晶栅极对应的版图图案相对于有源区不存在垂直偏移；
当第三MOSFET的漏极电流不等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区存在水平偏移；以及
当第三MOSFET的漏极电流等于第四MOSFET的漏极电流时，判定第三MOSFET和第四MOSFET共用的垂直多晶栅极对应的版图图案相对于有源区不存在水平偏移。
CN201910278042.4A 2019-04-09 2019-04-09 用于校验版图中的图案偏移的装置和方法 Active CN109979843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910278042.4A CN109979843B (zh) 2019-04-09 2019-04-09 用于校验版图中的图案偏移的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910278042.4A CN109979843B (zh) 2019-04-09 2019-04-09 用于校验版图中的图案偏移的装置和方法

Publications (2)

Publication Number Publication Date
CN109979843A true CN109979843A (zh) 2019-07-05
CN109979843B CN109979843B (zh) 2021-04-13

Family

ID=67083529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910278042.4A Active CN109979843B (zh) 2019-04-09 2019-04-09 用于校验版图中的图案偏移的装置和方法

Country Status (1)

Country Link
CN (1) CN109979843B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012671A1 (en) * 1999-09-21 2001-08-09 Yutaka Hoshino Semiconductor device and a method of manufacturing the same
US20020053672A1 (en) * 1996-02-23 2002-05-09 Semiconductor Energy Laboratory Co., Ltd., A Japanese Corporation Semiconductor thin film, semiconductor device and manufacturing method thereof
CN1471148A (zh) * 2002-07-25 2004-01-28 南亚科技股份有限公司 栅极结构与主动区的重叠偏移量的测量方法
CN1586007A (zh) * 2001-11-12 2005-02-23 日本电气株式会社 存储器件
CN1750011A (zh) * 2005-10-20 2006-03-22 浙江大学 一种亚波长光刻条件下可变偏差蚀刻模拟方法
EP1965437A1 (en) * 2007-02-28 2008-09-03 K.N. Toosi University of Technology Nano-scale transistor device with large current handling capability
US20110237005A1 (en) * 2010-03-23 2011-09-29 Daewook Kim Layout Testing Method and Wafer Manufacturing Method
CN204216010U (zh) * 2014-09-04 2015-03-18 中芯国际集成电路制造(北京)有限公司 接触孔偏移量测结构
CN105589234A (zh) * 2016-03-24 2016-05-18 京东方科技集团股份有限公司 一种面板的检测方法及其检测系统
CN105760604A (zh) * 2016-02-19 2016-07-13 上海集成电路研发中心有限公司 基于版图邻近效应的统计模型的建模方法
US9601392B1 (en) * 2015-10-30 2017-03-21 Globalfoundries Inc. Device characterization by time dependent charging dynamics

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053672A1 (en) * 1996-02-23 2002-05-09 Semiconductor Energy Laboratory Co., Ltd., A Japanese Corporation Semiconductor thin film, semiconductor device and manufacturing method thereof
US20010012671A1 (en) * 1999-09-21 2001-08-09 Yutaka Hoshino Semiconductor device and a method of manufacturing the same
CN1586007A (zh) * 2001-11-12 2005-02-23 日本电气株式会社 存储器件
CN1471148A (zh) * 2002-07-25 2004-01-28 南亚科技股份有限公司 栅极结构与主动区的重叠偏移量的测量方法
CN1750011A (zh) * 2005-10-20 2006-03-22 浙江大学 一种亚波长光刻条件下可变偏差蚀刻模拟方法
EP1965437A1 (en) * 2007-02-28 2008-09-03 K.N. Toosi University of Technology Nano-scale transistor device with large current handling capability
US20110237005A1 (en) * 2010-03-23 2011-09-29 Daewook Kim Layout Testing Method and Wafer Manufacturing Method
CN204216010U (zh) * 2014-09-04 2015-03-18 中芯国际集成电路制造(北京)有限公司 接触孔偏移量测结构
US9601392B1 (en) * 2015-10-30 2017-03-21 Globalfoundries Inc. Device characterization by time dependent charging dynamics
CN105760604A (zh) * 2016-02-19 2016-07-13 上海集成电路研发中心有限公司 基于版图邻近效应的统计模型的建模方法
CN105589234A (zh) * 2016-03-24 2016-05-18 京东方科技集团股份有限公司 一种面板的检测方法及其检测系统

Also Published As

Publication number Publication date
CN109979843B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US10740525B2 (en) Semiconductor device simulation
US9607684B2 (en) Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
Wang et al. Impact of self-heating on the statistical variability in bulk and SOI FinFETs
TW201239657A (en) Methods for fabricating an electrically correct integrated circuit
Kabaoğlu et al. Statistical MOSFET modeling methodology for cryogenic conditions
Harutyunyan et al. Test and repair methodology for FinFET-based memories
Lan et al. Current mirror layout strategies for enhancing matching performance
Buturla et al. Three-dimensional finite element simulation of semiconductor devices
CN109979843A (zh) 用于校验版图中的图案偏移的装置和方法
Elzinga On the impact of spatial parametric variations on MOS transistor mismatch
CN109117528B (zh) 基于bsim4模型的mos器件子电路温度模型及建模方法
Watts et al. Modeling FET variation within a chip as a function of circuit design and layout choices
Qian et al. A comprehensive model of process variability for statistical timing optimization
US20050260776A1 (en) Structure and method for extraction of parasitic junction capacitance in deep submicron technology
Dutta et al. BSIM6--Benchmarking the Next-Generation MOSFET Model for RF Applications
Yosry et al. Compact model of dual-drain MAGFETs simulation
Dasgupta et al. BSIM-CMG compact model for IC CAD: from FinFET to gate-all-around FET Technology
Gettings et al. Study of CMOS process variation by multiplexing analog characteristics
US20190033906A1 (en) Regulator circuit and manufacture thereof
JP3940591B2 (ja) 半導体装置の電気特性のシミュレーション方法
Chung A complete model of the IV characteristics for narrow-gate MOSFETs
Strohbehn et al. Spice macro models for annular MOSFETs
Wolfson et al. 2-D Modeling of Dual-Gate MOSFET Devices Using Quintic Splines
Fu et al. General geometric fluctuation modeling for device variability analysis
Lan et al. Impact of model errors on predicting performance of matching-critical circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230105

Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee after: Huaian Xide Industrial Design Co.,Ltd.

Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp.

TR01 Transfer of patent right