CN1471139A - 形成凹陷式源极/漏极接面的半导体元件的方法 - Google Patents
形成凹陷式源极/漏极接面的半导体元件的方法 Download PDFInfo
- Publication number
- CN1471139A CN1471139A CNA021407754A CN02140775A CN1471139A CN 1471139 A CN1471139 A CN 1471139A CN A021407754 A CNA021407754 A CN A021407754A CN 02140775 A CN02140775 A CN 02140775A CN 1471139 A CN1471139 A CN 1471139A
- Authority
- CN
- China
- Prior art keywords
- source
- semiconductor element
- face
- connects
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种形成凹陷式源极/漏极接面的半导体元件的方法，其是首先提供一基底，接着在基底上形成一栅极结构，其中栅极结构的顶部形成有一顶盖层。之后在栅极结构的侧壁形成一间隙壁，并且利用顶盖层以及间隙壁为一蚀刻罩幕，在间隙壁两侧的基底中形成一开口。接着在开口中形成一选择性薄膜以作为一源极/漏极。
Description
技术领域
本发明涉及一种半导体元件的制造方法，且特别涉及一种形成凹陷式源极/漏极接面(Recessed Source/Drain Junction)的半导体元件的方法。
背景技术
金氧半导体元件(MOS)除了具备栅氧化层以与栅极结构外，在栅极结构两旁的基底中还包括具备有电性与硅基底相反的半导体区，其称为源极/漏极。在超大规模集成电路(VLSI)的领域里，金氧半导体元件的应用相当广泛，例如逻辑电路以及内存元件等等，金氧半导体元件都是不可或缺的一种半导体元件。
图1A至图1C所示，其是公知的一种半导体元件的制造流程剖面示意图。
请参照图1A，首先提供一基底100，接着再在基底100上形成一薄氧化层102以及一多晶硅层104。
接着，请参照图1B，图案化多晶硅层104以及薄氧化层102以形成一栅极导电层104a以及一栅氧化层102a。之后，以栅极导电层104a为一植入罩幕进行一离子植入步骤，以在栅极导电层104a两侧的基底100中形成一轻掺杂漏极区(LDD)108。
之后，请参照图1C，在栅极导电层104a的两侧形成一间隙壁110。接着，以间隙壁110为一离子植入罩幕进行一离子植入步骤，以在间隙壁110两侧的基底100中形成一源极/漏极区112。之后，在栅极导电层104a的表面以及源极/漏极112上方的基底100表面形成一金属硅化物层114，借以降低栅极导电层104a与源极/漏极区112的电阻值。
然而，当元件的尺寸随着集成电路集成度的提高而逐渐缩小之后，半导体元件的源极/漏极的尺寸也必须随之缩小。然而，源极/漏极尺寸的缩小会造成其阻值的上升，使得元件的电流变小而导致过高的负载(Over Loading)。倘若利用增加源极/漏极的接面深度(JunctionDepth)，以解决源极/漏极阻值提高的问题，不但会衍生短信道效应(Short Channel Effect)，还容易产生接面漏电(Junction Leakage)等问题。倘若是利用高浓度的掺杂来制作浅接面的源极/漏极，以避免因接面过深而引起的短信道效应以及接面漏电等问题，则又会因固态溶解度的限制，而无法克服源极/漏极负载过高的问题。此外，在公知的方法中，还有利用缩小间隙壁并形成浅接面的源极/漏极的方式以解决短信道效应，但是此种方法却容易使浅接面源极/漏极上的金属硅化物层产生无法接受的接面漏电。
发明内容
本发明的目的就是在于提供一种形成凹陷式源极/漏极接面的半导体元件的方法，以降低源极/漏极的电阻值。
本发明的另一目的是提供一种形成凹陷式源极/漏极接面的半导体元件的方法，以使源极/漏极的接面能作浅，进而避免产生短信道效应及接面漏电等问题。
本发明提出一种形成凹陷式源极/漏极接面的半导体元件的方法，其是首先提供一基底，接着在基底上形成一栅极结构，其中栅极结构的顶部形成有一氧化硅顶盖层。之后在栅极结构的侧壁形成一间隙壁，并且利用氧化硅顶盖层以及间隙壁为一蚀刻罩幕，以在间隙壁两侧的基底中形成一浅开口。接着，在浅开口中形成一硅化锗层(Si1-XGeX)以作为一浅接面源极/漏极。其中，形成硅化锗层的方法是利用一快速热化学气相沉积法(RTCVD)，且在快速热化学气相沉积法中所使用的一反应气体是Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。本发明还包括在形成硅化锗层的过程中加入B2H6，如此，在形成硅化锗时可同时达到活化硅化锗层的目的，后续便可以省去硅化锗层的杂质回火活化的步骤。之后，本发明还包括在硅化锗源极/漏极上形成一金属硅化物层，借以降低源极/漏极的电阻值。除此之外，本发明亦可以先将栅极结构顶部的顶盖层移除之后，再同时在栅极结构与源极/漏极上形成金属硅化物层。
本发明提出一种形成凹陷式源极/漏极接面的半导体元件的方法，其是首先提供一基底，接着在基底上形成一栅极结构。之后在栅极结构的侧壁形成一间隙壁，并且利用间隙壁为一蚀刻罩幕，以在间隙壁两侧的基底中形成一浅开口。在此蚀刻步骤中，可能会同时将栅极结构的部分厚度移除。接着，在浅开口中形成一硅化锗层(Si1-XGeX)以作为一浅接面源极/漏极，同时在栅极结构的顶部也会形成此硅化锗层。其中，形成硅化锗层的方法是利用一快速热化学气相沉积法(RTCVD)，且在快速热化学气相沉积法中所使用的一反应气体是Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。本发明还包括在形成硅化锗层的过程中加入B2H6，如此，在形成硅化锗时可同时达到活化硅化锗层的目的，后续便可以省去硅化锗层的杂质回火活化的步骤。之后，本发明还包括在硅化锗源极/漏极的表面以及形成于栅极结构顶部的硅化锗层的表面形成一金属硅化物层，借以降低元件的电阻值。
本发明的形成凹陷式源极/漏极接面的半导体元件的方法，由于其是以具有较佳导电性的硅化锗材质取代公知的以离子植入法所形成的源极/漏极区，因此可有效降低源极/漏极的电阻值。
本发明的形成凹陷式源极/漏极接面的半导体元件之方法，由于以硅化锗材质所形成的源极/漏极其接面可以作浅，因此可避免短信道效应以及接面漏电等问题。
本发明的形成凹陷式源极/漏极接面的半导体元件的方法，可有效提高源极/漏极接面的可靠度，进而提高整个元件的可靠度。
附图说明
为是本发明的目的、特征和优点能更明显易懂，下文配合附图，作详细说明：
图1A至图1C是公知的一种半导体元件的制造流程剖面示意图；
图2A至图2G是本发明的一较佳实施例的形成凹陷式源极/漏极接面的半导体元件的流程剖面示意图；
图3A至图3E是本发明另一较佳实施例的形成凹陷式源极/漏极接面的半导体元件的流程剖面示意图。
图中标记分别为：
100、200：基底
102、202：薄氧化层
104、204：多晶硅层
102a、202a：栅氧化层
104a、204a：栅极导电层
108：轻掺杂漏极区
110、208：间隙壁
112：源极/漏极区
114、214：金属硅化物层
206：介电层
206a：顶盖层
210：开口
212、212a：选择性薄膜
具体实施方式
实施例一：
图2A至图2G，其是依照本发明一较佳实施例的形成凹陷式源极/漏极接面的半导体元件的流程剖面示意图。
请参照图2A，首先在一基底200上形成一薄氧化层202、一导电层204以及一介电层206。其中，导电层204的材质例如是多晶硅或是其它适用于作为栅极导电层的材质，而介电层206的材质例如是TEOS。
之后，请参照图2B，以一微影蚀刻工艺图案化介电层206、导电层204以及薄氧化层202，以形成一顶盖层206a、一栅极导电层204a以及一栅氧化层202a，而构成一栅极结构。
然后，请参照图2C，在栅极结构的侧壁形成一间隙壁208。其中，间隙壁208是以一低压化学气相沉积法(LPCVD)以及一非等向蚀刻工艺所形成，意即形成间隙壁208的方法是首先在基底200上以低压化学气相沉积法形成一共形介电层，覆盖住顶盖层206a，之后再利用非等向蚀刻工艺回蚀刻此共形介电层，而形成间隙壁208。在此，间隙壁208的材质例如是氮化硅或氧化硅。
接着，请参照图2D，以顶盖层206a以及间隙壁208为一蚀刻罩幕，图案化间隙壁208两侧的基底200而形成开口210。其中，图案化间隙壁208两侧的基底以形成开口210的方法例如是一非等向蚀刻工艺，且此非等向蚀刻工艺中所使用的一反应气体例如是六氟化硫(SF6)。
之后，请参照图2E，在开口210中形成一选择性薄膜212，以作为半导体元件的源极/漏极。换言之，此源极/漏极212是利用在基底200中挖出开口210，再在开口210中沉积选择性薄膜212而形成的。因此，此种源极/漏极212是一凹陷式源极/漏极。值得一提的是，此选择性薄膜仅会形成在硅材质上，而不会形成于氧化硅等介电材质上。而由于栅极结构已被顶盖层206a以及间隙壁208覆盖住，因此选择性薄膜212仅会形成于开口210中。
在本实施例中，选择性薄膜212是一硅化锗层(Si1-XGeX)。而形成硅化锗层212的方法例如是快速热化学气相沉积法，且此快速热化学气相沉积法的一反应气体例如是Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。另外，以快速热化学气相沉积法形成硅化锗层212的温度例如是约摄氏500度，且其压力例如是1～20Torr。
由于本发明的硅化锗层212是以快速热化学气相沉积法在低温(约摄氏500度)的条件下形成的，因此，所形成的源极/漏极接面的轮廓会呈现近几完美的陡峭。另外，倘若在形成硅化锗层212的过程中加入B2H6，在形成硅化锗层212时会同时使此硅化锗层212达到增进活化(Enhanced Activation)的功效，如此，后续就不需再进行硅化锗层212的杂质回火活化步骤。再者，本发明还可以利用控制硅化锗的锗的浓度，借以减少其能带间隙(Band Gap)进而降低源极/漏极电阻值。
在此，特别值得一提的是，由于硅化锗的电阻值较一般半导体硅基底的电阻值更低，且如上所述，通过调整硅化锗的锗的浓度可减少其能带间隙进而达到降低其电阻值的目的。因此，本发明的源极/漏极的接面深度可以作浅，以避免短信道效应以及接面漏电的问题。意即在形成开口210时便可将开口210的深度作浅，而后续于开口210中形成硅化锗层以作为源极/漏极之后，便可避免短信道效应以及接面漏电的问题。
接着，请参照图2F，在源极/漏极212上形成一金属硅化物层214，借以再降低源极/漏极的电阻值。在本发明中，倘若间隙壁208是使用氮化硅材质，则可以先将顶盖层206a移除之后，再同时在栅极导电层204a以及源极/漏极212上形成一金属硅化物层214(如图2G所示)。而形成金属硅化物层214的方法例如先在基底200上形成一金属层，之后再进行一热处理，以使金属层与硅反应而形成自行准金属硅化物层。在本实施例中，金属硅化物层214的材质例如是硅化钴(CoSix)或是硅化镍(NiSix)。
实施例二：
图3A至图3D，其是本发明另一较佳实施例的形成凹陷式源极/漏极接面的半导体元件的流程剖面示意图。
请参照图3A，首先在一基底200上形成一薄氧化层202以及一导电层204。其中，导电层204的材质例如是多晶硅或是其它适用于作为栅极导电层的材质，而介电层206的材质例如是TEOS-氧化硅。
之后，请参照图3B，以一微影蚀刻工艺图案化导电层204以及薄氧化层202，以形成一栅极导电层204a以及一栅氧化层202a，而构成一栅极结构。然后，在栅极结构的侧壁形成一间隙壁208。其中，间隙壁208的材质例如是氮化硅或氧化硅。而形成间隙壁208的方法与第一实施例的方法相同，在此不在赘述。
接着，请参照图3C，以间隙壁208为一蚀刻罩幕，图案化间隙壁208两侧的基底200而形成开口210。由于栅极导电层204a上方并未有任何蚀刻罩幕覆盖，因此在此蚀刻步骤中，可能会同时将栅极导电层204a的部分厚度移除。其中，形成开口210的方法例如是一非等向蚀刻工艺，且此非等向蚀刻工艺中所使用的一反应气体例如是六氟化碳(SF6)。
之后，请参照图3D，在开口210中形成一选择性薄膜212，以作为半导体元件的源极/漏极。在此同时，也在暴露的栅极导电层204a的表面形成有选择性薄膜212a。换言之，此源极/漏极212是利用于基底200中挖出开口210，再于开口210中长出选择性薄膜212而形成的。另外，虽栅极导电层204a在先前步骤可能会被移除部分厚度，但由于选择性薄膜212a也会形成在栅极导电层204a上，因此可补偿原先失去的栅极导电层204a厚度。
在本实施例中，选择性薄膜212、212a是一硅化锗层(Si1-XGeX)。而形成硅化锗层212、212a的方法例如是快速热化学气相沉积法，且此快速热化学气相沉积法的一反应气体例如是Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。另外，以快速热化学气相沉积法形成硅化锗层212、212a的温度例如是约摄氏500度，且其压力例如是1～20Torr。
由于本发明的硅化锗层212是以快速热化学气相沉积法在低温(约摄氏500度)的条件下形成的，因此，所形成的源极/漏极接面的轮廓会呈现近几完美的陡峭。另外，倘若在形成硅化锗层212、212a的过程中加入B2H6，在形成硅化锗212、212a时会同时使此硅化锗层212、212a达到增进活化(Enhanced Activation)的功效，如此，后续就不需再进行硅化锗层212、212a的杂质回火活化步骤。再者，本发明还可以利用控制硅化锗的锗的浓度，借以减少其能带间隙(Band Gap)进而降低源极/漏极电阻值。
在此，特别值得一提的是，由于硅化锗的电阻值较一般半导体硅基底的电阻值更低，且如上所述，通过调整硅化锗的锗的浓度可减少其能带间隙进而达到降低其电阻值的目的。因此，本发明的源极/漏极的接面深度可以作浅，以避免短信道效应以及接面漏电的问题。意即在形成开口210时便可将开口210的深度作浅，而后续于开口210中形成硅化锗层以作为源极/漏极之后，便可避免短信道效应以及接面漏电的问题。
接着，请参照图3E，在选择性薄膜212、212a的表面上形成一金属硅化物层214，借以再降低元件的电阻值。形成金属硅化物层214的方法例如先在基底200上形成一金属层，之后再进行一热处理，以使金属层与硅反应而形成自行准金属硅化物层。在本实施例中，金属硅化物层214的材质例如是硅化钴(CoSix)或是硅化镍(NiSix)。
由于本发明的半导体元件，其源极/漏极212是以硅化锗材质取代公知的以离子植入法所形成的源极/漏极区，且由于硅化锗具有较佳的导电性，因此所形成的源极/漏极212的电阻值可以有效的降低，借以解决元件尺寸缩小化后源极/漏极的阻值会上升的问题。另外，由于硅化锗的导电性较佳，因此本发明的源极/漏极212的接面可以作浅，以避免短信道效应以及接面漏电的问题。如此，便可以提高源极/漏极212接面的可靠度，进而提高整个元件的可靠度。再者，由于本发明形成源极/漏极的方法是利用低温条件的快速热化学气相沉积法，因此所形成的源极/漏极212接面轮廓将会呈现近几完美的陡峭，且倘若于形成硅化锗的过程中加入B2H6，还可以省去硅化锗的杂质回火活化步骤，进而简化了工艺。
综合以上所述，本发明具有下列优点：
1.本发明的形成凹陷式源极/漏极接面的半导体元件的方法，可有效降低源极/漏极的电阻值。
2.本发明的形成凹陷式源极/漏极接面的半导体元件的方法，可避免短信道效应以及接面漏电等问题。
3.本发明的形成凹陷式源极/漏极接面的半导体元件的方法，可有效提高源极/漏极接面的可靠度，进而提高整个元件的可靠度。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，所作的各种更动与润饰，均属于本发明的保护范围。
Claims (28)
1.一种形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：包括：
提供一基底；
在该基底上形成一栅极结构，其中该栅极结构的顶部形成有一顶盖层；
在该栅极结构的侧壁形成一间隙壁；
以该顶盖层以及该间隙壁为一蚀刻罩幕，在该间隙壁两侧的该基底中形成一开口；
在该开口中形成一选择性薄膜以作为一源极/漏极。
2.根据权利要求1所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：形成该选择性薄膜的方法包括一快速热化学气相沉积法(RTCVD)。
3.根据权利要求2所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：进行该快速热化学气相沉积法的温度为摄氏500度，且其压力为1～20Torr。
4.根据权利要求1所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该选择性薄膜包括一硅化锗层(Si1-XGeX)。
5.根据权利要求4所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：形成该硅化锗层的一反应气体包括Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。
6.根据权利要求5所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该反应气体中还包括加入B2H6。
7.根据权利要求1所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该源极/漏极为一浅接面源极/漏极。
8.根据权利要求1所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：还包括在该源极/漏极上形成一金属硅化物层。
9.根据权利要求8所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该金属硅化物层包括一硅化钴层(CoSix)或一硅化镍层(NiSix)。
10.根据权利要求1所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该顶盖层的材质与该间隙壁的材质相同或不相同。
11.一种形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：包括：
提供一基底；
在该基底上形成一栅极结构，其中该栅极结构的顶部形成有一顶盖层；
在该栅极结构的侧壁形成一间隙壁；
以该顶盖层以及该间隙壁为一蚀刻罩幕，以在该间隙壁两侧的该基底中形成一开口；
在该开口中形成一选择性薄膜以作为一源极/漏极；
移除该顶盖层，暴露出该栅极结构；
在该栅极结构以及该源极/漏极上形成一金属硅化物层。
12.根据权利要求11所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：形成该选择性薄膜的方法包括一快速热化学气象沉积法(RTCVD)。
13.根据权利要求12所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：进行该快速热化学气相沉积法的温度为摄氏500度，且其压力为1～20Torr。
14.根据权利要求11所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该选择性薄膜包括一硅化锗层(Si1-XGeX)。
15.根据权利要求14所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：形成该硅化锗层的一反应气体包括Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。
16.根据权利要求15所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该反应气体中还包括加入B2H6。
17.根据权利要求11所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该源极/漏极为一浅接面源极/漏极。
18.根据权利要求11所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该金属硅化物层包括一硅化钴层(CoSix)或一硅化镍层(NiSix)。
19.根据权利要求11所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该顶盖层的材质与该间隙壁的材质不相同。
20.一种形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：包括：
提供一基底；
在该基底上形成一栅极结构；
在该栅极结构的侧壁形成一间隙壁；
以该间隙壁为一蚀刻罩幕，在该间隙壁两侧的该基底中形成一开口；
在该开口中形成一选择性薄膜以作为一源极/漏极，同时在暴露的该栅极结构的表面也会形成有该选择性薄膜。
21.根据权利要求20所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：形成该选择性薄膜的方法包括一快速热化学气相沉积法(RTCVD)。
22.根据权利要求21所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：进行该快速热化学气相沉积法的温度为摄氏500度，且其压力为1～20Torr。
23.根据权利要求20所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该选择性薄膜包括一硅化锗层(Si1-XGeX)。
24.根据权利要求23所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：形成该硅化锗层的一反应气体包括Si2H6/GeH4的混合气体或SiH2Cl2/GeH4的混合气体。
25.根据权利要求24所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该反应气体中还包括加入B2H6。
26.根据权利要求20所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该源极/漏极为一浅接面源极/漏极。
27.根据权利要求20所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：还包括在该选择性薄膜的表面形成一金属硅化物层。
28.根据权利要求27所述的形成凹陷式源极/漏极接面的半导体元件的方法，其特征在于：该金属硅化物层包括一硅化钴层(CoSix)或一硅化镍层(NiSix)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02140775 CN1242457C (zh) | 2002-07-24 | 2002-07-24 | 形成凹陷式源极/漏极接面的半导体元件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02140775 CN1242457C (zh) | 2002-07-24 | 2002-07-24 | 形成凹陷式源极/漏极接面的半导体元件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1471139A true CN1471139A (zh) | 2004-01-28 |
| CN1242457C CN1242457C (zh) | 2006-02-15 |
Family
ID=34147652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02140775 Expired - Fee Related CN1242457C (zh) | 2002-07-24 | 2002-07-24 | 形成凹陷式源极/漏极接面的半导体元件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1242457C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101378021B (zh) * | 2007-08-29 | 2010-06-02 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
| CN101877317A (zh) * | 2009-04-29 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 非平坦晶体管及其制造方法 |
| US9054194B2 (en) | 2009-04-29 | 2015-06-09 | Taiwan Semiconductor Manufactruing Company, Ltd. | Non-planar transistors and methods of fabrication thereof |
-
2002
- 2002-07-24 CN CN 02140775 patent/CN1242457C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101378021B (zh) * | 2007-08-29 | 2010-06-02 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
| CN101877317A (zh) * | 2009-04-29 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 非平坦晶体管及其制造方法 |
| CN101877317B (zh) * | 2009-04-29 | 2013-03-27 | 台湾积体电路制造股份有限公司 | 非平坦晶体管及其制造方法 |
| US9054194B2 (en) | 2009-04-29 | 2015-06-09 | Taiwan Semiconductor Manufactruing Company, Ltd. | Non-planar transistors and methods of fabrication thereof |
| US9735276B2 (en) | 2009-04-29 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-planar transistors and methods of fabrication thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1242457C (zh) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN2788356Y (zh) | 金属氧化物半导体场效应晶体管 | |
| CN1264217C (zh) | 多重栅极结构及其制造方法 | |
| US7582533B2 (en) | LDMOS device and method for manufacturing the same | |
| CN2777758Y (zh) | 集成电路晶体管 | |
| CN1555579A (zh) | 具有高介电常数栅极绝缘层和与衬底形成肖特基接触的源极和漏极的晶体管 | |
| CN1967871A (zh) | 半导体装置及其制造方法 | |
| CN1742362A (zh) | 三栅极与栅极环绕的金属氧化物半导体场效应晶体管器件及其制造方法 | |
| CN1503372A (zh) | 具有多重闸极及应变的通道层的晶体管及其制造方法 | |
| CN1716550A (zh) | 用于高电压操作的金属氧化物半导体器件及其制造方法 | |
| CN1877797A (zh) | 随机存取存储器及其制造方法 | |
| CN1763970A (zh) | 薄型绝缘半导体之绝缘间隙壁 | |
| CN2731721Y (zh) | 集成电路元件 | |
| US7187031B2 (en) | Semiconductor device having a low dielectric constant film and manufacturing method thereof | |
| CN2743980Y (zh) | 具有高介电常数栅极介电层的半导体组件 | |
| CN1242457C (zh) | 形成凹陷式源极/漏极接面的半导体元件的方法 | |
| CN2742580Y (zh) | 半导体装置 | |
| CN1705086A (zh) | 用于制造具有多栅氧化膜的半导体器件的方法 | |
| CN1925167A (zh) | 半导体元件及其形成方法 | |
| EP1833087A1 (en) | Semiconductor device and method for manufacturing same | |
| CN1118102C (zh) | 绝缘栅型半导体器件及其制法 | |
| CN1855392A (zh) | 半导体元件的制造方法及调整元件沟道区晶格距离的方法 | |
| CN1222022C (zh) | 薄膜晶体管的制造方法及结构 | |
| CN2699480Y (zh) | 具有多重栅极及应变的沟道层的晶体管 | |
| CN2692841Y (zh) | 多重栅极结构 | |
| CN1152800A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060215 Termination date: 20190724 |