CN1469536A - 开关电容系统的升压结构 - Google Patents

开关电容系统的升压结构 Download PDF

Info

Publication number
CN1469536A
CN1469536A CNA031424309A CN03142430A CN1469536A CN 1469536 A CN1469536 A CN 1469536A CN A031424309 A CNA031424309 A CN A031424309A CN 03142430 A CN03142430 A CN 03142430A CN 1469536 A CN1469536 A CN 1469536A
Authority
CN
China
Prior art keywords
switch
reference signal
base plate
coupling
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031424309A
Other languages
English (en)
Other versions
CN100472924C (zh
Inventor
S・G・巴兹利
S·G·巴兹利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1469536A publication Critical patent/CN1469536A/zh
Application granted granted Critical
Publication of CN100472924C publication Critical patent/CN100472924C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种简单、廉价的升压结构，它是用二极管(41)、开关(43，44，45)和缓存器(82)电路耦合，在充电模式和升压模式下工作，以产生升压信号Sboost。这种升压结构特别适用于开关电容系统中。

Description

开关电容系统的升压结构
(1)技术领域
本发明主要涉及开关电容系统，特别是这些系统中的升压结构。
(2)背景技术
图1图示一个开关电容系统20，其中一个采样电容C，有一个顶板21连接到一个差分放大器22的反相输入且一个底板23通过一个输入采样开关连接到输入端25。差分放大器22驱动一个输出端26和一个转移电容Ct交叉连接差分放大器22。差分放大器具有高增益所以在它的非反相输入实际上具有与它的反相输入相同的电位。最后，一个第二采样开关27和一个转移开关28分别连接到顶板21和底板23。
在运行采样模式下，输入和第二采样开关24和27是接通的(如图1所示)这样模拟输入信号Sin在输入端25给采样电容Cs充入电子采样电荷Qs，从而经过采样电容产生一个采样信号Ss＝Qs/Cs。
在运行转移模式中，第一和第二采样开关24和27被断开而转移开关28被接通。因此底板23经接通的转移开关接地。因为经过开关电容Cs的信号现在大体为零，所以采样电荷Qs被转移到转移电容Ct以在输出端26产生一个输出过程信号Sprcsd＝Qs/Ct。图1的采样和转移操作因此产生一个Cs/Ct的转移函数Sprcsd/Sin而且在图2的图表30中用一个具有斜率Cs/Ct的曲线32表示这个转移函数。
开关电容20(和它的差分形式)特别适合在各种各样的信号调节系统(例如一个流水线模拟数字转换器(ADC))中当采样器使用。在这样的系统中，图1系统20的开关一般是用互补金属氧化物半导体(CMOS)晶体管实现的。图1用一个CMOS晶体管34作为实现的例子，它按代替箭头35的指示代替输入采样开关。
在流水线ADC中，一个初始的ADC阶段(例如一个快闪(flash)ADC)一般将一个模拟输入信号转换成对应于输入信号Sin的数字输出信号的至少一个最高位D0。同时，采样信号被处理成为参考信号Sres，它适合于由下面的ADC阶段随后处理成为输出数字信号的较低位。
如果初始的ADC阶段是一个1.5位转换器阶段，例如，它提供对应图2的曲线36的参考信号Sres，具有离输入信号Sin范围中点等距离两个的阶梯37。阶梯由来自初始的ADC阶段的判决信号初始化。参考信号Sres的曲线36具有由三个阶梯37确定的部分和每个部分有一个两倍于曲线32的斜率的斜率。
能够生成曲线36所示的参考信号，例如通过给图1的开关电容补充一个附加的开关电容以实现增加的斜率(即增加的增益)并用一个多路转移开关38按代替箭头29所示代替转移开关2。转移开关响应来自初始的ADC阶段的数字判决信号Sdgt，给采样电容施加经过选择的偏置信号(例如+V和-V)。偏置信号产生图2的曲线32中的阶梯37。当用这种方式修改图1的开关电容系统20，它一般被称为乘法数字模拟转换器(MDAC)。
开关电容结构的准确和带宽与它的开关接通电阻Ron有很大关系。例如，图1的输入采样开关24的接通电阻Ron和采样电容的容量确定(连同第二采样开关27接通电阻Ron一起)采集模拟输入信号Sin的时间常数。开关接通电阻Ron因此限制开关电容系统的采集时间和带宽。更重要地，输入采样开关24的接通电阻将随Sin变化从而诱使采样电荷Qs失真。
尽管通过使用较大的器件(即在图1中一个较大的CMOS晶体管34)能够减小接通电阻ron，但是不幸的是这增加了相关的电容(例如漏极和源极与栅极之间的电容和漏极和源极与衬底之间电容)。如果能够用其它方法充分减小接通电阻Ron，那么就得到选择一个较大的器件的自由，减小相关电容并因此进一步减小失真和加快速度。
同样，在开关电容结构的设计中开关接通电阻Ron的减小是一个重要的考虑因素。当用CMOS阶梯实现开关时，能够通过施加真实的栅源电压Vgs达到这一减小。不过用于制作现代信号调节系统的照相平版印刷技术指向通过使用更细的线宽实现更大的电路密度，而这些更细的线同样要求更低的电源电压(如VDD)。这就限制了可使用的栅源电压Vgs，它反过来使实现一个低接通电阻Ron更为困难。
尽管减小接通电阻ron是重要的，但在信号采集中保持它恒定也是重要的，因为否则获得的信号是失真的和降低精度的。因此，目前正需要能够在不断减小的电源电压现实中实现低和恒定的开关接通电阻ron的电路结构。
(3)发明内容
本发明涉及简单、可靠和便宜的升压结构，它在充电模式和升压模式运行从而产生升压信号Sboost。用二极管、开关和缓冲结构配置成加快速度和得到简化的升压信号生成器实现这些目标。
将随所附权利要求书中的特征阐明本发明新颖的特点。结合附图阅读下面的描述将最好地理解本发明。
(4)附图说明
图1是典型的开关电容系统示意图，
图2是说明图1的开关电容系统中的转移函数的图，
图3是本发明的一个用于开关电容系统(如图1的系统)缓冲结构实施例的示意图，以及
图4是另一个缓冲结构实施例的示意图。
(5)具体实施方式
图3图示了一个简单、可靠和便宜的缓冲结构运行于充电模式和升压模式从而产生升压信号Sboost。
特别，缓冲结构40包括一个二极管41、一个升压电容42和第一、第二及第三开关43、44及45。升压电容具有顶板47和底板48，二极管41连接顶板47到第一基准电压(例如VDD)而第一开关43连接底板48到第二基准电压(例如接地)。第三开关45提供升压信号的通道。也就是说，第三开关连接顶板47到提供升压信号Sboost的升压端50。
缓冲结构40还包括一个第四开关52连接升压端50到接地。在图3的实施例中第三和第四开关45和52是由漏极相连的晶体管55和56构成的反相放大器驱动的。在图3的实施例中，第一、第二、第三和第四开关43、44、45和52和反相放大器54是由CMOS晶体管实现的。尽管二极管41可以由两极相连的CMOS晶体管实现，但最好由两极相连的双极结型晶体管实现(和图示)。在一个不同的实施例中，二极管41可以将一个CMOS晶体管的源区和漏区作为一个二极管电极而将这个晶体管的衬底作为二极管的另一个电极而实现。
在充电运行模式中，施加一个充电模式信号开启第一开关43使电流58通过升压电容42并给它充电至一个充电电压Vchrg实质上等于VDD(经过二极管41和接通的第一开关43时少量电压下降)。在这个模式下，充电模式信号保持第二开关44在断开状态而低电平的升压模式信号经反相器54变为高电平连接到第三开关45以维持这个开关也处于断开状态。这同一个高电平维持第四开关52处于接通状态这样升压信号Sboost实质上等于接地。
在升压运行模式下，一个升压模式信号经过反相器54提供一个低电平使第三开关45置于接通状态和第四开关52置于断开状态。充电模式现在处于低电平所以第一开关43也还处于断开状态和第二开关44处于断开状态。因此，底板48通过第二开关44连接到第一基准电压和顶板47通过第三开关45连接到升压端50。升压信号Sboost因而实质上等于VDD+Vchrg或大约2VDD。在升压模式中，升压电容42担当一个漂移电位源补充第一基准电压VDD。
升压信号Sboost能够应用于图3的典型系统60，在该系统中一个开关64连接第一电路61和第二电路62。例如，开关64可以是图1的开关电容结构20的CMOS晶体管34，第二电路62可以包括图1的采样电容Cs和第一电路61可以是通过图1的模拟输入端口25提供输入信号Sin的电路。在这个例子中，升压信号Sboost将在CMOS晶体管34中实现一个明显低的接通电阻Ron，减少Ron的可变性因而减少失真并还明显降低与采样电容相关的时间常数并因而明显地增加开关电容结构20的带宽。
与其它结构(例如一个CMOS晶体管形式的开关)相比，二极管41简化了升压结构40并明显地加快它的速度。因为二极管41不要求产生开关控制信号，所以它更简单，并且因为在由一个两极相连的双极结型晶体管实现时二极管的高跨导gm减少升压电容42的充电时间所以它更快。
在图3升压结构40的各种实现中，减少各种晶体管击穿的可能性是明智的。例如，图3在反相器54和接地之间插入一个两极相连的晶体管66因而减少第三开关45的栅源和栅漏电压以及第四开关54的栅漏电压。
图4说明一个升压结构实施例80，包括图3升压结构实施例40的一些元件，相似的元件用相似的参考数字标示。对照实施例40，可是，来自第一电路61的输入信号Sin的采样直接通过输入端口81和模拟缓冲器82到第二开关84，它是图3第二开关44的反相形式。此外，第二开关84连接响应升压信号Sboost而不是如图3的充电模式信号。
本来，反相器54产生一个充电模式信号以响应在其输入的升压模式信号。当充电模式信号处于高电平，第一开关43和第四开关52处于接通状态而第三开关45处于断开状态。升压信号Sboost因此处于低电平导致第二开关84也处于断开状态。在这种模式中，第一开关43使电流58经过升压电容42并向它充电至一个充电电压Vchrg实质上等于VDD。
当升压模式信号处于高电平，第二开关43和第四开关52处于断开状态而第三开关45处于接通状态。升压信号Sboost上升并接通第二开关84所以输入信号Sin经过模拟缓冲82和第二开关84连接到底板48。
因此，在整个系统60的采集模式中升压信号Sboost接近于Sin+VDD和系统60经过开关64的栅源电压实质上是恒定的VDD。开关的接通电阻Ron因此在采集模式中保持恒定，减少失真并提高了给第二电路62提供的信号的准确度。
如果图3的第一电路61也在开关64的输入产生输入信号Sin，则带给这个开关一个大约等于2VDD-Si的偏差信号n。因为输入信号在典型系统60的采集模式中可能变化，在采集模式中偏差信号2VDD-Sin也会变化。如果开关64是一个CMOS晶体管，它的接通电阻Ron将因此在采集模式中变化，降低给第二电路62提供的信号的准确度。在图4的升压结构80中这个变化被排除了。尽管输入信号Sin可以直接地加到图4的第二开关84，最好插入缓冲器82以更好地将系统60与任何外部干扰隔开。
注意上面为了清楚地描述已经使用术语顶板和底板，等价的术语(例如第一和第二板极)可以代替而上与下不必意味着空间的关系。
已经描述的简单、快速和便宜的升压结构实施例能够明显地减少和稳定在包括开关电容系统的各种信号调节系统中开关的接通电阻Ron元件。
尽管上文中已经参照单端结构描述了本发明实施例，但从上文中的描述可以直接得到不同的实施例。尽管主要用CMOS晶体管描述了升压结构实施例，但可以用各种其它晶体管类型和组合实现其它实施例。
这里描述的本发明实施例是典型的而众多的修改方案、变化方案和调整方案能够容易地想象以完成实质上等价的结果，所有这些应被包含在如所附权利要求书所定义的本发明的精神和范围内。

Claims (25)

1.产生升压信号并运行于充电模式和升压模式的升压结构，其特征在于，它包括：
升压电容(42)，具有一底板(48)和一顶板(47)；
二极管(41)，将所述顶板与第一参考信号耦合；以及
开关网络，在所述充电模式下，将所述底板与第二参考信号耦合，在所述升压模式下，将所述底板与第一参考信号耦合，并在所述升压模式下，提供对所述顶板的连接。
2.如权利要求1所述的结构，其特征在于，所述二极管具有第一和第二电极，并且所述金属氧化物半导体(MOS)晶体管的源区和漏区中的至少一个是所述第一电极，而所述MOS晶体管的管体区是所述第二电极。
3.如权利要求1所述的结构，其特征在于，所述开关网络包括：
第一开关(43)，与所述底板耦合，并耦合用以接收所述第二参考信号；
第二开关(44)，与所述底板耦合，并耦合用以接收所述第一参考信号；以及
第三开关(45)，耦合用以提供对所述顶板的连接。
4.如权利要求1所述的结构，其特征在于，所述第二参考信号是接地，而所述第一参考信号是相对于所述接地的电压。
5.如权利要求1所述的结构，其特征在于，它还包括第四开关(52)，在所述充电模式下，连接所述第三开关至所述第二参考信号。
6.一种产生升压信号并运行于充电模式和升压模式的升压结构，其特征在于，它包括：
升压电容(42)，它具有一底板(48)和一顶板(47)；
二极管(41)，连接所述顶板至第一参考信号；以及
开关网络，在所述充电模式下，连接所述底板至第二参考信号，在所述升压模式下，连接所述底板至外部信号，而在所述升压模式下，提供对顶板的连接。
7.如权利要求1所述的结构，其特征在于，所述二极管具有第一和第二电极，并且金属氧化物半导体(MOS)晶体管的源区和漏区中的至少一个是所述的第一电极，而所述MOS晶体管的管体是所述第二电极。
8.如权利要求6所述的结构，其特征在于，所述开关网络包括：
第一开关(43)，与所述底板耦合，并耦合用以接收所述第二参考信号；
第二开关(84)，与所述底板耦合，并耦合用以接收所述外部信号；以及
第三开关(45)，耦合用以提供对所述顶板的连接。
9.如权利要求8所述的结构，其特征在于，它还包括模拟缓冲器(82)，它将所述外部信号与所述第二开关耦合。
10.如权利要求6所述的结构，其特征在于，所述第二参考信号是接地，而所述第一参考信号是相对于所述接地的电压。
11.如权利要求6所述的结构，其特征在于，它还包括第四开关(52)，在所述充电模式下，连接所述第三开关至所述第二参考信号。
12.一种在采样模式下采样模拟输入信号并在保持模式下提供相应的采样信号的采样系统，其特征在于，该系统包括：
具有用于接收所述输入信号的输入晶体管(34)的采样器(20)；
具有底板(48)和顶板(47)的升压电容(42)；
将所述顶板与第一参考信号耦合的二极管(41)；以及
开关网络，在所述充电模式下将所述底板与第二参考信号耦合，在所述升压模式下，将所述底板与所述第一参考信号耦合，而在所述升压模式下将所述顶板与所述输入晶体管耦合。
13.如权利要求12所述的系统，其特征在于，所述开关网络包括：
第一开关(43)，它与所述底板耦合，并耦合用以接收所述第二参考信号；
第二开关(44)，它与所述底板耦合，并且耦合用以接收所述第一参考信号；以及
第三开关(45)，它耦合在所述顶板和所述输入晶体管之间。
14.如权利要求12所述的系统，其特征在于，进一步包括第四开关(52)，在所述充电模式下，将所述第三开关与所述第二参考信号耦合。
15.一种在采样模式下采样模拟输入信号而在保持模式下提供相应的采样信号的采样系统，其特征在于，该系统包括：
具有用于接收所述输入信号的输入晶体管(34)的采样器(20)；
具有底板(48)和顶板(47)的升压电容(42)；
将所述顶板与第一参考信号耦合的二极管(41)；以及
开关网络，在所述充电模式下，将所述底板与第二参考信号耦合，在所述升压模式下，耦合所述底板用以接收外部信号，而在所述升压模式下，将所述顶板耦合至所述输入晶体管。
16.如权利要求15所述的系统，其特征在于，所述开关网络包括：
第一开关(43)，它与所述底板耦合，并且耦合用以接收所述第二参考信号；
第二开关(84)，它与所述底板耦合，并且耦合用以接收所述外部信号；以及
第三开关(45)，它耦合在所述顶板和所述输入晶体管之间。
17.如权利要求15所述的系统，其特征在于，它进一步包括模拟缓冲器(82)，它将所述外部信号耦合至所述第二开关。
18.如权利要求15所述的系统，其特征在于，它进一步包括第四开关(52)，在所述充电模式下，将所述第三开关耦合至所述第二参考信号。
19.一种在采样模式下采样模拟输入信号而在保持模式下提供相应的采样信号的乘法数字模拟转换器(MDAC)系统，其特征在于，该系统包括：
具有用于接收所述输入信号的输入晶体管(34)的MDAC(20)；
升压电容(42)，具有底板(48)和顶板(47)；
二极管(41)，它将所述顶板与第一参考信号耦合；以及
开关网络，在所述充电模式下，连接所述底板至第二参考信号，在所述升压模式下，连接所述底板至所述第一参考信号，并在所述升压模式下连接所述顶板至所述输入晶体管。
20.如权利要求19所述的转换器，其特征在于，所述开关网络包括：
第一开关(43)，连接至所述底板，并且连接用以接收所述第二参考信号；
第二开关(44)，连接至所述底板，并且连接用以接收所述第一参考信号；以及
第三开关(45)，连接在所述顶板和所述输入晶体管之间。
21.如权利要求19所述的转换器，其特征在于，进一步包括第四开关，在所述充电模式下，连接所述第三开关至所述第二参考信号。
22.一种在采样模式下采样模拟输入信号而在保持模式下提供相应的采样信号的乘法数字模拟转换器(MDAC)系统，其特征在于，该系统包括：
具有用于接收所述输入信号的输入晶体管(34)的MDAC(20)；
具有底板(48)和顶板(47)的升压电容(42)；
二极管(41)，连接所述顶板至第一参考信号；以及
开关网络，在所述充电模式下连接所述底板到第二参考信号，在所述升压模式下连接所述底板以接收外部信号，并在所述升压模式下连接所述顶板至所述输入晶体管。
23.如权利要求22所述的转换器，其特征在于，所述开关网络包括：
第一开关(43)，连接所述底板，并且连接用以接收所述第二参考信号；
第二开关(84)，连接所述底板，并且连接用以接收所述外部信号；以及
第三开关(45)，它耦合在所述顶板和所述输入晶体管之间。
24.如权利要求22所述的转换器，其特征在于，它还包括将所述外部信号与所述第二开关耦合的模拟缓存器(82)。
25.如权利要求22所述的转换器，其特征在于，它还包括第四开关(52)，在所述充电模式下，将所述第三开关与所述第二参考信号耦合。
CNB031424309A 2002-06-06 2003-06-06 开关电容系统的升压电路 Expired - Fee Related CN100472924C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/165,681 US6693479B1 (en) 2002-06-06 2002-06-06 Boost structures for switched-capacitor systems
US10/165,681 2002-06-06

Publications (2)

Publication Number Publication Date
CN1469536A true CN1469536A (zh) 2004-01-21
CN100472924C CN100472924C (zh) 2009-03-25

Family

ID=29998973

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031424309A Expired - Fee Related CN100472924C (zh) 2002-06-06 2003-06-06 开关电容系统的升压电路

Country Status (2)

Country Link
US (1) US6693479B1 (zh)
CN (1) CN100472924C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703685A (zh) * 2011-06-07 2014-04-02 密克罗奇普技术公司 分布式自举开关
CN110336348A (zh) * 2019-04-24 2019-10-15 华为技术有限公司 一种终端、开关电容升压电路以及供电方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016070A1 (en) * 2001-07-17 2003-01-23 Wenhua Yang Bootstrap module for multi-stage circuit
US20050195015A1 (en) * 2004-03-05 2005-09-08 Matthew Goldman Low voltage boosted analog transmission gate
US8035148B2 (en) 2005-05-17 2011-10-11 Analog Devices, Inc. Micromachined transducer integrated with a charge pump
JP4808995B2 (ja) * 2005-05-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体回路装置
JP5431992B2 (ja) * 2010-02-09 2014-03-05 セイコーインスツル株式会社 トランスミッションゲート及び半導体装置
US8115518B1 (en) * 2010-08-16 2012-02-14 Analog Devices, Inc. Integrated circuit for reducing nonlinearity in sampling networks
US9397385B2 (en) * 2011-11-09 2016-07-19 Qualcomm Technologies International, Ltd. Near field communications reader
CN106411302B (zh) * 2015-07-28 2019-03-15 无锡华润上华科技有限公司 开关控制电路
US11804836B1 (en) 2022-05-20 2023-10-31 Analog Devices, Inc. Bootstrapped switch with fast turn off

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825230A (en) 1996-02-01 1998-10-20 University Of Waterloo Amplifier-less low power switched-capacitor techniques
US5912560A (en) * 1997-02-25 1999-06-15 Waferscale Integration Inc. Charge pump circuit for voltage boosting in integrated semiconductor circuits
US6215348B1 (en) 1997-10-01 2001-04-10 Jesper Steensgaard-Madsen Bootstrapped low-voltage switch
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
US6072355A (en) 1998-01-22 2000-06-06 Burr-Brown Corporation Bootstrapped CMOS sample and hold circuitry and method
US6271715B1 (en) 1998-02-27 2001-08-07 Maxim Integrated Products, Inc. Boosting circuit with supply-dependent gain
US5969513A (en) 1998-03-24 1999-10-19 Volterra Semiconductor Corporation Switched capacitor current source for use in switching regulators
US6724239B2 (en) * 2001-07-24 2004-04-20 Analog Devices, Inc. Voltage boost circuit and low supply voltage sampling switch circuit using same
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703685A (zh) * 2011-06-07 2014-04-02 密克罗奇普技术公司 分布式自举开关
CN110336348A (zh) * 2019-04-24 2019-10-15 华为技术有限公司 一种终端、开关电容升压电路以及供电方法

Also Published As

Publication number Publication date
US6693479B1 (en) 2004-02-17
CN100472924C (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
CN1275392C (zh) 开关电容级和流水线式模电转换器
US6909391B2 (en) Fully differential reference driver for pipeline analog to digital converter
EP0875904B1 (en) A sample-and-hold circuit
US7015841B2 (en) Analog to digital converter circuit of successive approximation type operating at low voltage
KR101888103B1 (ko) 분산형 부트스트랩 스위치
CN1043105C (zh) 差分比较器电路
CN1469536A (zh) 开关电容系统的升压结构
US8013660B2 (en) System and method for charge integration
CN1658510A (zh) 设有滞后电路的比较器和模数变换电路
US7436344B2 (en) Pipeline A/D converter
JP2009527164A (ja) トラックホールド回路
US20030179122A1 (en) D/A converter and delta-sigma D/A converter
CN112953503B (zh) 一种高线性度的栅压自举开关电路
CN111614356B (zh) 栅压自举采样电路
CN1700598A (zh) 半导体集成电路
CN1877999A (zh) 适用于欠采样输入的流水线模数转换器
CN109995369B (zh) 模拟至数字转换器及适用于模拟至数字转换器的界面电路
CN1241323C (zh) 减少失真和电流需要的差分采样器结构
CN110349535A (zh) 增益放大器
US20060038903A1 (en) Semiconductor device and camera using same
US6611163B1 (en) Switched capacitor scheme for offset compensated comparators
WO2008065771A1 (fr) Commutateur d'échantillonnage et convertisseur a/n de type pipeline
CN1482737A (zh) 用于开关电容结构的放大器转换速率增强系统
CN101038499A (zh) 自我校正电流源的误差补偿装置与方法
CN1720661A (zh) 差分电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AMERICA ANALOG DEVICE INC.

Free format text: FORMER NAME: ANALOG DEVICES, INC.

CP01 Change in the name or title of a patent holder

Address after: Massachusetts, USA

Patentee after: ANALOG DEVICES, Inc.

Address before: Massachusetts, USA

Patentee before: ANALOG DEVICES, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325