CN1459838A - 利用叠构式光阻影像转移的封装用载板制程 - Google Patents
利用叠构式光阻影像转移的封装用载板制程 Download PDFInfo
- Publication number
- CN1459838A CN1459838A CN 02120256 CN02120256A CN1459838A CN 1459838 A CN1459838 A CN 1459838A CN 02120256 CN02120256 CN 02120256 CN 02120256 A CN02120256 A CN 02120256A CN 1459838 A CN1459838 A CN 1459838A
- Authority
- CN
- China
- Prior art keywords
- image transfer
- photoresistance
- copper layer
- packaging
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
一种利用叠构式光阻影像转移的封装用载板制程。为提供一种无电镀导线、提高载板布线密度、降低成本、杜绝防焊阻剂剥离、改善电子产品功能品质的电子元件封装件制造方法,提出本发明,它包括于载板基材表面上设置薄底铜层;以第一次光阻影像转移手段定义出导体线路的镀铜区域;于镀铜区域镀铜;以第二次光阻影像转移手段定义出I/O接点镀镍金区域;于各I/O接点上电镀镍金;剥除光阻;蚀除线路间相连的薄底铜层;印制图案化的防焊阻剂。
Description
技术领域
本发明属于电子元件封装件制造方法,特别是一种利用叠构式光阻影像转移的封装用载板制程。
背景技术
由于电子产品朝向于轻薄短小的发展趋势,时下如:PBGA、Cavity DownBGA、MCM、CSP及Flip-Chip BGA之类的电子产品为适应型体缩小化的趋势,其用以外部电性连接的封装载板(Packaging Substrate)上的布线也相对地越趋于细密化,因此,如何提高封装载板的布线密度,系为载板制作上一项重要的课题。
习用的封装载板制作,除于其上设置细密的图案化线路外,且于导线线路上各I/O接点(如:Bonding Pad、Bump Pad及Ball pad等)为提升其与晶片或焊接凸块等电性连接的稳固性及防止铜质导线线路氧化,需再经镀镍金层及印制防焊阻剂等表面处理(Surface Finish)制程,以确保载板导线线路的安定性。
如图10所示,习知电镀镍金表面处理的作法概系于具图案化铜质线路的载板20表面上施作图案化防焊阻剂(Solder Resist)之后,利用其线路中预设的延伸至载板周围的电镀导线(Plating Bus)21作为电镀的导电路径进行电镀。使载板20上外露于防焊阻剂外的各I/O接点22上镀设一层特定厚度的镍金层。
前述镀镍金表面处理的制程作法虽可达到在导线线路上各I/O接点镀设镍金层的目的,然而,习知电镀镍金表面处理的作法,为利于电镀的进行,需令其所有I/O接点另设电镀导线延伸至载板周围作为电镀的导电路径,因此,此复数预设电镀导线将占据载板上可布线的空间,相对减少高密度载板布线的可利用空间,致使其布线密度无法提升。另一方面,电子产品于作用时,电镀导线易受侧邻导线线路讯号传输的影响而起感应作用,于电镀导线末端形成讯号回溯,产生干扰杂讯的问题,从而降低该电子产品的功能品质。
因此,目前业界另有人采取FBG(Full Body Gold)制程生产载板产品,以适应时代需求。FBG制程系令载板基材全面镀金后,经蚀刻制程产生图案化的导线线路,再覆盖防焊阻剂的工法设计。
所述FBG制程工法虽为无电镀导线(Busless Plating)设计,可提高其布线密度及解决杂讯回溯等相关问题。然而,此种制程系采取全图案镀金导线线路设计,其镀金面积约为前述制程的4-5倍,而金为贵金属,相对造成成本高涨问题,而且因金与防焊阻剂间的结合力不及铜面与防焊阻剂间的结合力,导致封装载板易出现防焊阻剂剥离的情形,其产品可靠度为业界所担心。
发明内容
本发明的目的是提供一种无电镀导线、提高载板布线密度、降低成本、杜绝防焊阻剂剥离、改善电子产品功能品质的利用叠构式光阻影像转移的封装用载板制程。
本发明包括于载板基材表面上设置薄底铜层;以第一次光阻影像转移手段定义出导体线路的镀铜区域;于镀铜区域镀铜;以第二次光阻影像转移手段定义出I/O接点镀镍金区域;于各I/O接点上电镀镍金;剥除光阻;蚀除线路间相连的薄底铜层;印制图案化的防焊阻剂。
其中:
设置薄底铜层步骤中,系为于载板基板表面被覆铜层后,利用降低其厚度的技术手段而成为极薄的底铜层。
设置薄底铜层步骤中,设于载板基材表面上的薄底铜层的厚度约1~5μm为最佳。
设置薄底铜层步骤中,系以研磨的技术手段降低其厚度而成为极薄的底铜层。
设置薄底铜层步骤中,系以化学蚀刻的技术手段降低其厚度而成为极薄的底铜层。
以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为干膜。
以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为湿膜。
以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为防焊材。
以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为可移除的感光型树脂。
剥除光阻步骤中,系为一并移除第一、二次光阻影像转手段的重叠光阻。
由于本发明包括于载板基材表面上设置薄底铜层;以第一次光阻影像转移手段定义出导体线路的镀铜区域;于镀铜区域镀铜;以第二次光阻影像转移手段定义出I/O接点镀镍金区域;于各I/O接点上电镀镍金;剥除光阻;蚀除线路间相连的薄底铜层;印制图案化的防焊阻剂。本发明的制程结束后,即完全移除载板基材上的电镀导线,仅留导体线路,更可多出空间增加其它I/O布局需求的应用,在不改变载板面积下,增加其布线密度,以符合高密度载板时代需求,且本发明既已移除电镀导线,同时解决习用制程中因电镀导线末端讯号回溯产生干扰杂讯的问题;并仅于露出防焊阻剂外的各I/O接点镀上镍金层,不但可省下大量镀金成本,且系以潜藏于防焊阻剂下方的线路及大铜面直接与防焊阻剂接触,结合力大,提高产品可靠度。不仅无电镀导线、提高载板布线密度、降低成本,而且杜绝防焊阻剂剥离、改善电子产品功能品质,从而达到本发明的目的。
附图说明
图1、为本发明设置薄底铜层示意图。
图2、为本发明以第一光阻影像转移示意图。
图3、为本发明镀设铜层示意图。
图4、为本发明以第二光阻影像转移示意图。
图5、为本发明镀镍金层示意图。
图6、为本发明剥除光阻示意图。
图7、为本发明蚀刻薄底铜层示意图。
图8、为本发明印制防焊阻剂示意图。
图9、为以本发明制造的载板局部平面示意图。
图10、为以习知具电镀导线制造方法制造的载板局部平面示意图。
具体实施方式
如图1所示,本发明包括如下步骤:
设置薄底铜层
如图1所示,于载板基材10表面上设置薄底铜层11;其系为于载板基板10表面被覆铜层后,利用研磨、化学蚀刻或其他技术手段降低其厚度而成为极薄的底铜层11;薄底铜层11的厚度约1~5μm为最佳。
以第一光阻影像转移
如图2所示,以第一次光阻12影像转移手段定义出导体线路的镀铜区域1A;影像转移光阻12可资利用的材料为干膜(Dry Film)、湿膜(Liquid Film)、防焊材(So1der Mask)或为可移除的感光型树脂(Removable UV CuringResin)、...等;
镀设铜层
如图3所示,于镀铜区域1A镀设构成导体线路的铜层13;
以第二光阻影像转移
如图4所示,以第二次光阻14影像转移手段定义出I/O接点15预定镀镍金区域1B;影像转移光阻14可资利用的材料为干膜(Dry Film)、湿膜(LiquidFilm)、防焊材(Solder Mask)或为可移除的感光型树脂(Removable UV CuringRes in)、...等;
镀镍金层
如图5所示,于各I/O接点15上电镀镍金层16;
剥除光阻
如图6所示,剥除光阻12、14系为一并移除第一次及第二次光阻影像转手段的重叠光阻12、14;
蚀刻薄底铜层
如图7所示,蚀除线路间相连处厚度约1-5μm的薄底铜层11,故利于蚀除连接于线路间的薄底铜层11;
印制防焊阻剂
如图8所示,印制图案化的防焊阻剂17,便完成封装载板的制作。
如上所述,本发明系利用第一次光阻影像转移手段定义出导体镀铜,第二次光阻影像转移手段于预定电镀镍金表面处理的区域位置并予电镀镍金层后,再行被覆防焊阻剂,使载板在此叠构式光阻影像转移技术手段下,完成其无电镀导线及防焊阻剂下方无镀镍金的结构。
本发明与前述两种习用制程相比较,具有如下优点:
1、如图9所示,本发明与习用第一种具电镀导线的制程比较,本发明的制程结束后即完全移除载板基材10上的电镀导线,仅留导体线路18,更可多出空间增加其它I/O布局需求的应用,在不改变载板面积下,增加其布线密度,以符合高密度载板时代需求,且本发明既已移除电镀导线,同时解决习用制程中因电镀导线末端讯号回溯产生干扰杂讯的问题。
2、本发明与习用第二种无电镀导线的制程比较,本发明的制程仅于露出防焊阻剂外的各I/O接点镀上镍金层,相较于第二种全面镀金的FBG制程,不但可省下大量镀金成本,且系以潜藏于防焊阻剂下方的线路及大铜面直接与防焊阻剂接触,使其结合力远优于以金面与防焊阻剂接触的FBG制程产品,且更可提高产品可靠度。
Claims (10)
1、一种利用叠构式光阻影像转移的封装用载板制程,其特征在于它包括于载板基材表面上设置薄底铜层;以第一次光阻影像转移手段定义出导体线路的镀铜区域;于镀铜区域镀铜;以第二次光阻影像转移手段定义出I/O接点镀镍金区域;于各I/O接点上电镀镍金;剥除光阻;蚀除线路间相连的薄底铜层;印制图案化的防焊阻剂。
2、根据权利要求1所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的设置薄底铜层步骤中,系为于载板基板表面被覆铜层后,利用降低其厚度的技术手段而成为极薄的底铜层。
3、根据权利要求2所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的设置薄底铜层步骤中,设于载板基材表面上的薄底铜层的厚度约1~5μm为最佳。
4、根据权利要求1或2所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的设置薄底铜层步骤中,系以研磨的技术手段降低其厚度而成为极薄的底铜层。
5、根据权利要求1或2所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的设置薄底铜层步骤中,系以化学蚀刻的技术手段降低其厚度而成为极薄的底铜层。
6、根据权利要求1所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为干膜。
7、根据权利要求1所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为湿膜。
8、根据权利要求1所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为防焊材。
9、根据权利要求1所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的以第一、二光阻影像转移步骤中,影像转移的第一、二光阻的材料为可移除的感光型树脂。
10、根据权利要求1所述的利用叠构式光阻影像转移的封装用载板制程,其特征在于所述的剥除光阻步骤中,系为一并移除第一、二次光阻影像转手段的重叠光阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02120256 CN1459838A (zh) | 2002-05-17 | 2002-05-17 | 利用叠构式光阻影像转移的封装用载板制程 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02120256 CN1459838A (zh) | 2002-05-17 | 2002-05-17 | 利用叠构式光阻影像转移的封装用载板制程 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1459838A true CN1459838A (zh) | 2003-12-03 |
Family
ID=29426979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02120256 Pending CN1459838A (zh) | 2002-05-17 | 2002-05-17 | 利用叠构式光阻影像转移的封装用载板制程 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1459838A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107205312A (zh) * | 2016-03-16 | 2017-09-26 | 景硕科技股份有限公司 | 双层电路板及其制作方法 |
CN107205311A (zh) * | 2016-03-16 | 2017-09-26 | 景硕科技股份有限公司 | 无焊垫多层电路板及其制作方法 |
CN110896597A (zh) * | 2019-11-07 | 2020-03-20 | 江苏上达电子有限公司 | 一种柔性线路板表面处理的方法 |
-
2002
- 2002-05-17 CN CN 02120256 patent/CN1459838A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107205312A (zh) * | 2016-03-16 | 2017-09-26 | 景硕科技股份有限公司 | 双层电路板及其制作方法 |
CN107205311A (zh) * | 2016-03-16 | 2017-09-26 | 景硕科技股份有限公司 | 无焊垫多层电路板及其制作方法 |
CN107205311B (zh) * | 2016-03-16 | 2019-07-26 | 景硕科技股份有限公司 | 无焊垫多层电路板及其制作方法 |
CN110896597A (zh) * | 2019-11-07 | 2020-03-20 | 江苏上达电子有限公司 | 一种柔性线路板表面处理的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6838368B1 (en) | Method for making semiconductor device using a nickel film for stopping etching | |
CN100342526C (zh) | 有电性连接垫金属保护层的半导体封装基板结构及其制法 | |
KR100271430B1 (ko) | 다층프린트배선판 | |
TW200711061A (en) | Method of manufacturing quad flat non-leaded semiconductor package | |
US20080245549A1 (en) | Wiring board and method of manufacturing the same | |
US20040115862A1 (en) | [process and structure for semiconductor package] | |
US20070111398A1 (en) | Micro-electronic package structure and method for fabricating the same | |
JP3050812B2 (ja) | 多層プリント配線板 | |
CN1525544A (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
US6352925B1 (en) | Method of making electrical conductor system for semiconductor device | |
US7045460B1 (en) | Method for fabricating a packaging substrate | |
US6946601B1 (en) | Electronic package with passive components | |
CN100514612C (zh) | 半导体封装用印刷电路板的窗口加工方法 | |
CN1459838A (zh) | 利用叠构式光阻影像转移的封装用载板制程 | |
US20230187402A1 (en) | Electronic package and manufacturing method thereof | |
CN1801469A (zh) | 芯片构装基板金手指与接触垫电镀镍金制程 | |
CN1245751C (zh) | 生产半导体器件的方法及相应的半导体器件 | |
CN1306856C (zh) | 印制电路板的电镀方法 | |
TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
CN1216422C (zh) | 芯片封装基板电性接触垫的电镀镍/金制作方法与结构 | |
CN1808701A (zh) | 一种封装基板的制造方法 | |
CN213401180U (zh) | 一种基板结构 | |
US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps | |
KR19990048003A (ko) | 금속 범프 제조 방법 | |
KR100963578B1 (ko) | 다열 리드 프레임 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |