CN1450639A - 连接焊垫与静电放电保护电路的电路结构 - Google Patents

连接焊垫与静电放电保护电路的电路结构 Download PDF

Info

Publication number
CN1450639A
CN1450639A CN02141152A CN02141152A CN1450639A CN 1450639 A CN1450639 A CN 1450639A CN 02141152 A CN02141152 A CN 02141152A CN 02141152 A CN02141152 A CN 02141152A CN 1450639 A CN1450639 A CN 1450639A
Authority
CN
China
Prior art keywords
weld pad
those
lead
esd protection
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02141152A
Other languages
English (en)
Other versions
CN1286173C (zh
Inventor
黄绍璋
周金陶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1450639A publication Critical patent/CN1450639A/zh
Application granted granted Critical
Publication of CN1286173C publication Critical patent/CN1286173C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种连接焊垫与静电放电保护电路的电路结构，此电路结构包括：复数层导体层，以不同高度平行设置于焊垫与基底之间。复数层第一介层窗，电性连接焊垫与相邻焊垫的导体层，并电性连接每一相邻的导体层。第一导线电性连接至最靠近基底的导体层，并且电性连接至静电放电保护电路汲极。复数条第二导线，以不同高度平行设置于第一导线与焊垫之间，其中每一条第二导线各别电性连接至不同高度的导体层。复数层第二介层窗，电性连接第一导线与相邻第一导线的第二导线，并电性连接每一相邻的第二导线。

Description

连接焊垫与静电放电保护电路的电路结构
技术领域
本发明是有关于一种连接焊垫(pad)与静电放电保护(ElectrostaticDischarge protection，ESD protection)电路的电路结构，且特别是有关于一种将连接焊垫与静电放电保护电路的电路形成多层路径(multiple paths)的结构，并通过多层路径的分流以增加元件的静电放电保护能力。
背景技术
静电放电为自非导电表面的静电移动的现象，其会造成IC中的半导体与其它电路组成的损害。例如在地毯上行走的人体，于相对湿度(RH)较高的情况下，可检测出约带有几百至几千伏的静态电压，而在相对湿度较低的情况下，可检测出约带有一万伏以上的静态电压。而封装集成电路的机器或测试集成电路的仪器，也可能产生约几百至几千伏的静态电压。当上述的带电体(人体、机器或仪器)接触到芯片时，将会向芯片放电，此静电放电的瞬间功率将有可能造成芯片中的集成电路损坏或失效。
因此，为了避免静电放电损伤芯片中的集成电路，各种防制静电放电的方法便因应而生。最常见的公知作法是利用硬件防制静电放电，也就是在内部电路(Internal Circuit)与每一焊垫间，均设计一芯片嵌入式(On-Chip-)的静电放电保护电路以保护其内部电路。
图1为公知的半导体元件的焊垫到静电放电保护电路间的电路连接的剖面图，且图2为公知的半导体元件的焊垫到静电放电保护电路间的电路连接的立体图，并且在图2中省略绝缘层的绘制。在图1与图2中，焊垫100形成于半导体元件的最上层，且静电放电保护电路118设置于基底50中。由焊垫100往下连接依序为介层窗102、导体层104、介层窗106、导体层108、介层窗110、导体层112，其中导体层112如图1所示的具有延伸导线112a，此延伸导线112a延伸至静电放电保护电路118的漏极116上方，并通过接触窗(Contact)114使延伸导线112a与设置于基底50的漏极116电性连接。尚且，在焊垫100与基底50间具有一绝缘层130，此绝缘层130将上述的电路结构包覆其中。
在上述图1与图2中，当产生静电放电现象时，静电是由焊垫100经外部电路流至静电放电保护电路118内，也就是经由焊垫介层窗102、导体层104、介层窗106、导体层108、介层窗110、导体层112与延伸导线112a流至静电放电保护电路118的漏极116，并由静电放电保护电路118保护内部电路不受静电放电的破坏。
然而，在图1与图2的结构中，静电是经由单层金属(也就是指延伸导线112a)的路径流动至静电放电保护电路118，当流经的电流过大时，延伸导线112a有可能会被过大的电流烧坏，而使得静电放电保护电路118失效。公知避免延伸导线112a被烧坏的方法，将延伸导线112a的线宽加宽或是将延伸导线112a的厚度W加厚。然而，如果延伸导线112a的厚度W受到限制，则延伸导线112a只能以加宽导线的方法解决问题。而在半导体元件愈趋缩小与高集成化的现今工艺中，线宽的增加意味着工艺裕度(window)的降低，并不利于元件的集成化。
发明内容
因此，本发明的目的在于提出一种连接焊垫与静电放电保护电路的电路结构，能够增加元件的静电放电保护能力。
本发明的另一目的在于提出一种连接焊垫与静电放电保护电路的电路结构，能够缩小导线的线宽，以增加工艺裕度。
本发明提供一种连接焊垫与静电放电保护电路的电路结构，此电路结构包括：复数层导体层、复数层第一介层窗、第一导线、复数条第二导线与复数层第二介层窗。其中导体层以不同高度平行设置于焊垫与基底之间。第一介层窗电性连接焊垫与相邻焊垫的导体层，并电性连接每一相邻的导体层。第一导线电性连接至最靠近基底的导体层，并且电性连接至静电放电保护电路漏极。第二导线以不同高度平行设置于第一导线与焊垫之间，其中每一条第二导线各别电性连接至不同高度的导体层。而且第二介层窗电性连接第一导线与相邻第一导线的第二导线，并电性连接每一相邻的第二导线。
综上所述，本发明在电路结构中形成由第一导线与第二导线组成的多层路径，由于电流能够经由多层路径分流，流经每一条路径的电流减小，导线可以形成较小的线宽，并且导线的厚度也可以因应工艺的需要加以调整，因此在线路设计上具有更大的可变性与自由度。
此外，由于在电路结构中形成多层路径，因此在其中一条导线(路径)断线的时候，由于尚具有其它的电流通路，因此能够避免静电放电元件的失效，增强静电放电的保护能力。
附图说明
图1为公知的半导体元件的焊垫到静电放电保护电路间的电路连接的剖面图；
图2为公知的半导体元件的焊垫到静电放电保护电路间的电路连接的立体图；
图3为本发明较佳实施例的半导体元件的焊垫到静电放电保护电路间的电路连接的剖面图；以及
图4为本发明较佳实施例的半导体元件的焊垫到静电放电保护电路间的电路连接的立体图。
50、150：基底
100、200：焊垫
102、106、110、202、206、210、210、220、224：介层窗
104、108、112、204、208、212：导体层
112a：延伸导线
114、214：接触窗
116、216：漏极
118、218：静电放电保护电路
130、230：绝缘层
212a、222、226：导线
W、W1、W2、W3：厚度
具体实施方式
图3为本发明较佳实施例的半导体元件的焊垫到静电放电保护电路间的电路连接的剖面图，以及图4为本发明较佳实施例的半导体元件的焊垫到静电放电保护电路间的电路连接的立体图。
请同时参照图3与图4。本发明的连接焊垫200与静电放电保护电路218的外部电路结构包括：介层窗202、导体层204、介层窗206、导体层208、介层窗210、导体层212、作为延伸导线的导线212a、接触窗214、介层窗220、作为拟真(dummy)导线的导线222、介层窗224以及作为拟真导线的导线226。
在图3与图4中，焊垫200同样的形成于半导体元件的最上层，且静电放电保护电路218设置于基底150中。由焊垫200往下连接依序为介层窗202、导体层204、介层窗206、导体层208、介层窗210、导体层212、以及延伸至静电放电保护电路218的漏极216上方的导线212a。并且，导线212a再通过接触窗214与基底150中的静电放电保护电路218的漏极216电性连接。其中，上述介层窗202、导体层204、介层窗206、导体层208、介层窗210、导体层212与导线212a的材质例如是铜金属。
接着，请继续参照图3与图4，在外部电路中设置导线222、226，此导线222、226作为本发明的拟真导线使用。在图3与图4中，导线222与导体层208电性连接，并通过介层窗220与延伸导线212a电性连接，而导线226则与导线202电性连接，并通过介层窗224与导线222电性连接。其中介层窗220、导线222、介层窗224与导线226的材质例如是铜金属。
尚且，在焊垫200与基底150间具有一绝缘层230，此绝缘层230将上述的电路结构包覆其中。
在上述图3与图4的结构中，当导线222、226的材质与导体层相同时，则拟真导线222、226能够分别与导体层208、204于同一工艺中同时形成，因此，架构此拟真导线并不会使半导体元件的工艺步骤增加。尚且，由于导线与导体层同材质，因此可将导线222与导体层208，以及导线222与导体层208视作相同的导体层。
由上述图3与图4的结构可以得知，当产生静电放电现象，静电流入电路结构时，电流具有3条路径可供流动，也就是电流可以经由导线226、导线222与导线212a，使得电流能够经由此3条导线组成的多层路径分流流动。因而能够避免公知的电流过大导致断线的问题。尚且，此种结构在其中一条导线(路径)断线的时候，由于尚具有两条导线可供电流流动，因此能够避免静电放电元件的失效。
并且，由于电流分流的效应，流经导线226、222与导线212a的个别电流较小，导线226、222与导线212a的个别的线宽可以形成较公知小的线宽，因此在电路设计上具有更大的可变性与自由度，进而有利于提高半导体元件的集成度。
上述是对导线的线宽能够缩小加以说明，然而本发明也可应用于缩小或调整导线的厚度，请再参照图3与图4，于图中导线212a、导线222与导线226分别为厚度W1、W2、W3，其中至少一个以上的导线厚度总和可大于、小于或是等于一预定导线厚度Ws。此处所谓的预定导线厚度Ws指设计者依实际工艺需要，于设计上所决定的厚度，例如可以是能够承受电流的最小厚度。
如上所述，当在线宽的限制条件下，此预定厚度Ws无法使用一层导线形成时，则能够通过复数层的导线厚度(此处可由W1、W2、W3…延伸至相对应层数的Wn)组合以达到预定导线厚度Ws，例如是Ws＝W1+W2，或是Ws＝W1+W2+W3。并且此预定导线厚度Ws与复数层的导线厚度(W1、W2、W3、…Wn)的关系、导线的层数等，可由设计者依工艺上的实际需要决定，例如可为Ws≥W1+W2，或是Ws≥W1+W2+W3，或是Ws≤W1+W2，甚或是Ws≤W1+W2+W3…等种种情形。因此，本发明能够就导线宽度以及导线厚度两方面，因应工艺设计上的需要加以调整，因而能够更增电路设计上的可变性与自由度。
再者，上述的拟真导线甚或是导体层的材质并不限定于铜金属，也可以采用铜金属以外的材质，例如是扩散区电阻器或是多晶硅，以增加静电放电保护电路的保护能力，亦或是能够采用任何有利于增加静电放电保护电路保护能力的元件。
此外，上述的拟真导线与导体层也不限定于同时使用相同的材质，也可以视实际工艺的需要，分别使用不同或是部分相同的材质。例如是在一个具有多层路径的电路结构中，同时具有铜金属、多晶硅与扩散区电阻器所形成的拟真导线。
尚且，上述的外部电路结构以形成3层的导体层以及2层的拟真导线做说明，然而导体层与拟真导线的层数并不限定于较佳实施例中所公开的层数，而能够依照工艺的实际需要做调整。
综上所述，本发明是在电路结构中形成多层电流路径，由于电流能够经由多层路径分流，流经每一路径的电流减小，导线的线宽可以形成较小的线宽，并且导线的厚度也可以因应工艺的需要加以调整，因此在在线路设计上具有更大的可变性与自由度，进而有利于提高半导体元件的集成度。
并且，由于在电路结构中形成多层路径，因此在其中一条导线(路径)断线的时候，由于尚具有其它的电流通路，因此能够避免静电放电元件的失效，增强静电放电的保护能力。
另外，上述多层路径的构筑，可以采用铜金属以外的材质，例如是电阻或是多晶硅等的其它材质，以进一步增加静电放电保护电路的静电放电保护能力。
此外，上述多层路径的构筑，由于能够兼容于公知的半导体元件工艺中，因此并不会使得工艺的步骤数增加，也就是不会增加工艺的成本。

Claims (17)

1.一种连接焊垫与静电放电保护电路的电路结构，用以连接该焊垫与设置于该基底的一静电放电保护电路，且该电路结构具有设计上的一预定厚度，其特征是，该电路结构包括：
复数层导体层，以不同高度平行设置于该焊垫与该基底之间；
复数层第一介层窗，电性连接该焊垫与相邻该焊垫的该导体层，并电性连接每一相邻的该些导体层；
一第一导线，电性连接于最靠近该基底的该导体层，并且该第一导线电性连接至该静电放电保护电路的一汲极，且该第一导线具有一厚度W1；
复数条第二导线，该些第二导线以不同高度平行设置于该第一导线与该焊垫之间，其中每一该些第二导线各别电性连接至不同高度的该些导体层，且该些第二导线各具有一厚度W2至Wn；以及
复数层第二介层窗，电性连接该第一导线与相邻该第一导线的该第二导线，并电性连接每一相邻的该些第二导线。
2.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，包括设置一绝缘层，且将该电路结构包覆于该绝缘层之内。
3.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该第一导线与该静电放电保护元件通过一接触窗电性连接。
4.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些导体层、该第一导线与该些第二导线的材质包括铜金属。
5.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些导体层、该第一导线与该些第二导线的材质包括扩散区电阻器。
6.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些导体层、该第一导线与该些第二导线的材质包括多晶硅。
7.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些第一介层窗与该些第二介层窗的材质包括铜金属。
8.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，各该第一导线、该些第二导线包括选自使用不同的材质与使用相同的材质所组成的族群其中之一。
9.如权利要求1所述的连接焊垫与静电放电保护电路的电路结构，其特征是，于该些厚度W1至Wn中，至少一个以上的该些厚度总和选自：
a.等于该预定厚度；
b.大于该预定厚度；以及
c.于该预定厚度所组成的族群其中之一。
10.一种连接焊垫与静电放电保护电路的电路结构，用以连接该焊垫与设置于该基底的一静电放电保护电路，且该电路结构具有设计上的一预定厚度，该电路结构包括：
复数层导体层，以不同高度平行设置于该焊垫与该基底之间，且该些导体层各具有一厚度W1至Wn；
复数层第一介层窗，电性连接该焊垫与相邻该焊垫的该导体层以及连接每一相邻的该些导体层；以及
复数层第二介层窗，电性连接该静电放电保护电路与相邻该静电放电保护电路的该导体层以及电性连接每一相邻的该些导体层。
11.如权利要求10所述的连接焊垫与静电放电保护电路的电路结构，其特征是，包括设置一绝缘层，且将该电路结构包覆于该绝缘层之内。
12.如权利要求10所述的连接焊垫与该静电放电保护电路的电路结构，其特征是，该些导体层的材质包括铜金属。
13.如权利要求10所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些导体层的材质包括扩散区电阻器。
14.如权利要求10所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些导体层的材质包括多晶硅。
15.如权利要求10所述的连接焊垫与静电放电保护电路的电路结构，其特征是，该些第一介层窗与该些第二介层窗的材质包括铜金属。
16.如权利要求10所述的连接焊垫与静电放电保护电路的电路结构，其特征是，各该些导体层的材质包括选自使用不同的材质与使用相同的材质所组成的族群其中之一。
17.如权利要求10所述的连接焊垫与静电放电保护电路的电路结构，其特征是，于该些厚度W1至Wn中，至少一个以上的该些厚度总和选自：
a.等于该预定厚度；
b.大于该预定厚度；以及
c.小于该预定厚度所组成的族群其中之一。
CNB021411522A 2002-04-11 2002-07-08 连接焊垫与静电放电保护电路的电路结构 Expired - Lifetime CN1286173C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/122,898 2002-04-11
US10/122,898 US6762466B2 (en) 2002-04-11 2002-04-11 Circuit structure for connecting bonding pad and ESD protection circuit

Publications (2)

Publication Number Publication Date
CN1450639A true CN1450639A (zh) 2003-10-22
CN1286173C CN1286173C (zh) 2006-11-22

Family

ID=28790645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021411522A Expired - Lifetime CN1286173C (zh) 2002-04-11 2002-07-08 连接焊垫与静电放电保护电路的电路结构

Country Status (2)

Country Link
US (2) US6762466B2 (zh)
CN (1) CN1286173C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372168B2 (en) 2004-11-10 2008-05-13 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
CN100399564C (zh) * 2004-11-17 2008-07-02 联华电子股份有限公司 焊垫设于有源电路正上方焊接的集成电路结构
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法
CN109216345A (zh) * 2017-07-07 2019-01-15 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
EP1494284A1 (en) * 2003-06-30 2005-01-05 Freescale Semiconductor, Inc. Overvoltage protection device
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
US7019366B1 (en) * 2004-01-14 2006-03-28 Fasl Llc Electrostatic discharge performance of a silicon structure and efficient use of area with electrostatic discharge protective device under the pad approach and adjustment of via configuration thereto to control drain junction resistance
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same
US7112855B2 (en) * 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
JP5008840B2 (ja) * 2004-07-02 2012-08-22 ローム株式会社 半導体装置
US20060234399A1 (en) * 2005-04-15 2006-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Meander metal line under the pad for improved device MM ESD performance
JP4278672B2 (ja) * 2005-12-08 2009-06-17 パナソニック株式会社 半導体装置の製造方法
US7335955B2 (en) * 2005-12-14 2008-02-26 Freescale Semiconductor, Inc. ESD protection for passive integrated devices
US9147659B1 (en) * 2005-12-27 2015-09-29 Advanced Micro Devices, Inc. Bondpad arrangement with reinforcing structures between the bondpads
US7439565B2 (en) * 2006-06-08 2008-10-21 Chunghwa Picture Tubes, Ltd. Active devices array substrate and repairing method thereof
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
JP5226260B2 (ja) * 2007-08-23 2013-07-03 セイコーインスツル株式会社 半導体装置
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US9386665B2 (en) 2013-03-14 2016-07-05 Honeywell International Inc. System for integrated lighting control, configuration, and metric tracking from multiple locations
JP6422257B2 (ja) * 2014-07-29 2018-11-14 矢崎総業株式会社 グロメット及びこのグロメットを用いたワイヤハーネス

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271986A (en) * 1978-11-17 1981-06-09 Stoelting, Inc. Drink dispenser spigot with splash deflector
US4381099A (en) * 1981-04-28 1983-04-26 The Penmont Company Faucet for frozen carbonated beverage machine
US4452381A (en) * 1982-03-29 1984-06-05 Continental Plastics Company Beverage dispensing system
DE3709334A1 (de) * 1987-03-21 1988-10-06 Romneya Trading Co Ltd Keg-zapfer
US4911333A (en) * 1988-04-29 1990-03-27 Wilson J Randall Beverage dispensing valve
US4878760A (en) * 1989-04-19 1989-11-07 Specialty Equipment Companies, Inc. Mixing and dispensing apparatus for a frozen confection machine
US5487493A (en) * 1994-05-23 1996-01-30 Mcnabb; Rex P. Frozen beverage dispensing apparatus
US5678737A (en) * 1995-10-25 1997-10-21 Prototype Development Corp. Vented liquid dispenser and attachment cap therefor
US5813574A (en) * 1996-10-18 1998-09-29 Mcnabb; Rex P. Frozen beverage dispensing apparatus
US6058721A (en) * 1997-04-18 2000-05-09 Bunn-O-Matic Corporation Cold drink system
US6430952B1 (en) * 1997-04-18 2002-08-13 Bun-O-Matic Corporation Cold drink system
US6037636A (en) * 1998-05-19 2000-03-14 National Semiconductor Corporation Electrostatic discharge protection circuit and method
US6189745B1 (en) * 1998-05-27 2001-02-20 Jimmy I. Frank Fluid Dispensing valve including a fluid diffuser
US6076371A (en) * 1998-06-29 2000-06-20 Southwest Instruments Company, Inc. Frozen beverage storage and dispensing apparatus
US6349852B1 (en) * 1999-05-04 2002-02-26 Bunn-O-Matic Corporation Cold beverage refill system
US6153913A (en) * 1999-06-30 2000-11-28 United Microelectronics Corp. Electrostatic discharge protection circuit
US6286724B1 (en) * 1999-11-12 2001-09-11 Bunn-O-Matic Corporation Lock structure for a cold drink system
JP3217336B2 (ja) * 1999-11-18 2001-10-09 株式会社 沖マイクロデザイン 半導体装置
KR100393220B1 (ko) * 2001-03-23 2003-07-31 삼성전자주식회사 Ｅｓｄ 보호용 반도체 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372168B2 (en) 2004-11-10 2008-05-13 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
CN100399564C (zh) * 2004-11-17 2008-07-02 联华电子股份有限公司 焊垫设于有源电路正上方焊接的集成电路结构
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法
CN109216345A (zh) * 2017-07-07 2019-01-15 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法
CN109216345B (zh) * 2017-07-07 2020-10-02 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法

Also Published As

Publication number Publication date
US6927457B2 (en) 2005-08-09
US6762466B2 (en) 2004-07-13
CN1286173C (zh) 2006-11-22
US20030193071A1 (en) 2003-10-16
US20040212015A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
CN1286173C (zh) 连接焊垫与静电放电保护电路的电路结构
US7205613B2 (en) Insulating substrate for IC packages having integral ESD protection
US5468984A (en) ESD protection structure using LDMOS diodes with thick copper interconnect
US5859456A (en) Multiple transistor integrated circuit with thick copper interconnect
EP0714128B1 (en) Improvements in or relating to integrated circuits
US6605528B1 (en) Post passivation metal scheme for high-performance integrated circuit devices
CN1301554C (zh) 半导体器件
US20070182001A1 (en) Semiconductor device
CN101061617A (zh) 用于静电放电抑制的装置和系统
US6372586B1 (en) Method for LDMOS transistor with thick copper interconnect
CN1848417A (zh) 接合垫结构及其形成方法
CN1486497A (zh) 带有分段导电平面的平面电感器
CN1835236A (zh) 静电放电装置
CN1787718A (zh) 防止静电放电的印刷电路板
US6784558B2 (en) Semiconductor device inlcluding optimized driver layout for integrated circuit with staggered bond pads
CN1645606A (zh) 有源区键合兼容高电流的结构
CN1244151C (zh) 具esd保护之半导体组件
CN1652330A (zh) 半导体器件及其制造方法
CN1282245C (zh) 具有部分嵌埋型解耦合电容的半导体芯片
US6469363B1 (en) Integrated circuit fuse, with focusing of current
CN1212659C (zh) 降低内连线的电浆制程的异常放电的方法
EP0861503A1 (en) Semiconductor interlayer staggered contact structure
US20040245632A1 (en) Electrostatic discharge protection
CN1279613C (zh) 金属内连线结构
CN1666336A (zh) 集成半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061122