CN100399564C - 焊垫设于有源电路正上方焊接的集成电路结构 - Google Patents

焊垫设于有源电路正上方焊接的集成电路结构 Download PDF

Info

Publication number
CN100399564C
CN100399564C CNB2004100947597A CN200410094759A CN100399564C CN 100399564 C CN100399564 C CN 100399564C CN B2004100947597 A CNB2004100947597 A CN B2004100947597A CN 200410094759 A CN200410094759 A CN 200410094759A CN 100399564 C CN100399564 C CN 100399564C
Authority
CN
China
Prior art keywords
integrated circuit
layer
metal
circuit structure
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100947597A
Other languages
English (en)
Other versions
CN1779969A (zh
Inventor
吴炳昌
王坤池
赵美玲
陈孝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2004100947597A priority Critical patent/CN100399564C/zh
Publication of CN1779969A publication Critical patent/CN1779969A/zh
Application granted granted Critical
Publication of CN100399564C publication Critical patent/CN100399564C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种焊垫设于有源电路正上方焊接(BOAC)的集成电路结构，包括：一焊垫结构，至少一金属互连线层，嵌于该金属互连线层与该焊垫结构之间且位于该焊垫结构的一焊接窗口区域的正下方来作为一强化支撑结构以抵消焊接时所产生的应力的一单层金属框，至少一位于该焊垫结构下方、用来电连接焊垫结构与金属互连线层的第二介层插塞，以及一有源电路，其设于焊垫结构下方并位于一半导体底层上。其中，焊垫结构还包括一可焊接金属垫、一最上层金属互连线层、一缓冲介电层以及至少一第一介层插塞，其位于可焊接金属垫下方的缓冲介电层中，用来电连接可焊接金属垫与最上层金属互连线层。

Description

焊垫设于有源电路正上方焊接的集成电路结构
技术领域
本发明涉及一种半导体集成电路(integrated circuit)结构，尤其涉及一种可进行有源电路正上方焊接(wire bonding over active circuit，以下简称为BOAC)的集成电路结构。
背景技术
随着半导体技术的进步，集成电路的元件最小尺寸不断缩小，也使得单一晶片的体积越来越小。因此现有散布在晶片周边成排的转接焊垫(bonding pad)的设计方式就成为晶片体积进一步缩小的障碍。因此，一种可于转接焊垫正下方的晶片区域布设有源电路，以使晶片体积得以进一步缩小的结构，已成为当前晶片设计以及制造的趋势。
如图1所示，图1为现有BOAC集成电路结构剖面示意图。现有BOAC集成电路结构10是于一半导体衬底12上方形成多个有源电路，包括有输入/输出(I/O)元件/线路或者静电保护(ESD)元件/线路，并且由多个制作于半导体衬底12表面上的金氧半导体晶体管元件14、16及18、浅沟隔离(STI)20及22、离子扩散区24、26、28及30、层间介电层(ILD)32、金属层间介电层(IMD)34、36及38等以及数层金属互连线(interconnection)层40、42、44、46、48、50以及52所构成，而最上层金属互连线层52的部分表面则另覆盖有一阻障层54、一保护层56以及一可焊接金属垫58。
由图1可知，在现有的BOAC集成电路结构10中，最上层金属互连线层52是设于可焊接金属垫58的涵盖范围外，并经由外侧线路与下方的有源电路电连接。因此，当进行打线焊接(bonding)时，机械应力(mechanicalstress)便会直接施加于可焊接金属垫58，这容易使得可焊接金属垫58、阻障层54与最上层金属互连线层52间的键结及其下方集成电路的结构遭到破坏，并且另外形成的用于连接最上层金属互连线层52与下方有源电路的外侧线路，也不利于晶片体积进一步的缩小。
发明内容
本发明的主要目的在于提供一种BOAC集成电路结构，将第一介层插塞(连接可焊接金属垫与最上层金属互连线层)以及第二介层插塞(连接焊垫结构与金属互连线层)配置于可焊接金属垫的下方。
根据本发明的目的，本发明的BOAC集成电路结构是包含一焊垫结构，此焊垫结构包含一可焊接金属垫、一最上层金属互连线层、嵌于该金属互连线层与该焊垫结构之间且位于该焊垫结构的一焊接窗口区域的正下方来作为一强化支撑结构以抵消焊接时所产生的应力的一单层金属框、一设于可焊接金属垫与最上层金属互连线层之间的缓冲介电层，以及至少一第二介层插塞，位于可焊接金属垫下方的缓冲介电层中，用来电连接可焊接金属垫与最上层金属互连线层，而且此BOAC集成电路结构另外包含至少一金属互连线层、至少一位于该焊垫结构下方，用来电连接焊垫结构与金属互连线层的第一介层插塞以及一有源电路，设于焊垫结构下方并位于一半导体底层之上。
由于本发明是于可焊接金属垫与最上层金属互连线层中增加一缓冲介电层，如此可在打线焊接时，降低机械应力直接施加于最上层金属互连线层的作用影响，进而避免下方的集成电路结构被破坏，并将第一介层插塞(连接可焊接金属垫与最上层金属互连线层)以及第二介层插塞(连接焊垫结构与金属互连线层)配置于可焊接金属垫的下方，如此便可以减少布线的面积，大幅缩小晶片的体积，更由于本发明的可焊接金属垫与其下方的有源电路之间具有较短导线，所以会有较佳的电性表现。
为了使本领域技术人员能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为现有BOAC集成电路结构剖面示意图；
图2为依据本发明第一优选实施例的BOAC集成电路结构剖面示意图；
图3为依据本发明第二优选实施例的BOAC集成电路结构剖面示意图；
图4为依据本发明第二优选实施例的金属框上视图。
具体实施方式
请参阅图2，图2为依据本发明第一优选实施例的BOAC集成电路结构剖面示意图。如图2所示，本发明的BOAC集成电路结构60包含有一焊垫结构62以及一有源电路区域64，其中焊垫结构62还包括有一可焊接金属垫66，一最上层金属互连线层68，第一介层插塞70及72，位于可焊接金属垫66被保护层74覆盖的下方并且电连接可焊接金属垫66与最上层金属互连线层68，以及一缓冲介电层76，位于可焊接金属垫66与最上层金属互连线层68之间。
有源电路区域64可包括有输入/输出(I/O)元件/线路或者静电保护(ESD)元件/线路，并且由多个制作于半导体衬底77表面上的金氧半导体晶体管元件78、80及82、浅沟隔离84及86、离子扩散区88、90、92、94及96、层间介电层98、金属层间介电层100、102、104及106等以及数层金属互连线层108、110、112、114、116、118以及120所构成。为方便说明，以下本发明的优选实施例以五层金属互连线为例做说明，然而，本领域技术人员应理解本发明的范畴不限于此，而是以权利要求中所述的范畴为准。本发明也可应用于具有六、七层或更多层金属互连线的集成电路中。
如图2所示，金属互连线层108及110是定义于层间介电层98中，并以接触插塞121与制作于半导体衬底77表面上的金氧半导体晶体管元件78、80及82、离子扩散区88、90、92、94及96电连接。其中层间介电层98可以为二氧化硅、氟硅玻璃(fluoride silicate glass，FSG)或其它低介电常数材料。根据本发明的优选实施例，最上层金属互连线层68与金属互连线层108、110、112、114、116、118以及120为铜金属互连线，并以标准的铜镶嵌(copper damascene)、双镶嵌(dual damascene)工艺制造。
如图2所示，金属互连线层112、114及116是以铜镶嵌工艺定义在金属层间介电层100中，而电连接金属互连线层108与112之间的介层插塞122是以铜镶嵌工艺与金属互连线层112同时形成在金属层间介电层100中。金属层间介电层100由低介电常数或超低介电常数(ultra low-k)材料所构成。此处，所谓超低介电常数材料是指介电常数小于2.5的介电材质，其结构通常为多孔性且结构较为脆弱。金属互连线层118是以铜镶嵌工艺定义在金属层间介电层102中，而电连接金属互连线层114与118之间的介层插塞124是以铜镶嵌工艺定义在金属层间介电层102中。金属层间介电层102由低介电常数材料所构成。金属互连线层120是以铜镶嵌工艺定义在金属层间介电层104中，而电连接金属互连线层118与120之间的介层插塞126、128与130是以铜镶嵌工艺定义在金属层间介电层104中。金属层间介电层104由低介电常数材料所构成。最上层金属互连线层68是以铜镶嵌工艺定义在金属层间介电层106中，而位于可焊接金属垫66被保护层74覆盖的下方并且电连接最上层金属互连线层68与金属互连线层120之间的第二介层插塞132、134及136也是以铜镶嵌工艺定义在金属层间介电层106中。金属层间介电层106由低介电常数材料所构成。
可焊接金属垫66是覆盖于缓冲介电层76上，而电连接最上层金属互连线层68与可焊接金属垫66之间的第一介层插塞70及72是定义在缓冲介电层76中。缓冲介电层76是以二氧化硅等较少孔洞(less porous)或较为致密(denser)的介电材料所构成，所以较各金属层间介电层致密，可用来吸收焊接时所产生的应力。如前所述，本发明的优选实施中，可焊接金属垫66与第一介层插塞70及72则为铝金属，因此并非以镶嵌工艺制作，而是以传统的铝金属导线工艺制作。在BOAC集成电路结构60的最上层为保护层74，由例如氮化硅、聚酰亚胺(polyimide)或其它相等的保护材料所制成，并且保护层74还具有一焊接开口，暴露出部分可焊接金属垫66的上表面而形成一焊接窗口区域138。
值得注意的是，如图3所示，图3为依据本发明第二优选实施例的BOAC集成电路结构剖面示意图。连接可焊接金属垫66与最上层金属互连线层68的第一介层插塞70及72也可视焊接窗口区域138的大小而设置，并分别平均配置于焊接窗口区域138下方的缓冲介电层76中，此外，本发明的BOAC集成电路结构于焊接窗口区域138下方，可另包含一由铜金属所制成的金属框140，嵌于最上层金属互连线层68下方的一金属层间介电层中，例如金属层间介电层104，用来作为一强化支撑结构，当缓冲介电层76吸收焊接时所产生的应力，则可由金属框140抵消。如图4所示，图4为依据本发明第二优选实施例的金属框140上视图。金属框140位于金属层间介电层104中。
相较于现有技术，本发明的BOAC集成电路结构将第一介层插塞(连接可焊接金属垫与最上层金属互连线层)以及第二介层插塞(连接焊垫结构与金属互连线层)配置于可焊接金属垫的下方，如此可以减少布线的面积，大幅缩小晶片的体积；并于可焊接金属垫与最上层金属互连线层中增加一缓冲介电层，如此可以于打线焊接时，降低机械应力直接施加于最上层金属互连线层的影响，避免破坏集成电路的结构；另外本发明更增加一由铜金属所制成的金属框，嵌于最上层金属互连线层下方的一金属层间介电层中，以强化BOAC集成电路支撑结构；更由于本发明的可焊接金属垫与其下方的有源电路之间具有较短导线，所以会有较佳的电性表现。
以上所述仅为本发明的优选实施例，凡依照本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (27)

1.一种焊垫设于有源电路正上方焊接的集成电路结构，包括：
一焊垫结构；
至少一金属互连线层；
一单层金属框，嵌于该金属互连线层与该焊垫结构之间且位于该焊垫结构的一焊接窗口区域的正下方，用以作为一强化支撑结构，抵消焊接时所产生的应力；
至少一第二介层插塞，位于该焊垫结构下方，用来电连接该焊垫结构与该金属互连线层；以及
一有源电路，设于该焊垫结构下方并位于一半导体底层之上。
2.如权利要求1所述的集成电路结构，其中该焊垫结构还包括：
一可焊接金属垫；
一最上层金属互连线层；
一缓冲介电层，设于该可焊接金属垫与该最上层金属互连线层之间；以及
至少一第一介层插塞，位于该可焊接金属垫下方的该缓冲介电层中，用来电连接该可焊接金属垫与该最上层金属互连线层。
3.如权利要求2所述的集成电路结构，还包括一保护层，覆盖该缓冲介电层以及部分该可焊接金属垫之上。
4.如权利要求3所述的集成电路结构，其中该第一介层插塞以及该第二介层插塞均位于覆盖有该保护层的该可焊接金属垫的下方。
5.如权利要求3所述的集成电路结构，其中该保护层还具有一焊接开口，暴露出部分该可焊接金属垫的上表面而形成一焊接窗口区域。
6.如权利要求5所述的集成电路结构，其中该第一介层插塞是位于该焊接窗口区域下方。
7.如权利要求3所述的集成电路结构，其中该保护层为氮化硅。
8.如权利要求3所述的集成电路结构，其中该保护层为聚酰亚胺。
9.如权利要求2所述的集成电路结构，其中该缓冲介电层为二氧化硅。
10.如权利要求2所述的集成电路结构，其中该可焊接金属垫为一铝金属垫。
11.如权利要求6所述的集成电路结构，其中该第一介层插塞为一铝插塞。
12.如权利要求2所述的集成电路结构，其中该金属框嵌于该最上层金属互连线层下方的一金属层间介电层中。
13.如权利要求12所述的集成电路结构，其中该缓冲介电层用来吸收焊接时所产生的应力。
14.如权利要求12所述的集成电路结构，其中该缓冲介电层比该金属层间介电层致密。
15.如权利要求12所述的集成电路结构，其中该金属互连线层、该最上层金属互连线层以及该金属框均为一镶嵌铜金属层。
16.如权利要求1所述的集成电路结构，其中该半导体底层包括至少一介电层以及一半导体衬底。
17.一种焊垫设于有源电路正上方焊接的集成电路结构，包括：
一可焊接金属垫；
一最上层金属互连线层，位于该可焊接金属垫下方；
一缓冲介电层，设于该可焊接金属垫与该最上层金属互连线层之间；
一保护层，覆盖该缓冲介电层以及部分该可焊接金属垫之上，且该保护层还具有一焊接开口，用以暴露出部分该可焊接金属垫的上表面而形成一焊接窗口区域；
至少一第一介层插塞，位于该可焊接金属垫下方的该缓冲介电层中，且位于该焊接窗口区域正下方，用来电连接该可焊接金属垫与该最上层金属互连线层；
至少一金属互连线层，位于该最上层金属互连线层下方；
至少一第二介层插塞，位于覆盖有该保护层的该可焊接金属垫的下方，用来电连接该最上层金属互连线层与该金属互连线层；以及
一有源电路，设于该可焊接金属垫下方并位于一半导体底层之上，
其中一金属框嵌于该最上层金属互连线层下方的一金属层间介电层中且位于该焊接窗口区域的正下方，用来作为一强化支撑结构，抵消焊接时所产生的应力。
18.如权利要求17所述的集成电路结构，其中该第一介层插塞位于覆盖有该保护层的该可焊接金属垫的下方。
19.如权利要求17所述的集成电路结构，还包括多个第一介层插塞，且该些第一介层插塞等间距配置于该可焊接金属垫下方。
20.如权利要求17所述的集成电路结构，其中该保护层为氮化硅。
21.如权利要求17所述的集成电路结构，其中该保护层为聚酰亚胺。
22.如权利要求17所述的集成电路结构，其中该缓冲介电层为二氧化硅。
23.如权利要求17所述的集成电路结构，其中该可焊接金属垫为一铝金属垫，且该第一介层插塞为一铝插塞。
24.如权利要求17所述的集成电路结构，其中该缓冲介电层用来吸收焊接时所产生的应力。
25.如权利要求17所述的集成电路结构，其中该缓冲介电层比该金属层间介电层致密。
26.如权利要求17所述的集成电路结构，其中该金属互连线层、该最上层金属互连线层以及该金属框均为镶嵌铜金属层。
27.如权利要求17所述的集成电路结构，其中该半导体底层包括至少一介电层以及一半导体衬底。
CNB2004100947597A 2004-11-17 2004-11-17 焊垫设于有源电路正上方焊接的集成电路结构 Active CN100399564C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100947597A CN100399564C (zh) 2004-11-17 2004-11-17 焊垫设于有源电路正上方焊接的集成电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100947597A CN100399564C (zh) 2004-11-17 2004-11-17 焊垫设于有源电路正上方焊接的集成电路结构

Publications (2)

Publication Number Publication Date
CN1779969A CN1779969A (zh) 2006-05-31
CN100399564C true CN100399564C (zh) 2008-07-02

Family

ID=36770184

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100947597A Active CN100399564C (zh) 2004-11-17 2004-11-17 焊垫设于有源电路正上方焊接的集成电路结构

Country Status (1)

Country Link
CN (1) CN100399564C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
CN102184904A (zh) * 2011-04-12 2011-09-14 中颖电子股份有限公司 一种针对boac构架的焊盘结构及集成电路器件结构
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
CN105489581B (zh) * 2015-12-25 2018-06-29 上海华虹宏力半导体制造有限公司 半导体结构及其制作方法
CN108447837A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
CN1399334A (zh) * 2001-07-25 2003-02-26 联华电子股份有限公司 用于铜/低介电常数材料后段制程的接合垫结构
CN1450639A (zh) * 2002-04-11 2003-10-22 联华电子股份有限公司 连接焊垫与静电放电保护电路的电路结构
CN1467815A (zh) * 2002-06-05 2004-01-14 �����ɷ� 制作热熔丝的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
CN1399334A (zh) * 2001-07-25 2003-02-26 联华电子股份有限公司 用于铜/低介电常数材料后段制程的接合垫结构
CN1450639A (zh) * 2002-04-11 2003-10-22 联华电子股份有限公司 连接焊垫与静电放电保护电路的电路结构
CN1467815A (zh) * 2002-06-05 2004-01-14 �����ɷ� 制作热熔丝的方法

Also Published As

Publication number Publication date
CN1779969A (zh) 2006-05-31

Similar Documents

Publication Publication Date Title
US7372168B2 (en) Semiconductor chip capable of implementing wire bonding over active circuits
US7646087B2 (en) Multiple-dies semiconductor device with redistributed layer pads
US5739587A (en) Semiconductor device having a multi-latered wiring structure
CN100463154C (zh) 接合垫结构及其形成方法
US7915744B2 (en) Bond pad structures and semiconductor devices using the same
US7679187B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US7208837B2 (en) Semiconductor chip capable of implementing wire bonding over active circuits
US7256475B2 (en) On-chip test circuit for assessing chip integrity
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US6900541B1 (en) Semiconductor chip capable of implementing wire bonding over active circuits
US8779591B2 (en) Bump pad structure
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
JP2006332533A (ja) 半導体素子及びその製造方法
US20140021619A1 (en) Pad structure and integrated circuit chip with such pad structure
US7470994B2 (en) Bonding pad structure and method for making the same
US7274108B2 (en) Semiconductor chip capable of implementing wire bonding over active circuits
CN113851448A (zh) 半导体器件、器件和封装
CN100399564C (zh) 焊垫设于有源电路正上方焊接的集成电路结构
US6710448B2 (en) Bonding pad structure
CN101552247B (zh) 集成电路结构
CN100547781C (zh) 转接焊垫设于有源电路正上方的集成电路结构
TWI247407B (en) Semiconductor chip capable of implementing wire bonding over active circuits
US20240145329A1 (en) Semiconductor package
TWI261293B (en) Semiconductor chip capable of implementing wire bonding over active circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant